SINTEZA CLC CU LSI.

HAZARDUL COMBINAIONAL

4.3.3. Sinteza CLC cu LSI

Circuitele integrate de tip LSI (large scale integration) au peste 500 de tranzistoare integrate pe capsul Exist mai multe tipuri de astfel de circuite Descriem sinteza CLC cu:
memorii ROM - Read Only Memory PLA - Programmable Logic Array (au i varianta PAL)

03.11.2009

Curs 6 ASDN

4.3.3.1. Sinteza CLC cu memorii ROM

Memoria ROM - memoreaz cuvinte binare
fix (permanent) nevolatil coninutul nu se modific n timpul funcionrii structura stabilit n procesul de fabricaie sau stabilit de ctre utilizator prin programare tipuri: PROM, EPROM, EEPROM
I0 DCD In-1
03.11.2009

O0 Matrice O m-1
Curs 6 ASDN 3

4.3.3.1. Sinteza CLC cu memorii ROM

Memoria ROM
format din 2 niveluri de pori logice:
nivelul I (un decodificator) nivelul SAU-NU (matricea de memorie)

DCD primete codurile de intrare n binar (numrul intrrilor = n) i activeaz pentru fiecare cod o singur ieire din cele 2n posibile ieirile DCD se conecteaz sau nu se conecteaz la porile de tip SAU-NU i astfel se memoreaz un 0 sau un 1 logic
03.11.2009 Curs 6 ASDN 4

4.3.3.1. Sinteza CLC cu memorii ROM

Intrrile memoriei ROM
se numesc adrese reprezint codurile n binar ale numerelor asociate fiecrui cuvnt de memorie

Ieirile memoriei ROM

pun la dispoziie datele memorate n cuvintele de memorie sunt three-state sau open colector pentru a permite legarea n paralel cu ieirile altor memorii

Exist intrare de Enable care poate inhiba funcionarea memoriei

03.11.2009 Curs 6 ASDN 5

4.3.3.1. Sinteza CLC cu memorii ROM

Notaii:
n = numrul de bii ai vectorului de adrese (intrri) c = numrul de cuvinte memorate n ROM (trebuie s fie putere a lui 2) c = 2n b = numrul de bii din fiecare cuvnt de memorie

Modul de organizare al memoriei este specificat de produsul c x b Capacitatea memoriei C exprim numrul total de bii memorai: C = 2n x b Unitatea de msur pentru capacitate:
kilobitul 1Kb = 210 = 1024 bii Curs 6 ASDN 03.11.2009
6

4.3.3.1. Sinteza CLC cu memorii ROM

Aplicaii:
Memorarea instruciunilor i datelor n sisteme de calcul i sisteme secveniale Transformri de adres i nmagazinarea instruciunilor n microprogramare Conversii de cod Generatoare de caractere Generare de secvene de impulsuri Implementarea CLC cu un numr mare de variabile de intrare i ieire
03.11.2009 Curs 6 ASDN 7

4.3.3.1. Sinteza CLC cu memorii ROM

Implementarea CLC cu memorii ROM:
Se bazeaz pe structura memoriei
La nivelul DCD se decodific toi termenii canonici formai din variabilele de intrare La nivelul matricei de memorie se adun toi termenii din expresia oricrei funcii i rezult funcia de ieire

Lista de cuvinte care se memoreaz reprezint chiar tabelul de adevr al CLC Nu mai este necesar minimizarea (sunt memorai toi termenii canonici i sunt incluse toate posibilitile de apariie a acestora n funcia de ieire) Pentru folosire eficient se folosesc codificarea i MUX
03.11.2009 Curs 6 ASDN 8

4.3.3.1. Sinteza CLC cu memorii ROM

Etapele de implementare a CLC cu memorii ROM
Se stabilete dimensiunea memoriei necesare pentru aplicaie Se aleg tipurile de memorii cu dimensiuni identice sau apropiate cu cele stabilite anterior Se reduce dimensiunea memoriei, dac este posibil, prin codificarea intrrilor i ieirilor sau multiplexarea intrrilor Dac nu exist memorii potrivite se fac transformri de dimensiuni - modificarea numrului de cuvinte sau al numrului de bii pe cuvnt Se stabilete tabelul de adevr al memoriei ROM
Curs 6 ASDN

03.11.2009

4.3.3.1. Sinteza CLC cu memorii ROM

Exemplu: S se implementeze funciile: f0(x3,x2,x1,x0) = x3x2x1x0 f1(x3,x2,x1,x0) = x2x1 f2(x3,x2,x1,x0) = x3x2x1x0 + x3x2x0 + x3x2x0 + x2x1 Vom folosi o memorie de tipul:
x3 x2 x1 x0 A3 A2 A1 A0 16 x 4 bii CS D3D2D1D0 f2 f1 f0
03.11.2009 Curs 6 ASDN 10

4.3.3.1. Sinteza CLC cu memorii ROM

Exemplu Notaii: A3 - A0 intrrile de adrese; D3 - D0 ieirile de date; CS (chip select) intrarea de Enable Dimensiunea: 24 x 4 = 16 x 4 bii (avem 4 intrri de adres 24 cuvinte i avem 4 bii ntr-un cuvnt)
x3 x2 x1 x0 A3 A2 A1 A0 16 x 4 bii CS D3D2D1D0 f2 f1 f0
03.11.2009 Curs 6 ASDN 11

4.3.3.1. Sinteza CLC cu memorii ROM

Exemplu Tabelul de adevr pentru funciile f0, f1, f2, care se vor obine pe ieirile de date D0, D1, D2, se va nscrie n memorie Ieirea D3 nu este utilizat (avem de implementat doar 3 funcii) Variabilele de intrare se aplic pe intrrile de adrese ale memoriei

03.11.2009

Curs 6 ASDN

12

4.3.3.1. Sinteza CLC cu memorii ROM

Exemplu
A3
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

A2
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

A1
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

A0
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

D3
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

D2 = f2
0 1 0 0 0 0 1 1 1 0 1 0 0 1 1 1

D1 = f1
0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 0

D0 = f0
0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
13

03.11.2009

Curs 6 ASDN

4.3.3.2. Sinteza CLC cu PLA

PLA = Programmable Logic Array Definiie - PLA este un CLC cu 2 nivele de logic programabil, o matrice de pori I i o matrice de pori SAU
Varianta PAL are matricea de tip SAU neprogramabil, dar are intrrile bidirecionale

Cele 2 matrici sunt programabile n procesul de fabricaie sau de ctre utilizator, conform aplicaiei concrete Implementarea CLC se face folosind varianta minimizat a funciilorCurs 6 ASDN (termenii elementari) 03.11.2009 14

4.3.3.2. Sinteza CLC cu PLA

Structura PLA cu n intrri, m ieiri i p termeni elementari realizabili
x1 x2 xn Matrice I 1 conexiune programabil p 1 Matrice SAU fm m conexiune programabil CS
03.11.2009 Curs 6 ASDN 15

conexiune programabil

f1

4.3.3.2. Sinteza CLC cu PLA

Avantajele implementrii CLC cu PLA
Posibilitatea programrii matricei I Posibilitatea complementrii ieirilor (programare individual ca s fie active pe 0 sau pe 1 logic)

Aplicaii ale PLA

Microprogramare Conversii de cod Generatoare de caractere Realizare de tabele de funcii Implementarea automatelor secveniale
03.11.2009 Curs 6 ASDN 16

4.3.3.3. Sinteza CLC cu VLSI

Circuitele VLSI (Very Large Scale Integration) grad extins de integrare Capitol special de studiu pentru proiectarea lor

03.11.2009

Curs 6 ASDN

17

4.4. Hazardul combinaional

Definiie - reprezint o comportare greit a CLC, pentru scurt timp Cauze:
ntrzieri produse de circuitele logice ntrzieri produse de firele de legtur

Efect - starea ieirii circuitului, n momentul modificrii variabilelor de intrare, nu coincide cu valoarea funciei corespunztoare valorilor intrrilor n momentul considerat
03.11.2009 Curs 6 ASDN 18

4.4. Hazardul combinaional

Hazard:
De funcie - dac la un moment dat se modific mai mult dect o singur variabil de intrare - greu de realizat proiectarea CLC Static - la un moment dat se modific o sigur variabil de intrare - condiie asigurat prin notarea diagramei Karnaugh n cod Gray - se poate elimina

03.11.2009

Curs 6 ASDN

19

4.4. Hazardul combinaional

Exemplu - hazard static
Funcie de 3 variabile, implementat doar cu pori de tip I-NU pentru a avea aceleai tipuri de pori logice f (x1, x2, x3) = x1 x3 + x2 x3 = x1 x3 x2 x3 1, 2, 3 sunt ntrzierile diferite ale porilor I-NU
ntrziere - timpul dintre momentul aplicrii intrrilor i momentul apariiei ieirii
x1 x3 x2 x3 1 g 2 h f 3 f
Curs 6 ASDN 20

03.11.2009

4.4. Hazardul combinaional

DK pentru funcia f este:
x1 x2x3 0 1 00 1 01 11 1 1 10 1

ntrzieri diferite hazard static la modificarea intrrilor x1, x2, x3, din starea 010 n starea 011 sau invers Dup un timp de reacie tr, datorat ntrzierilor, apare la ieire un impuls negativ t= 2 - 1pe durata cruia ieirea ia o valoare incorect
03.11.2009 Curs 6 ASDN 21

4.4. Hazardul combinaional

Formele de und pentru intrri, funcii intermediare i ieire
x1 x2 x3 g 2 h f f t 3 tr 1

03.11.2009

Curs 6 ASDN

22

4.4. Hazardul combinaional

Eliminarea hazardului static - n proiectare, la realizarea funciei se iau n considerare i unii termeni redundani din DK astfel ca oricare dou valori de 1 aflate n csue adiacente s fie incluse cel puin ntr-o grupare luat n considerare cnd se face sinteza n exemplul dat se introduce n plus termenul x1 x2 f = x1 x3 + x2 x3 + x1 x2
03.11.2009 Curs 6 ASDN 23

4.4. Hazardul combinaional

Schema corectat:
x1 x3 x2 x3 x1 x2 g 1 h 2 i t f 3

03.11.2009

Curs 6 ASDN

24

4.4. Hazardul combinaional

Formele de und fr hazard combinaional static:
x1 x2 x3 g 2 h i f f 1

03.11.2009

Curs 6 ASDN

25

4.4. Hazardul combinaional

Eliminarea sigur a hazardului combinaional static:
se ia n considerare ieirea circuitului numai dup un interval de timp mai mare dect ntrzierea maxim din circuit

03.11.2009

Curs 6 ASDN

26