Prctica 09

Circuito sumador 7483del circuito decodificador.

Volodymyr Smolyak Arquimedes Rojas Gutierrez

20 de enero de 2013

[1] Introduccin. Fundamento Terico

Para una correcta comprensin de esta memoria debemos de empezar explicando las operaciones de la suma y la resta binarias ya que el integrado que veremos a continuacin es de los denominados Sumador total o completo. Existe la posibilidad de realizar operaciones matemticas mediante circuitos digitales. Para realizar operaciones matemticas con circuitos digitales es necesario, previamente, transformar los datos o nmeros decimales en expresiones codificadas y, posteriormente, efectuar la operacin mediante los algoritmos propios del lgebra binaria. Antes de analizar y definir los circuitos que operan matemticamente, describiremos los procesos de suma y resta binaria, La operacin de restar, como veremos de inmediato, se resuelve, segn los casos, sumando al minuendo el complemento a uno, o a dos del sustraendo. En conclusin, la operacin de suma y el sumador binario constituyen los elementos bsicos de todo este tipo de circuitos.

Suma binaria
La suma binaria se resuelve mediante un proceso semejante al que se realiza en el sistema decimal para efectuar este tipo de operacin matemtica. En la Tabla 9.1 se recogen todos los casos posibles de suma de dos bits. El arrastre o acarreo (en ingls carry) obtenido al operar con dos bits es la cantidad que hay que aadir a la suma de cifras o dgitos de orden superior.
Tabla 9.1 Suma binaria de dos nmeros de un solo bit.

Si nos fijamos en el circuito elemental que se muestra en la Figura 9.1, podremos comprobar que, mediante las dos puertas lgicas que lo constituyen, es posible obtener los resultados de las funciones S y C a partir de los valores de las variables A y B de la Tabla 9.1. Este circuito recibe el nombre de semisumador y permite sumar dos nmeros binarios de un solo bit cada uno. Sin embargo, no puede sumar los bits de arrastre cuando stos se generan en operaciones de ms de una cifra. sta es la razn por la que se le denomina semisumador. Ms adelante definiremos un circuito conocido como sumador total, capaz de resolver la operacin de tres bits, es decir, los

dos de cada uno de los sumandos y el de acarreo, si es que se produce en la suma anterior.
FIGURA 9.1 Semisumador

Para comprender con facilidad el proceso de suma binaria es suficiente con realizar un par de ejemplos como los que se muestran a continuacin en las Figuras 9.2.1-4, teniendo en cuenta el mtodo de suma en decimal. El aprendizaje se adquiere por analoga entre ambos sistemas. Para las explicaciones efectuaremos la suma binaria de los nmeros decimales 2 y 6: 1 Paso De la misma forma que hacemos cuando sumamos nmeros del sistema decimal, esta operacin matemtica la comenzamos a realizar de derecha a izquierda, comenzando por los ltimos dgitos de ambos sumandos, como en el siguiente ejemplo :
FIGURA 9.2 ejemplo suma_1

2 Paso Se suman los siguientes dgitos 1 + 1 = 10 (como 9 + 1 = 10 en el sistema decimal), se escribe el 0 y se acarrea o lleva un 1. Por tanto, el 0 correspondiente a la tercera posicin de izquierda a derecha del primer sumando, adquiere ahora el valor 1.
FIGURA 9.2 ejemplo suma_2

3 Paso Al haber tomado el 0 de la tercera posicin el valor 1, tendremos que sumar 1 + 1 = 10. De nuevo acarreamos o llevamos un 1, que tendremos que pasar a la cuarta posicin del sumando.
FIGURA 9.2 ejemplo suma_3

4 Paso El valor 1 que toma el dgito 0 de la cuarta posicin lo sumamos al dgito 0 del sumando de abajo.
FIGURA 9.2 ejemplo suma_4

El resultado final de la suma de los dos nmeros binarios ser: 1 0 0 0 (8 en decimal).

Resta binaria
Como en el caso de la suma, la resta binaria se resuelve mediante un proceso semejante al que se emplea en la resta decimal. Todos los posibles resultados de la resta de dos bits se recogen en la Tabla 9.3. Las unidades prestadas son las cantidades que hay que pedir al bit siguiente, o de mayor peso del minuendo, cuando, al realizar la resta en una determinada columna, el valor del bit del minuendo es inferior al del sustraendo (ms la unidad prestada, si se hubiera necesitado en la operacin anterior).
Tabla 9.3 Resta binaria de dos nmeros de un solo bit.

Aunque la resta se puede realizar directamente con circuitos digitales, sera muy complejo tener que utilizar un circuito de suma y otro de resta en un mismo sistema. Por tanto, la solucin ideal es tener un dispositivo nico que, a travs del adecuado control, realice ambas operaciones. Para poder resolver la resta binaria mediante sumadores es necesario sumar al minuendo el complemento a uno o el complemento a dos del sustraendo. Por tanto, los nmeros complementarios representarn nmeros decimales negativos. Ms adelante, cuando resolvamos las operaciones y analicemos los tipos de circuitos, descubriremos las ventajas e inconvenientes de cada uno de los casos. El complemento a dos de un nmero binario es el resultado de restar dicho nmero a la potencia , siendo n la cantidad de cifras o bits que lo constituyen. De una manera prctica, el complemento a dos se obtiene cambiando los ceros por unos y los unos por ceros y sumando al resultado una unidad (Figura 9.4). Por ejemplo, el complemento a dos del nmero 1001, vale:

FIGURA 9.4 ejemplo complemento a dos

Es fcil comprobar que la resta de dos nmeros decimales A y B tambin se puede resolver mediante la suma A + ( B), siendo n el nmero de cifras del sustraendo. El 1 del arrastre o cifra final del resultado se tiene en cuenta. Por otra parte, el complemento a uno de un nmero binario es el resultado de restar dicho nmero 1, siendo n, igual que en el caso anterior, la cantidad de bits que lo constituyen. Se obtiene sencillamente cambiando los ceros por unos y los unos por ceros. El complemento a uno del nmero binario anterior 1001, ser 0110. Para indicar que un nmero binario complementario representa un nmero decimal (base 10) negativo, se utiliza el denominado bit de signo (BS). Este bit se coloca a la izquierda del nmero y con l se opera como si fuese otra cifra ms. Un 1 indica que se trata de un nmero negativo. El nmero binario 1 01011 representa el - 20 decimal (utilizando el convenio de complemento a uno). Sin embargo, el mismo nmero con un cero delante, 0 01011, equivale, al decimal 11 representado en binario. Resolveremos a continuacin una serie de restas tratando de recoger todos los casos posibles al combinar las siguientes variables: tipo de convenio empleado (complemento a uno o a dos) y resultado de la resta (positivo o negativo), Figuras 9.4.1-4. a) Restar, mediante el convenio de complemento a dos, 22 a 37
FIGURA 9.4.1 ejemplo complemento a dos con resultado positivo

El resultado es 001111 con un 0 delante, indicando que se trata de un nmero positivo. El 1 del acarreo que se obtiene al sumar los bits de signos se desprecia. b) Restar de nuevo, mediante el convenio de complemento a dos, 37 a 22
FIGURA 9.4.2 ejemplo complemento a dos con resultado negativo

El resultado corresponde al nmero -15 decimal, es decir, el 15 complementado a dos. Para <<descomplementar>> el resultado, como para complementar, se invierten los bits y se suma una unidad. c) Restar, mediante el convenio de complemento a uno, 22 a 37:
FIGURA 9.4.3 ejemplo complemento a uno con resultado positivo

En este caso, es necesario sumar el acarreo del bit de signo al resultado primitivo. Aunque es fcil obtener circuitos que efecten el complemento a uno, es necesario, como se puede comprobar, sumar el 1 del arrastre del bit de signo. d) Restar, por ltimo, 37 a 22, mediante el convenio de complemento a uno:
FIGURA 9.4.4 ejemplo complemento a uno con resultado negativo

El nmero 110000, con un 1 como bit de signo, representa el -15 decimal (convenio de complemento a uno). En este caso, para <<descomplementar>> el resultado se invierten los bits del mismo. Para sumar dos nmeros binarios, se necesita un sumador completo por cada bit que tengan los nmeros que se quieren sumar. As, para nmeros de dos bits se necesitan dos sumadores; para nmeros de cuatro bits hacen falta cuatro sumadores y as sucesivamente. La salida de acarreo de cada sumador se conecta a la entrada de acarreo del sumador de orden inmediatamente superior, como se muestra en la Figura 9.5 para un sumador de 2 bits. Tngase en cuenta que se puede usar semisumador para la posicin menos significativa, o bien se puede poner a 0 (masa) la entrada de acarreo de un sumador completo, ya que no existe entrada de acarreo en la posicin del bit menos significativo.

FIGURA 9.5 Diagrama de bloques de un sumador paralelo de 2 bits bsico utilizando dos sumadores totales.

En la Figura 9.5 los bits menos significativos (LSB) de los dos nmeros se representan como Los siguientes bits de orden superior se representan como Los tres bits de suma son Obsrvese que el acarreo de salida del sumador completo de ms a la izquierda se convierte en el bit ms significativo (MSB) en la suma son

Sumadores en paralelo de cuatro bits

Un grupo de cuatro bits se denomina nibble. Un sumador bsico en paralelo de 4 bits se implementa mediante cuatro sumadores completos, conectando dos sumadores ms, como se muestra en la Figura 9.5. De nuevo, los bits menos significativos (A, y B,) de cada nmero que se suma, se introducen en el sumador completo que est ms a la derecha; los bits de orden ms alto se introducen sucesivamente en los siguientes sumadores, aplicando los bits ms significativos de cada nmero al sumador que est ms a la izquierda. La salida de acarreo de cada sumador se conecta a la entrada de acarreo del siguiente sumador de orden superior. Estos acarreos se denominan acarreos internos. En la mayora de las hojas de caractersticas suministradas por los fabricantes, se denomina al acarreo de entrada del sumador del bit menos significativo; en el caso de cuatro bits, sera el acarreo de salida del sumador del bit ms significativo; (LSB) hasta (MSB) son las sumas de salida.

Sumador total o completo 74LS83

El circuito integrado 7483 permite operar con nmeros decimales equivalentes iguales o inferiores a 15. Por esta razn, es necesario conectar varios circuitos en cascada cuando la suma que se desea realizar est formada por operandos ms elevados. En la Figura 9.10 se muestra un dispositivo formado por dos circuitos del tipo 7483 que permite sumar nmeros binarios de ocho bits o, lo que es equivalente, sumar nmeros decimales (convenientemente codificados) comprendidos entre 0 y 255. Cuando los sumandos sean superiores a este nmero, ser necesario conectar, de forma semejante, tres, cuatro o ms sumadores.
FIGURA 9.6 Diagrama de conexin del sumador 7483

El sumador total a diferencia del semisumador es que este acepta un acarreo de entrada, por lo que acepta dos bits de entrada y un acarreo de entrada, y genera una salida de suma y un acarreo de salida. El circuito debe admitir tres entradas a, b, y dos salidas S y . La primera es el resultado de la suma y la otra suministra el acarreo que se pueda producir. Comenzamos representando la tabla de verdad con las correspondientes entradas y salidas. En la Tabla 9.7 se muestra la relacin entre entradas y salidas de un sumador total
FIGURA 9.7 Tabla de verdad de un sumador Total.

La lgica del sumador completo es la siguiente: Un sumador completo suma los dos bits de entrada y el bit de acarreo de entrada. A partir del semisumador, ya conocemos que la suma de los dos bits de entrada A y B consiste en la operacin OR-exclusiva entre estas dos variables, A ^ B. Para sumar el acarreo de entrada ( ) a los bits de entrada, hay que volver a aplicar la operacin Oexclusiva, obtenindose la siguiente ecuacin de salida para el sumador completo: Por ltimo, el diagrama lgico del sumador total es el que se muestra en la Figura 9.8. y la representacin simblica se muestra en la Figura 9.9.

FIGURA 9.8 Diagrama lgico de un sumador total.

FIGURA 9.9 Representacin simbolica de un sumador Total.

Expansin de sumadores
Un sumador en paralelo de 4 bits se puede expandir para realizar sumas de dos nmeros de 8 bits, utilizando dos sumadores de cuatro bits y conectando la entrada de acarreo del sumador de menor orden (Co) a tierra, ya que no existe acarreo en la posicin del bit menos significativo, y la salida de acarreo del sumador de menor orden se conecta a la entrada de acarreo del sumador de orden superior, como se muestra en la Figura 9.10. Este proceso se denomina conexin en cascada. Obsrvese que, en este caso, el acarreo de salida se designa como S9, dado que se genera a partir del bit que se encuentra en la posicin nmero ocho. El sumador de menor orden es el que realiza la suma de los cuatro bits menos significativos, mientras que el sumador de orden superior es el que suma los cuatro bits ms significativos de los dos nmeros binarios de 8 bits.
FIGURA 9.10 Sumadores de 4 bits conectados en cascada que forman un sumador de 8 bits

Material utilizado
Para realizar la prctica hemos usado los siguientes componentes: Materiales generales: Multisim - versin 11 Entrenador - Cadet Masterlab Polmetro Cables Prctica especficos de la prctica 9: Sumador total (7483) Puerta XOR (7486) Puerta AND (7408)

Conclusin
Los sumadores son muy importantes no solamente en las computadoras, sino en muchos tipos de sistemas digitales en los que se procesan datos numricos. Comprender el funcionamiento de un sumador es fundamental en el estudio de los sistemas digitales.

Referencias
[1] Thomas L. Floyd, Fundamentos de Sistemas Digitales, Prentice Hall, 7-a edicin.

Apndices
Apndice 1, Datasheets. Sumador 7483:
7485.pdf

Apndice 2, Simulaciones en MULTISIM.

Simulacin 1: Prctica 9_1.ms11 Simulacin 2: Prctica 9_2.ms11 Simulacin 2: Prctica 9_2.ms11