Circuite basculante bistabile (CBB) [T,RS,JK

]

Studenti: Olah Romeo Tiberiy, Lup Ionut Alexandru

Proiect Proiectare Logica (PL2)

CUPRINS Circuite basculante bistabile (CBB) [T.JK] • • Enunţ Aspecte teoretice oCircuite basculante bistabile (CBB) asincrone Circuite basculante bistabile asincrone de tip RS Circuite basculante bistabile asincrone de tip JK Circuite basculante bistabile asincrone de tip T oCircuite basculante bistabile (CBB) sincrone Circuite basculante bistabile sincrone de tip D Circuite basculante bistabile sincrone de tip JK oCircuite basculante bistabile sincrone cu intrări asincrone • Rezolvare Proiect Proiectare Logica (PL2) .RS.

/ca p12.ro/cin/Courses/ED/Labs/curs_an.pdf http://electronics.tuiasi.ro/cin/Courses/ED/Laboratoar e/LaboratorSLP_3.pdf Proiect Proiectare Logica (PL2) ..Bibliografie www.ro/indrumar/lucrarea %20nr16.etc.pdf http://www.tuiasi..ucv.etc.

RS. Descrieti circuitul secvenţial cu: a) bistabile de tip JK b) bistabile de tip D c) bistabile de tip RS Fig.Diagrama de stare este descrisă in fig.1.0 Diagrama de stare Proiect Proiectare Logica (PL2) .0.1.Circuite basculante bistabile (CBB) [T.JK] Enunţ: Un circuit secvenţial are o iesire şi o intrare.

Aspecte teoretice Un circuit secvenţial are memorie. Fig1. Un alt mod de caracterizare a unui circuit secvenţial este că ieşirile curente ale circuitului depind de intrările curente şi de starea curentă a circuitului. în scopul memorării stării interne a acestora.adică ieşirile curente ale circuitului nu depind numai de intrările curente. Proiect Proiectare Logica (PL2) . După modul de acţiune a impulsurilor de ceas. ci şi de intrările anterioare. pot fi distinse : circuite basculante bistabile asincrone sau statice. circuite basculante. pentru circuitele secvenţiale sincrone se folosesc ca elemente de memorie. care pot funcţiona atât în regim sincron cît şi asincron. funcţie de tipul circuitelor secvenţiale în care sunt folosite. intrările asincrone fiind utilizate pentru aducerea circuitului în starea initială independent de impulsul de tact. De obicei. fie atât în regim asincron cât şi în regim sincron. fie numai în regim sincron. folosite ca elemente de memorie pentru circuitele secveţiale mai complexe. care nu sunt comandate prin impuls de ceas şi circuite basculante bistabile comandate prin impuls de ceas. Circuitele basculante bistabile pot fi construite pentru a funcţiona fie numai în regim asincron.1 Structura generală a unui circuit secvenţial. Circuitele basculante bistabile sunt circuite secvenţial elementare cu numai două stări stabile.1.

Figura 3. Când ambele intrări S şi R sunt 1.4. iar circuitul latch intră în starea setat. Latch SR Circuitul latch Set-Reset.Când ambele intrări S şi R sunt în zero logic.Circuite basculante bistabile (CBB) asincrone Circuite basculante bistabile asincrone de tip RS Circuitele basculante bistabile de tip RS. se spune că circuitul latch este şters sau resetat.combinaţia R=1 şi S=1 nu este permisă la acest circuit. circuitul latch intră în starea reset. se spune că circuitul păstrează starea. ieşirea este ştearsă.1.1--> Proiect Proiectare Logica (PL2) . Tabelul de adevăr indică modul în care se modifică ieşirile în raport cu schimbările survenite la intrări. Din cauza capacităţii de stocare circuitul latch mai este numit şi dispozitiv bistabil de memorare. o ieşire nenegată (Q) şi o ieşire negată (Q) ca în figura 3. Când S=1 şi R=0. numite şi circuite latch sau circuite de zăvorâre sunt circuite logice secvenţiale capabile să stocheze un bit de informaţie (o cifră "0" sau o cifră "1"). Figura 3. nu are loc nici modificare în starea circuitului. iar operaţia este numită resetare. circuitul devine instabil . are două intrări (S şi R). ieşirea este setată.3. TABELUL 3.4. Tabelul de adevăr al unui latch SR este redat în tabelul 3. Simbolul unui latch SR este prezentat în figura 3. când ieşirea Q este în starea zero. Când ieşirea Q este în starea unu se spune că circuitul latch este setat.3. Simbolul unui latch SR Când S=0 şi R=1. numit pe scurt latch SR.

2.3 Un alt tip de tabel utilizat.Introducând o variabilă de timp în tabelul de adevăr. S = R = 1. 3. este posibil să fie folosite combinaţiile la intrare şi starea prezentă a circuitului la momentul t (Qt) pentru a determina starea următoare a circuitului la momentul t+1 (Qt+1). R=1). TABELUL 3. echivalent cu tabelul caracteristic.2 TABELUL 3. este în sarcina proiectantului ca această combinaţie să nu apară niciodată la intrare. În ceea ce priveşte starea nepermisă pentru variabilele de intrare (S=1. se poate modifica schema circuitului astfel încât el să aibă o evoluţie cunoscută şi în cazul unei astfel de comenzi.4.4 Figura 3. Simbolul unui CBB de tip JK Proiect Proiectare Logica (PL2) .5. Schema bloc a unui bistabil de tip JK este prezentată în figura 3. Acest tip de tabel este numit tabel caracteristic şi este ilustrat în tabelul 3.3). este tabelul de excitaţie. TABELUL 3. Circuite basculante bistabile asincrone de tip JK Pentru a evita nedeterminările ce apar în urma aplicării al intrările S şi R nivelul ridicat unu. acesta redă valorile variabilelor de intrare pentru toate tarnziţiile posibile la ieşire (tab.5 iar tabelul caracteristic in tabelul 3.

Aşa cum rezultă din cele arătate mai sus. la circuitul basculant bistabil JK.8. intrarea J este echivalentă cu intrarea S iar intrarea K este echivalentă cu intrarea R de la bistabilul RS. Simbolul unui CBB de tip T Acest bistabil este folosit în special în circuitele de numărare secvenţiale.5 Figura 3. TABELUL 3.6 iar tabelul caracteristic în tabelul 3. Circuite basculante bistabile asincrone de tip T Circuitul basculant bistabil de tip T este prezentat în figura 3. dar este realizat prin intermediul altor bistabili (figura 3. Figura 3.5. datorită proprietăţii sale de divizare la doi a numărului de impulsuri aplicate la intrarea sa (figura 3. Bistabilul de tip T (T = trigger) nu este disponibil ca atare. Bistabil T realizat cu bistabil JK Proiect Proiectare Logica (PL2) .7.8). Divizarea frecvenţei unui semnal aplicat la intrarea unui bistabil T Figura 3.7).6.

Activ pe palier HIGH Activ pe palier LOW Figura 3. Schimbarea stării ieşirii unui astfel de circuit basculant bistabil se face în funcţie de semnalul de tact (ceas) care este semnalul de comandă. • circuitele flip-flop sunt active pe front. ieşirile circuitului comută la nivel de tensiune (palier) şi nu la o tranziţie de semnal . în interiorul blocului.10. Simbolurile logice utilizate pentru circuite active pe front sunt prezentate în fig. Comanda se poate face pe palier sau pe front.Circuite basculante bistabile (CBB) sincrone În cazul circuitelor basculante bistabile sincrone apare suplimentar la intrarea acestora semnalul de tact sau de ceas (clock). Activ pe front pozitiv (crescător) Activ pe front negativ (descrescător) Figura 3. Simbolul pentru bistabili JK activi pe front Proiect Proiectare Logica (PL2) . simbolul folosit pentru semnalul de tact este prezentat în figura 3. În simbolul logic. la intrarea de clock indică tipul frontului activ (front negativ. fie din 1 în 0 (front negativ) fie din 0 în 1 (front pozitiv). În cazul comenzii pe palier este important ca semnalele aplicate pe intrările circuitului basculant bistabil să fie stabile în momentul începerii palierului. respectiv front pozitiv).9.10.9. În cazul comenzii pe palier. Prezenţa sau absenţa unui cerculeţ în afara blocului. ieşirile circuitului comută la tranziţia semnalului. la intrarea de clock. Simbolul pentru bistabili JK activi pe palie Principala diferenţă între circuitele latch şi circuitele flip-flop este metoda folosită pentru a determina modificări de stare la ieşire : • circuitele latch sunt active pe palier. circuitele active pe front sunt reprezentate cu un triunghi mic. În caz contrar se pot produce mai multe tranziţii pe un singur palier. 3.

6 Modul în care operează un circuit basculant bistabil sincron de tip D este ilustrat. este prezentat în figura 3.6. de tip D. Figura 3. 3. În acest fel.12.Circuite basculante bistabile sincrone de tip D Circuitele basculante bistabile sincrone de tip D sunt circuite secvenţiale capabile să memoreze (stocheze) un bit de informaţie (o cifră binară).12.11 iar modul de lucru în tabelul 3. Diagrama de semnal pentru un CBB de tip D În figura 3.12. Figura 3. prin diagrama de semnal din fig.11. Simbolul circuitului basculant bistabil sincron. Simbolul CBB tip D TABELUL 3. cu comutare pe frontul căzător al semnalului de ceas. dacă la intrarea D circuitului basculant bistabil se produce o modificare a semnalului aceasta nu se va reflecta la ieşirea bistabilului decât în momentul comutării pe front descrescător a semnalului de Proiect Proiectare Logica (PL2) . semnalul la ieşirea bistabilului de tip D (semnalul notat cu Q) se modifică pe frontul căzător al semnalului de ceas (CLK). de asemenea.

Simbolul unui circuit basculant bistabil JK cu comutare pe front este redat în fig. Funcţionarea acestuia este identică cu cea a circuitelor basculante bistabile de tip SR pentru stările de setare.ceas când se copiază valoarea logică a semnalului de intrare.7. Tabelul de adevăr care defineşte funcţionarea circuitului basculant bistabil de tip JK cu comutare pe front negativ este tabelul 3. Un exemplu de circuit integrat. Porţiunea de început a semnalului de ieşire Q. circuit basculant bistabil de tip JK.12.6 şi din figura 3.7. Din acest motiv. aşa cum rezultă din tabelul 3. Intrarea J operează ca intrarea S. Diferenţa între acestea este reprezentată de faptul că circuitele JK nu au stare nepermisă la intrare. resetare şi menţinere. Proiect Proiectare Logica (PL2) . tranziţie pe front descrescător a semnalului de tact). comutări care nu se vor reflecta în semnalul de ieşire (Q). pot exista la intrarea D a bistabilului. 3. are o valoare necunoscută (unu sau zero) şi din acest motiv este reprezentată în diagrama de semnal cu două linii paralele. Aşadar. până în momentul comutării pe front negativ a semnalului de . TABELUL 3. este circuitul 74LS73 a cărui foaie de catalog este prezentată în anexa 10.10. iar intrarea K operează ca intrarea R. Circuite basculante bistabile sincrone de tip JK Cel mai folosit tip de circuit basculant bistabil este cel de tip JK. semnalul de ieşire copiază semnalul de intrare la tranziţia din unu în zero a semnalului de tact şi-l memorează până la următoarea eşentionare a semnalului de intrare (urm.tact(CLK).

Intrările sunt numite de către fabricanţi înscriere (preset) şi ştergere (clear). acestea sunt notate PRE şi CLR . Când intrările sunt active pe zero logic. acestea influenţează starea circuitului independent de semnalul de clock. Intrările asincrone sunt de obicei active în zero logic. şi un zero logic aplicat la intrarea de ştergere va determina comutarea imediată a ieşirii în zero logic (Q=0). Simbolul logic al unui flip-flop JK activ pe front negativ cu intrăriasincrone active în zero logic este prezentat în fig. Proiect Proiectare Logica (PL2) . un zero aplicat la intrarea de înscriere va determina comutarea imediată a ieşirii în unu logic (Q=1).13. 3.Circuite basculante bistabile sincrone cu intrări asincrone Circuitele basculante bistabile prezentate până aici sunt circuite ale căror intrări acţionează sincron cu un front activ al semnalului aplicat la intrarea clock. Cele mai multe circuite flipflop integrate au şi intrări asincrone.

Rezolvare: a) bistabilul de tip JK Tabela stărilor de tranziţie. Proiect Proiectare Logica (PL2) . excitatie și tabela de ieșire.

Proiect Proiectare Logica (PL2) .

Proiect Proiectare Logica (PL2) . Diagrama de stare folosind bistabilul JK b) bistabilul de tip D Tabela stărilor de tranziţie și tabela de ieșire.Fig3.14.

Proiect Proiectare Logica (PL2) .

Proiect Proiectare Logica (PL2) .

Sign up to vote on this title
UsefulNot useful