Circuite basculante bistabile (CBB) [T,RS,JK

]

Studenti: Olah Romeo Tiberiy, Lup Ionut Alexandru

Proiect Proiectare Logica (PL2)

JK] • • Enunţ Aspecte teoretice oCircuite basculante bistabile (CBB) asincrone Circuite basculante bistabile asincrone de tip RS Circuite basculante bistabile asincrone de tip JK Circuite basculante bistabile asincrone de tip T oCircuite basculante bistabile (CBB) sincrone Circuite basculante bistabile sincrone de tip D Circuite basculante bistabile sincrone de tip JK oCircuite basculante bistabile sincrone cu intrări asincrone • Rezolvare Proiect Proiectare Logica (PL2) .RS.CUPRINS Circuite basculante bistabile (CBB) [T.

ro/cin/Courses/ED/Labs/curs_an.ucv.pdf http://electronics.ro/indrumar/lucrarea %20nr16.pdf http://www.tuiasi.etc.tuiasi..pdf Proiect Proiectare Logica (PL2) .ro/cin/Courses/ED/Laboratoar e/LaboratorSLP_3..etc./ca p12.Bibliografie www.

1.Diagrama de stare este descrisă in fig.Circuite basculante bistabile (CBB) [T. Descrieti circuitul secvenţial cu: a) bistabile de tip JK b) bistabile de tip D c) bistabile de tip RS Fig.0 Diagrama de stare Proiect Proiectare Logica (PL2) .0.RS.JK] Enunţ: Un circuit secvenţial are o iesire şi o intrare.1.

1 Structura generală a unui circuit secvenţial. Fig1. ci şi de intrările anterioare. circuite basculante. intrările asincrone fiind utilizate pentru aducerea circuitului în starea initială independent de impulsul de tact. Circuitele basculante bistabile pot fi construite pentru a funcţiona fie numai în regim asincron. Proiect Proiectare Logica (PL2) . care nu sunt comandate prin impuls de ceas şi circuite basculante bistabile comandate prin impuls de ceas. pot fi distinse : circuite basculante bistabile asincrone sau statice. Circuitele basculante bistabile sunt circuite secvenţial elementare cu numai două stări stabile. Un alt mod de caracterizare a unui circuit secvenţial este că ieşirile curente ale circuitului depind de intrările curente şi de starea curentă a circuitului. în scopul memorării stării interne a acestora. După modul de acţiune a impulsurilor de ceas. fie atât în regim asincron cât şi în regim sincron. De obicei. folosite ca elemente de memorie pentru circuitele secveţiale mai complexe. care pot funcţiona atât în regim sincron cît şi asincron. pentru circuitele secvenţiale sincrone se folosesc ca elemente de memorie. funcţie de tipul circuitelor secvenţiale în care sunt folosite. fie numai în regim sincron. Aspecte teoretice Un circuit secvenţial are memorie.adică ieşirile curente ale circuitului nu depind numai de intrările curente.1.

ieşirea este ştearsă. circuitul devine instabil . Când ieşirea Q este în starea unu se spune că circuitul latch este setat. numit pe scurt latch SR. nu are loc nici modificare în starea circuitului. ieşirea este setată. Latch SR Circuitul latch Set-Reset. are două intrări (S şi R).4.combinaţia R=1 şi S=1 nu este permisă la acest circuit.1.3. se spune că circuitul latch este şters sau resetat. numite şi circuite latch sau circuite de zăvorâre sunt circuite logice secvenţiale capabile să stocheze un bit de informaţie (o cifră "0" sau o cifră "1"). se spune că circuitul păstrează starea.Circuite basculante bistabile (CBB) asincrone Circuite basculante bistabile asincrone de tip RS Circuitele basculante bistabile de tip RS. Din cauza capacităţii de stocare circuitul latch mai este numit şi dispozitiv bistabil de memorare.3. Figura 3. Simbolul unui latch SR este prezentat în figura 3. Figura 3.1--> Proiect Proiectare Logica (PL2) . Când S=1 şi R=0. când ieşirea Q este în starea zero. Când ambele intrări S şi R sunt 1. circuitul latch intră în starea reset. iar operaţia este numită resetare. Tabelul de adevăr al unui latch SR este redat în tabelul 3.Când ambele intrări S şi R sunt în zero logic. Tabelul de adevăr indică modul în care se modifică ieşirile în raport cu schimbările survenite la intrări. TABELUL 3. o ieşire nenegată (Q) şi o ieşire negată (Q) ca în figura 3.4. Simbolul unui latch SR Când S=0 şi R=1. iar circuitul latch intră în starea setat.

În ceea ce priveşte starea nepermisă pentru variabilele de intrare (S=1. TABELUL 3. este în sarcina proiectantului ca această combinaţie să nu apară niciodată la intrare.Introducând o variabilă de timp în tabelul de adevăr. 3.2. Schema bloc a unui bistabil de tip JK este prezentată în figura 3. Simbolul unui CBB de tip JK Proiect Proiectare Logica (PL2) .2 TABELUL 3.3 Un alt tip de tabel utilizat. R=1). este posibil să fie folosite combinaţiile la intrare şi starea prezentă a circuitului la momentul t (Qt) pentru a determina starea următoare a circuitului la momentul t+1 (Qt+1).3). acesta redă valorile variabilelor de intrare pentru toate tarnziţiile posibile la ieşire (tab.5. S = R = 1. se poate modifica schema circuitului astfel încât el să aibă o evoluţie cunoscută şi în cazul unei astfel de comenzi. Acest tip de tabel este numit tabel caracteristic şi este ilustrat în tabelul 3.4 Figura 3.4. echivalent cu tabelul caracteristic.5 iar tabelul caracteristic in tabelul 3. este tabelul de excitaţie. Circuite basculante bistabile asincrone de tip JK Pentru a evita nedeterminările ce apar în urma aplicării al intrările S şi R nivelul ridicat unu. TABELUL 3.

8. TABELUL 3. Circuite basculante bistabile asincrone de tip T Circuitul basculant bistabil de tip T este prezentat în figura 3.5 Figura 3.7.6 iar tabelul caracteristic în tabelul 3.8).7). datorită proprietăţii sale de divizare la doi a numărului de impulsuri aplicate la intrarea sa (figura 3.5. Simbolul unui CBB de tip T Acest bistabil este folosit în special în circuitele de numărare secvenţiale. Bistabilul de tip T (T = trigger) nu este disponibil ca atare.6. intrarea J este echivalentă cu intrarea S iar intrarea K este echivalentă cu intrarea R de la bistabilul RS. Figura 3. Bistabil T realizat cu bistabil JK Proiect Proiectare Logica (PL2) . Divizarea frecvenţei unui semnal aplicat la intrarea unui bistabil T Figura 3. dar este realizat prin intermediul altor bistabili (figura 3. la circuitul basculant bistabil JK.Aşa cum rezultă din cele arătate mai sus.

În cazul comenzii pe palier.10. Activ pe palier HIGH Activ pe palier LOW Figura 3. 3. Comanda se poate face pe palier sau pe front. În simbolul logic. ieşirile circuitului comută la tranziţia semnalului. • circuitele flip-flop sunt active pe front. la intrarea de clock indică tipul frontului activ (front negativ. ieşirile circuitului comută la nivel de tensiune (palier) şi nu la o tranziţie de semnal . În caz contrar se pot produce mai multe tranziţii pe un singur palier. la intrarea de clock. fie din 1 în 0 (front negativ) fie din 0 în 1 (front pozitiv).Circuite basculante bistabile (CBB) sincrone În cazul circuitelor basculante bistabile sincrone apare suplimentar la intrarea acestora semnalul de tact sau de ceas (clock).9. simbolul folosit pentru semnalul de tact este prezentat în figura 3.10. circuitele active pe front sunt reprezentate cu un triunghi mic. în interiorul blocului. Simbolul pentru bistabili JK activi pe palie Principala diferenţă între circuitele latch şi circuitele flip-flop este metoda folosită pentru a determina modificări de stare la ieşire : • circuitele latch sunt active pe palier. Simbolurile logice utilizate pentru circuite active pe front sunt prezentate în fig. Activ pe front pozitiv (crescător) Activ pe front negativ (descrescător) Figura 3. În cazul comenzii pe palier este important ca semnalele aplicate pe intrările circuitului basculant bistabil să fie stabile în momentul începerii palierului.9. Prezenţa sau absenţa unui cerculeţ în afara blocului. Simbolul pentru bistabili JK activi pe front Proiect Proiectare Logica (PL2) . respectiv front pozitiv). Schimbarea stării ieşirii unui astfel de circuit basculant bistabil se face în funcţie de semnalul de tact (ceas) care este semnalul de comandă.

de tip D. Figura 3. Simbolul circuitului basculant bistabil sincron. Simbolul CBB tip D TABELUL 3.11.6. În acest fel.12. 3. semnalul la ieşirea bistabilului de tip D (semnalul notat cu Q) se modifică pe frontul căzător al semnalului de ceas (CLK). este prezentat în figura 3. Diagrama de semnal pentru un CBB de tip D În figura 3. cu comutare pe frontul căzător al semnalului de ceas.6 Modul în care operează un circuit basculant bistabil sincron de tip D este ilustrat.11 iar modul de lucru în tabelul 3. Figura 3.12. dacă la intrarea D circuitului basculant bistabil se produce o modificare a semnalului aceasta nu se va reflecta la ieşirea bistabilului decât în momentul comutării pe front descrescător a semnalului de Proiect Proiectare Logica (PL2) . prin diagrama de semnal din fig.Circuite basculante bistabile sincrone de tip D Circuitele basculante bistabile sincrone de tip D sunt circuite secvenţiale capabile să memoreze (stocheze) un bit de informaţie (o cifră binară).12. de asemenea.

12.10. Funcţionarea acestuia este identică cu cea a circuitelor basculante bistabile de tip SR pentru stările de setare.7.tact(CLK). are o valoare necunoscută (unu sau zero) şi din acest motiv este reprezentată în diagrama de semnal cu două linii paralele. iar intrarea K operează ca intrarea R.7. aşa cum rezultă din tabelul 3.ceas când se copiază valoarea logică a semnalului de intrare. Porţiunea de început a semnalului de ieşire Q. Intrarea J operează ca intrarea S. semnalul de ieşire copiază semnalul de intrare la tranziţia din unu în zero a semnalului de tact şi-l memorează până la următoarea eşentionare a semnalului de intrare (urm. Diferenţa între acestea este reprezentată de faptul că circuitele JK nu au stare nepermisă la intrare. resetare şi menţinere. 3. Din acest motiv. pot exista la intrarea D a bistabilului. Un exemplu de circuit integrat. până în momentul comutării pe front negativ a semnalului de . Simbolul unui circuit basculant bistabil JK cu comutare pe front este redat în fig.6 şi din figura 3. Aşadar. circuit basculant bistabil de tip JK. tranziţie pe front descrescător a semnalului de tact). Circuite basculante bistabile sincrone de tip JK Cel mai folosit tip de circuit basculant bistabil este cel de tip JK. TABELUL 3. Proiect Proiectare Logica (PL2) . Tabelul de adevăr care defineşte funcţionarea circuitului basculant bistabil de tip JK cu comutare pe front negativ este tabelul 3. este circuitul 74LS73 a cărui foaie de catalog este prezentată în anexa 10. comutări care nu se vor reflecta în semnalul de ieşire (Q).

3. şi un zero logic aplicat la intrarea de ştergere va determina comutarea imediată a ieşirii în zero logic (Q=0). Simbolul logic al unui flip-flop JK activ pe front negativ cu intrăriasincrone active în zero logic este prezentat în fig. Intrările sunt numite de către fabricanţi înscriere (preset) şi ştergere (clear).13. acestea influenţează starea circuitului independent de semnalul de clock. Proiect Proiectare Logica (PL2) . Când intrările sunt active pe zero logic. un zero aplicat la intrarea de înscriere va determina comutarea imediată a ieşirii în unu logic (Q=1). Intrările asincrone sunt de obicei active în zero logic. Cele mai multe circuite flipflop integrate au şi intrări asincrone. acestea sunt notate PRE şi CLR .Circuite basculante bistabile sincrone cu intrări asincrone Circuitele basculante bistabile prezentate până aici sunt circuite ale căror intrări acţionează sincron cu un front activ al semnalului aplicat la intrarea clock.

Rezolvare: a) bistabilul de tip JK Tabela stărilor de tranziţie. excitatie și tabela de ieșire. Proiect Proiectare Logica (PL2) .

Proiect Proiectare Logica (PL2) .

Diagrama de stare folosind bistabilul JK b) bistabilul de tip D Tabela stărilor de tranziţie și tabela de ieșire.Fig3.14. Proiect Proiectare Logica (PL2) .

Proiect Proiectare Logica (PL2) .

Proiect Proiectare Logica (PL2) .

Sign up to vote on this title
UsefulNot useful