Circuite basculante bistabile (CBB) [T,RS,JK

]

Studenti: Olah Romeo Tiberiy, Lup Ionut Alexandru

Proiect Proiectare Logica (PL2)

RS.JK] • • Enunţ Aspecte teoretice oCircuite basculante bistabile (CBB) asincrone Circuite basculante bistabile asincrone de tip RS Circuite basculante bistabile asincrone de tip JK Circuite basculante bistabile asincrone de tip T oCircuite basculante bistabile (CBB) sincrone Circuite basculante bistabile sincrone de tip D Circuite basculante bistabile sincrone de tip JK oCircuite basculante bistabile sincrone cu intrări asincrone • Rezolvare Proiect Proiectare Logica (PL2) .CUPRINS Circuite basculante bistabile (CBB) [T.

pdf http://electronics.ro/cin/Courses/ED/Laboratoar e/LaboratorSLP_3..etc./ca p12.tuiasi.pdf http://www.ro/cin/Courses/ED/Labs/curs_an.tuiasi.pdf Proiect Proiectare Logica (PL2) ..ro/indrumar/lucrarea %20nr16.ucv.Bibliografie www.etc.

Descrieti circuitul secvenţial cu: a) bistabile de tip JK b) bistabile de tip D c) bistabile de tip RS Fig.RS.Circuite basculante bistabile (CBB) [T.JK] Enunţ: Un circuit secvenţial are o iesire şi o intrare.0.Diagrama de stare este descrisă in fig.1.0 Diagrama de stare Proiect Proiectare Logica (PL2) .1.

intrările asincrone fiind utilizate pentru aducerea circuitului în starea initială independent de impulsul de tact. Circuitele basculante bistabile sunt circuite secvenţial elementare cu numai două stări stabile. care nu sunt comandate prin impuls de ceas şi circuite basculante bistabile comandate prin impuls de ceas. De obicei. circuite basculante.1. pot fi distinse : circuite basculante bistabile asincrone sau statice. Un alt mod de caracterizare a unui circuit secvenţial este că ieşirile curente ale circuitului depind de intrările curente şi de starea curentă a circuitului. După modul de acţiune a impulsurilor de ceas. Proiect Proiectare Logica (PL2) . Aspecte teoretice Un circuit secvenţial are memorie. folosite ca elemente de memorie pentru circuitele secveţiale mai complexe. Fig1. fie atât în regim asincron cât şi în regim sincron. care pot funcţiona atât în regim sincron cît şi asincron. ci şi de intrările anterioare. fie numai în regim sincron. în scopul memorării stării interne a acestora.adică ieşirile curente ale circuitului nu depind numai de intrările curente.1 Structura generală a unui circuit secvenţial. Circuitele basculante bistabile pot fi construite pentru a funcţiona fie numai în regim asincron. pentru circuitele secvenţiale sincrone se folosesc ca elemente de memorie. funcţie de tipul circuitelor secvenţiale în care sunt folosite.

circuitul latch intră în starea reset.4. numit pe scurt latch SR.Când ambele intrări S şi R sunt în zero logic. nu are loc nici modificare în starea circuitului. Simbolul unui latch SR Când S=0 şi R=1.Circuite basculante bistabile (CBB) asincrone Circuite basculante bistabile asincrone de tip RS Circuitele basculante bistabile de tip RS. Figura 3. Când ambele intrări S şi R sunt 1. iar operaţia este numită resetare.combinaţia R=1 şi S=1 nu este permisă la acest circuit.1--> Proiect Proiectare Logica (PL2) . Când ieşirea Q este în starea unu se spune că circuitul latch este setat.1. TABELUL 3. Latch SR Circuitul latch Set-Reset. Tabelul de adevăr al unui latch SR este redat în tabelul 3. ieşirea este setată. Când S=1 şi R=0.4. Simbolul unui latch SR este prezentat în figura 3.3. Din cauza capacităţii de stocare circuitul latch mai este numit şi dispozitiv bistabil de memorare. circuitul devine instabil . are două intrări (S şi R). o ieşire nenegată (Q) şi o ieşire negată (Q) ca în figura 3. numite şi circuite latch sau circuite de zăvorâre sunt circuite logice secvenţiale capabile să stocheze un bit de informaţie (o cifră "0" sau o cifră "1"). se spune că circuitul păstrează starea. iar circuitul latch intră în starea setat. când ieşirea Q este în starea zero. se spune că circuitul latch este şters sau resetat. ieşirea este ştearsă. Figura 3.3. Tabelul de adevăr indică modul în care se modifică ieşirile în raport cu schimbările survenite la intrări.

Circuite basculante bistabile asincrone de tip JK Pentru a evita nedeterminările ce apar în urma aplicării al intrările S şi R nivelul ridicat unu. se poate modifica schema circuitului astfel încât el să aibă o evoluţie cunoscută şi în cazul unei astfel de comenzi. În ceea ce priveşte starea nepermisă pentru variabilele de intrare (S=1.5. S = R = 1.Introducând o variabilă de timp în tabelul de adevăr. R=1). echivalent cu tabelul caracteristic.2 TABELUL 3. Acest tip de tabel este numit tabel caracteristic şi este ilustrat în tabelul 3. este tabelul de excitaţie. acesta redă valorile variabilelor de intrare pentru toate tarnziţiile posibile la ieşire (tab. 3.4.3). Simbolul unui CBB de tip JK Proiect Proiectare Logica (PL2) . este posibil să fie folosite combinaţiile la intrare şi starea prezentă a circuitului la momentul t (Qt) pentru a determina starea următoare a circuitului la momentul t+1 (Qt+1).4 Figura 3.5 iar tabelul caracteristic in tabelul 3. este în sarcina proiectantului ca această combinaţie să nu apară niciodată la intrare.2.3 Un alt tip de tabel utilizat. TABELUL 3. Schema bloc a unui bistabil de tip JK este prezentată în figura 3. TABELUL 3.

TABELUL 3. Divizarea frecvenţei unui semnal aplicat la intrarea unui bistabil T Figura 3. dar este realizat prin intermediul altor bistabili (figura 3. Bistabilul de tip T (T = trigger) nu este disponibil ca atare.7). Circuite basculante bistabile asincrone de tip T Circuitul basculant bistabil de tip T este prezentat în figura 3.8. Bistabil T realizat cu bistabil JK Proiect Proiectare Logica (PL2) .6.8).7. datorită proprietăţii sale de divizare la doi a numărului de impulsuri aplicate la intrarea sa (figura 3. la circuitul basculant bistabil JK.6 iar tabelul caracteristic în tabelul 3.5 Figura 3.5. intrarea J este echivalentă cu intrarea S iar intrarea K este echivalentă cu intrarea R de la bistabilul RS. Figura 3. Simbolul unui CBB de tip T Acest bistabil este folosit în special în circuitele de numărare secvenţiale.Aşa cum rezultă din cele arătate mai sus.

Simbolul pentru bistabili JK activi pe front Proiect Proiectare Logica (PL2) . Simbolurile logice utilizate pentru circuite active pe front sunt prezentate în fig. ieşirile circuitului comută la nivel de tensiune (palier) şi nu la o tranziţie de semnal . Simbolul pentru bistabili JK activi pe palie Principala diferenţă între circuitele latch şi circuitele flip-flop este metoda folosită pentru a determina modificări de stare la ieşire : • circuitele latch sunt active pe palier. Prezenţa sau absenţa unui cerculeţ în afara blocului. 3. Comanda se poate face pe palier sau pe front. la intrarea de clock indică tipul frontului activ (front negativ.9. la intrarea de clock. • circuitele flip-flop sunt active pe front.10.Circuite basculante bistabile (CBB) sincrone În cazul circuitelor basculante bistabile sincrone apare suplimentar la intrarea acestora semnalul de tact sau de ceas (clock). circuitele active pe front sunt reprezentate cu un triunghi mic. ieşirile circuitului comută la tranziţia semnalului. Activ pe palier HIGH Activ pe palier LOW Figura 3. În simbolul logic. în interiorul blocului. În cazul comenzii pe palier este important ca semnalele aplicate pe intrările circuitului basculant bistabil să fie stabile în momentul începerii palierului. fie din 1 în 0 (front negativ) fie din 0 în 1 (front pozitiv).9. simbolul folosit pentru semnalul de tact este prezentat în figura 3.10. În caz contrar se pot produce mai multe tranziţii pe un singur palier. respectiv front pozitiv). În cazul comenzii pe palier. Schimbarea stării ieşirii unui astfel de circuit basculant bistabil se face în funcţie de semnalul de tact (ceas) care este semnalul de comandă. Activ pe front pozitiv (crescător) Activ pe front negativ (descrescător) Figura 3.

În acest fel. semnalul la ieşirea bistabilului de tip D (semnalul notat cu Q) se modifică pe frontul căzător al semnalului de ceas (CLK). Simbolul CBB tip D TABELUL 3. Figura 3. Diagrama de semnal pentru un CBB de tip D În figura 3.6.11.12. este prezentat în figura 3.Circuite basculante bistabile sincrone de tip D Circuitele basculante bistabile sincrone de tip D sunt circuite secvenţiale capabile să memoreze (stocheze) un bit de informaţie (o cifră binară). prin diagrama de semnal din fig.12. dacă la intrarea D circuitului basculant bistabil se produce o modificare a semnalului aceasta nu se va reflecta la ieşirea bistabilului decât în momentul comutării pe front descrescător a semnalului de Proiect Proiectare Logica (PL2) . Figura 3.12.6 Modul în care operează un circuit basculant bistabil sincron de tip D este ilustrat. 3. Simbolul circuitului basculant bistabil sincron. de asemenea.11 iar modul de lucru în tabelul 3. de tip D. cu comutare pe frontul căzător al semnalului de ceas.

12. iar intrarea K operează ca intrarea R. până în momentul comutării pe front negativ a semnalului de .7. comutări care nu se vor reflecta în semnalul de ieşire (Q). Un exemplu de circuit integrat.7.ceas când se copiază valoarea logică a semnalului de intrare. este circuitul 74LS73 a cărui foaie de catalog este prezentată în anexa 10. Aşadar.10. Tabelul de adevăr care defineşte funcţionarea circuitului basculant bistabil de tip JK cu comutare pe front negativ este tabelul 3. Porţiunea de început a semnalului de ieşire Q. tranziţie pe front descrescător a semnalului de tact). circuit basculant bistabil de tip JK.tact(CLK). pot exista la intrarea D a bistabilului. Proiect Proiectare Logica (PL2) . Intrarea J operează ca intrarea S. semnalul de ieşire copiază semnalul de intrare la tranziţia din unu în zero a semnalului de tact şi-l memorează până la următoarea eşentionare a semnalului de intrare (urm. Funcţionarea acestuia este identică cu cea a circuitelor basculante bistabile de tip SR pentru stările de setare. TABELUL 3. are o valoare necunoscută (unu sau zero) şi din acest motiv este reprezentată în diagrama de semnal cu două linii paralele. Diferenţa între acestea este reprezentată de faptul că circuitele JK nu au stare nepermisă la intrare. Circuite basculante bistabile sincrone de tip JK Cel mai folosit tip de circuit basculant bistabil este cel de tip JK. resetare şi menţinere.6 şi din figura 3. 3. Simbolul unui circuit basculant bistabil JK cu comutare pe front este redat în fig. Din acest motiv. aşa cum rezultă din tabelul 3.

3. Simbolul logic al unui flip-flop JK activ pe front negativ cu intrăriasincrone active în zero logic este prezentat în fig.13. un zero aplicat la intrarea de înscriere va determina comutarea imediată a ieşirii în unu logic (Q=1). Când intrările sunt active pe zero logic. Intrările sunt numite de către fabricanţi înscriere (preset) şi ştergere (clear). Cele mai multe circuite flipflop integrate au şi intrări asincrone. acestea sunt notate PRE şi CLR . acestea influenţează starea circuitului independent de semnalul de clock. Intrările asincrone sunt de obicei active în zero logic. şi un zero logic aplicat la intrarea de ştergere va determina comutarea imediată a ieşirii în zero logic (Q=0). Proiect Proiectare Logica (PL2) .Circuite basculante bistabile sincrone cu intrări asincrone Circuitele basculante bistabile prezentate până aici sunt circuite ale căror intrări acţionează sincron cu un front activ al semnalului aplicat la intrarea clock.

excitatie și tabela de ieșire.Rezolvare: a) bistabilul de tip JK Tabela stărilor de tranziţie. Proiect Proiectare Logica (PL2) .

Proiect Proiectare Logica (PL2) .

14. Proiect Proiectare Logica (PL2) . Diagrama de stare folosind bistabilul JK b) bistabilul de tip D Tabela stărilor de tranziţie și tabela de ieșire.Fig3.

Proiect Proiectare Logica (PL2) .

Proiect Proiectare Logica (PL2) .