P. 1
57294196-Circuite-Basculante-Bistabile-CBB-RS-JK-T.pdf

57294196-Circuite-Basculante-Bistabile-CBB-RS-JK-T.pdf

|Views: 91|Likes:
FC
FC

More info:

Published by: Iustinian-Gabriel Lupulescu on Feb 19, 2013
Copyright:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as PDF, TXT or read online from Scribd
See more
See less

10/19/2013

pdf

text

original

Circuite basculante bistabile (CBB) [T,RS,JK

]

Studenti: Olah Romeo Tiberiy, Lup Ionut Alexandru

Proiect Proiectare Logica (PL2)

CUPRINS Circuite basculante bistabile (CBB) [T.RS.JK] • • Enunţ Aspecte teoretice oCircuite basculante bistabile (CBB) asincrone Circuite basculante bistabile asincrone de tip RS Circuite basculante bistabile asincrone de tip JK Circuite basculante bistabile asincrone de tip T oCircuite basculante bistabile (CBB) sincrone Circuite basculante bistabile sincrone de tip D Circuite basculante bistabile sincrone de tip JK oCircuite basculante bistabile sincrone cu intrări asincrone • Rezolvare Proiect Proiectare Logica (PL2) .

.ro/cin/Courses/ED/Laboratoar e/LaboratorSLP_3.tuiasi.etc./ca p12.ro/cin/Courses/ED/Labs/curs_an.Bibliografie www.etc.ro/indrumar/lucrarea %20nr16.ucv.tuiasi..pdf http://electronics.pdf Proiect Proiectare Logica (PL2) .pdf http://www.

1.RS.0 Diagrama de stare Proiect Proiectare Logica (PL2) .0.1.Circuite basculante bistabile (CBB) [T.Diagrama de stare este descrisă in fig.JK] Enunţ: Un circuit secvenţial are o iesire şi o intrare. Descrieti circuitul secvenţial cu: a) bistabile de tip JK b) bistabile de tip D c) bistabile de tip RS Fig.

folosite ca elemente de memorie pentru circuitele secveţiale mai complexe. De obicei. intrările asincrone fiind utilizate pentru aducerea circuitului în starea initială independent de impulsul de tact. funcţie de tipul circuitelor secvenţiale în care sunt folosite.1. care nu sunt comandate prin impuls de ceas şi circuite basculante bistabile comandate prin impuls de ceas. în scopul memorării stării interne a acestora. circuite basculante. Circuitele basculante bistabile pot fi construite pentru a funcţiona fie numai în regim asincron. fie atât în regim asincron cât şi în regim sincron. care pot funcţiona atât în regim sincron cît şi asincron. Proiect Proiectare Logica (PL2) .1 Structura generală a unui circuit secvenţial. Un alt mod de caracterizare a unui circuit secvenţial este că ieşirile curente ale circuitului depind de intrările curente şi de starea curentă a circuitului. După modul de acţiune a impulsurilor de ceas. fie numai în regim sincron. Aspecte teoretice Un circuit secvenţial are memorie. ci şi de intrările anterioare.adică ieşirile curente ale circuitului nu depind numai de intrările curente. pot fi distinse : circuite basculante bistabile asincrone sau statice. pentru circuitele secvenţiale sincrone se folosesc ca elemente de memorie. Circuitele basculante bistabile sunt circuite secvenţial elementare cu numai două stări stabile. Fig1.

Simbolul unui latch SR Când S=0 şi R=1. Când ambele intrări S şi R sunt 1. TABELUL 3. Figura 3. Latch SR Circuitul latch Set-Reset. ieşirea este setată.combinaţia R=1 şi S=1 nu este permisă la acest circuit.Circuite basculante bistabile (CBB) asincrone Circuite basculante bistabile asincrone de tip RS Circuitele basculante bistabile de tip RS. nu are loc nici modificare în starea circuitului. Tabelul de adevăr indică modul în care se modifică ieşirile în raport cu schimbările survenite la intrări.4. Din cauza capacităţii de stocare circuitul latch mai este numit şi dispozitiv bistabil de memorare. se spune că circuitul latch este şters sau resetat. Când S=1 şi R=0. numite şi circuite latch sau circuite de zăvorâre sunt circuite logice secvenţiale capabile să stocheze un bit de informaţie (o cifră "0" sau o cifră "1").Când ambele intrări S şi R sunt în zero logic. iar operaţia este numită resetare. Figura 3. o ieşire nenegată (Q) şi o ieşire negată (Q) ca în figura 3. ieşirea este ştearsă. numit pe scurt latch SR. Când ieşirea Q este în starea unu se spune că circuitul latch este setat. circuitul latch intră în starea reset. circuitul devine instabil .1--> Proiect Proiectare Logica (PL2) .1.3. Tabelul de adevăr al unui latch SR este redat în tabelul 3. când ieşirea Q este în starea zero.4. Simbolul unui latch SR este prezentat în figura 3. se spune că circuitul păstrează starea.3. are două intrări (S şi R). iar circuitul latch intră în starea setat.

Schema bloc a unui bistabil de tip JK este prezentată în figura 3. Acest tip de tabel este numit tabel caracteristic şi este ilustrat în tabelul 3.4 Figura 3.3). este tabelul de excitaţie.Introducând o variabilă de timp în tabelul de adevăr. Simbolul unui CBB de tip JK Proiect Proiectare Logica (PL2) . se poate modifica schema circuitului astfel încât el să aibă o evoluţie cunoscută şi în cazul unei astfel de comenzi. acesta redă valorile variabilelor de intrare pentru toate tarnziţiile posibile la ieşire (tab. este posibil să fie folosite combinaţiile la intrare şi starea prezentă a circuitului la momentul t (Qt) pentru a determina starea următoare a circuitului la momentul t+1 (Qt+1).4. R=1). Circuite basculante bistabile asincrone de tip JK Pentru a evita nedeterminările ce apar în urma aplicării al intrările S şi R nivelul ridicat unu.2 TABELUL 3. S = R = 1. TABELUL 3.5 iar tabelul caracteristic in tabelul 3.5. TABELUL 3. În ceea ce priveşte starea nepermisă pentru variabilele de intrare (S=1. echivalent cu tabelul caracteristic. 3.2.3 Un alt tip de tabel utilizat. este în sarcina proiectantului ca această combinaţie să nu apară niciodată la intrare.

Simbolul unui CBB de tip T Acest bistabil este folosit în special în circuitele de numărare secvenţiale. intrarea J este echivalentă cu intrarea S iar intrarea K este echivalentă cu intrarea R de la bistabilul RS. Divizarea frecvenţei unui semnal aplicat la intrarea unui bistabil T Figura 3. la circuitul basculant bistabil JK. dar este realizat prin intermediul altor bistabili (figura 3.5 Figura 3.8). Bistabil T realizat cu bistabil JK Proiect Proiectare Logica (PL2) . Figura 3.7). datorită proprietăţii sale de divizare la doi a numărului de impulsuri aplicate la intrarea sa (figura 3. TABELUL 3.6 iar tabelul caracteristic în tabelul 3.Aşa cum rezultă din cele arătate mai sus.7.8. Bistabilul de tip T (T = trigger) nu este disponibil ca atare.5.6. Circuite basculante bistabile asincrone de tip T Circuitul basculant bistabil de tip T este prezentat în figura 3.

Prezenţa sau absenţa unui cerculeţ în afara blocului. Activ pe palier HIGH Activ pe palier LOW Figura 3. Simbolul pentru bistabili JK activi pe palie Principala diferenţă între circuitele latch şi circuitele flip-flop este metoda folosită pentru a determina modificări de stare la ieşire : • circuitele latch sunt active pe palier. circuitele active pe front sunt reprezentate cu un triunghi mic.Circuite basculante bistabile (CBB) sincrone În cazul circuitelor basculante bistabile sincrone apare suplimentar la intrarea acestora semnalul de tact sau de ceas (clock). Simbolul pentru bistabili JK activi pe front Proiect Proiectare Logica (PL2) . Activ pe front pozitiv (crescător) Activ pe front negativ (descrescător) Figura 3. fie din 1 în 0 (front negativ) fie din 0 în 1 (front pozitiv). Schimbarea stării ieşirii unui astfel de circuit basculant bistabil se face în funcţie de semnalul de tact (ceas) care este semnalul de comandă. la intrarea de clock. 3. În simbolul logic. ieşirile circuitului comută la nivel de tensiune (palier) şi nu la o tranziţie de semnal . la intrarea de clock indică tipul frontului activ (front negativ. În caz contrar se pot produce mai multe tranziţii pe un singur palier. În cazul comenzii pe palier este important ca semnalele aplicate pe intrările circuitului basculant bistabil să fie stabile în momentul începerii palierului.10. respectiv front pozitiv). ieşirile circuitului comută la tranziţia semnalului.9. • circuitele flip-flop sunt active pe front.10. simbolul folosit pentru semnalul de tact este prezentat în figura 3.9. în interiorul blocului. În cazul comenzii pe palier. Comanda se poate face pe palier sau pe front. Simbolurile logice utilizate pentru circuite active pe front sunt prezentate în fig.

de asemenea. cu comutare pe frontul căzător al semnalului de ceas. 3.6. prin diagrama de semnal din fig.Circuite basculante bistabile sincrone de tip D Circuitele basculante bistabile sincrone de tip D sunt circuite secvenţiale capabile să memoreze (stocheze) un bit de informaţie (o cifră binară).11 iar modul de lucru în tabelul 3. dacă la intrarea D circuitului basculant bistabil se produce o modificare a semnalului aceasta nu se va reflecta la ieşirea bistabilului decât în momentul comutării pe front descrescător a semnalului de Proiect Proiectare Logica (PL2) . Figura 3.12.6 Modul în care operează un circuit basculant bistabil sincron de tip D este ilustrat. Figura 3. Simbolul circuitului basculant bistabil sincron. Diagrama de semnal pentru un CBB de tip D În figura 3. de tip D.12. este prezentat în figura 3. Simbolul CBB tip D TABELUL 3. semnalul la ieşirea bistabilului de tip D (semnalul notat cu Q) se modifică pe frontul căzător al semnalului de ceas (CLK).11. În acest fel.12.

Circuite basculante bistabile sincrone de tip JK Cel mai folosit tip de circuit basculant bistabil este cel de tip JK. Intrarea J operează ca intrarea S. TABELUL 3. Aşadar. are o valoare necunoscută (unu sau zero) şi din acest motiv este reprezentată în diagrama de semnal cu două linii paralele. Un exemplu de circuit integrat.7. 3. este circuitul 74LS73 a cărui foaie de catalog este prezentată în anexa 10. Diferenţa între acestea este reprezentată de faptul că circuitele JK nu au stare nepermisă la intrare. Din acest motiv. semnalul de ieşire copiază semnalul de intrare la tranziţia din unu în zero a semnalului de tact şi-l memorează până la următoarea eşentionare a semnalului de intrare (urm. până în momentul comutării pe front negativ a semnalului de . resetare şi menţinere. circuit basculant bistabil de tip JK.6 şi din figura 3. Simbolul unui circuit basculant bistabil JK cu comutare pe front este redat în fig. Proiect Proiectare Logica (PL2) . Tabelul de adevăr care defineşte funcţionarea circuitului basculant bistabil de tip JK cu comutare pe front negativ este tabelul 3. Porţiunea de început a semnalului de ieşire Q.tact(CLK).7.10.12. aşa cum rezultă din tabelul 3. iar intrarea K operează ca intrarea R. pot exista la intrarea D a bistabilului. tranziţie pe front descrescător a semnalului de tact).ceas când se copiază valoarea logică a semnalului de intrare. comutări care nu se vor reflecta în semnalul de ieşire (Q). Funcţionarea acestuia este identică cu cea a circuitelor basculante bistabile de tip SR pentru stările de setare.

Intrările sunt numite de către fabricanţi înscriere (preset) şi ştergere (clear). 3. acestea sunt notate PRE şi CLR . Cele mai multe circuite flipflop integrate au şi intrări asincrone. un zero aplicat la intrarea de înscriere va determina comutarea imediată a ieşirii în unu logic (Q=1). Când intrările sunt active pe zero logic.Circuite basculante bistabile sincrone cu intrări asincrone Circuitele basculante bistabile prezentate până aici sunt circuite ale căror intrări acţionează sincron cu un front activ al semnalului aplicat la intrarea clock. acestea influenţează starea circuitului independent de semnalul de clock. Intrările asincrone sunt de obicei active în zero logic.13. şi un zero logic aplicat la intrarea de ştergere va determina comutarea imediată a ieşirii în zero logic (Q=0). Simbolul logic al unui flip-flop JK activ pe front negativ cu intrăriasincrone active în zero logic este prezentat în fig. Proiect Proiectare Logica (PL2) .

excitatie și tabela de ieșire.Rezolvare: a) bistabilul de tip JK Tabela stărilor de tranziţie. Proiect Proiectare Logica (PL2) .

Proiect Proiectare Logica (PL2) .

Fig3.14. Diagrama de stare folosind bistabilul JK b) bistabilul de tip D Tabela stărilor de tranziţie și tabela de ieșire. Proiect Proiectare Logica (PL2) .

Proiect Proiectare Logica (PL2) .

Proiect Proiectare Logica (PL2) .

You're Reading a Free Preview

Download
scribd
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->