ARHITECTURA SISTEMELOR DE CALCUL

Curs 6

Cuprins

Microprocesorul 8086 Periferice

Interfaa de comunicaie serial (8251A) Interfaa paralel (82C55) Timer (8253/8254)

ntreruperi (8259A) Problem Anexa memoria DRAM

CTI.DID.207 Arhitectura sistemelor de calcul 2

Microprocesorul 8086

Microprocesorul este o unitate central de prelucrare (CPU) realizat ntr-un singur circuit integrat. Are trei funcii principale: prelucrarea informaiilor in CPU, stocarea informaiilor n memorie i transferul informaiilor n interior i cu mediul exterior.

CTI.DID.207 Arhitectura sistemelor de calcul

Microprocesorul 8086

Unitatea de execuie (EU) decodific instruciunile numerice, d comenzi interne pentru efectuarea calculelor i comenzi externe ctre cea de-a doua unitate. Unitatea de interfata cu bus-urile (BIU)

calculeaz adresele MP si IO, transfer datele ntre UE si MP sau ntre UE si I/O, i transfer ctre UE codurile numerice ale instruciunilor citite din MP. Pentru a identifica n mod unic fiecare dintre locaiile MP i IO, este necesar asocierea unor referine numerice numite adrese.
CTI.DID.207 Arhitectura sistemelor de calcul 4

Microprocesorul 8086

Informaia n sistemul de calcul este vehiculat prin cuvinte de date. Numrul de bii ai cuvntului de date al unui microprocesor definete tipul acestuia. Transferul datelor ntre diversele seciuni ale sistemului se face pe magistrala de date a sistemului. Diferenierea diferitelor surse de informaie de la care/ctre care se vehiculeaz datele n sistem se face prin adresele distincte ale acestora. Astfel, fiecare cuvnt de date al memoriei sistemului are o adres unic. Microprocesorul genereaz aceast adres pe magistrala de adrese a sistemului dac se efectueaz transferuri de informaie de la/la cuvntul de date respectiv Similar, i elementele de intrare/ieire ale sistemului, numite uzual porturi ale sistemului au adrese unice. Apariia unei anumite adrese va conduce la selecia unic a portului dorit, care va fi activat i cu care va opera sistemul.
CTI.DID.207 Arhitectura sistemelor de calcul 5

Microprocesorul 8086 recapitulare

Cicli de acces la magistral pentru procesorul 8086

CTI.DID.207 Arhitectura sistemelor de calcul

Microprocesorul 8086

Modul minim
CTI.DID.207 Arhitectura sistemelor de calcul 7

Microprocesorul 8086

Modul maxim
CTI.DID.207 Arhitectura sistemelor de calcul 8

Periferice

Porturile de I/E permit interconectarea microprocesorului cu exteriorul. Din punct de vedere funcional porturile au caracteristice dou tipuri de cuvinte de informaie: cuvintele de control si cuvintele de date.

Prin intermediul cuvintelor de control transmise de la microprocesor ctre port, (OUTPUT), numite cuvinte de comand, se vor putea seta / modifica / programa, anumite caracteristici defuncionare ale portului. Prin intermediul cuvintelor de control citite de la port, (INPUT), numite cuvinte de stare, se vor putea testa / verifica, diveri indicatori referitori la funcionarea portului, la disponibilitatea datelor transferate, etc.

Cuvintele de date vor reprezenta date de intrare, daca se citesc de la port (INPUT), sau date de ieire, dac se transmit ctre port (OUTPUT). Uzual aceste circuite specializate permit toate aceste tipuri de transferuri de informaie, att pentru cuvintele de control ct i pentru cele de date.

CTI.DID.207 Arhitectura sistemelor de calcul

Interfaa de comunicaie serial (8251A)

Se utilizeaza n mod frecvent interfete speciale care transforma informatia paralela (cuvntul de date) ntr-o succesiune de impulsuri, transmise pe un singur fir de legatura, n mod serial. Avantaje conectare seriala

Cost sczut de implementare Nu ridic probleme deosebite de ecranare Vitez de comunicaie sczut

Dezavantaj

CTI.DID.207 Arhitectura sistemelor de calcul

10

Interfaa de comunicaie serial (8251A)

In familia circuitelor INTEL, se utilizeaza ca interfata seriala programabila, circuitulINTEL 8251A. Circuitul poate lucra att n mod sincron ct i asincron permitnd att transmisia ct i receptia serial. (circuit USART=Universal Synchronous Asynchronous Receiver Transmiter). Circuitul contine 2 porturi de intrare i 2 porturi de ieire corespunztoare cuvintelor de control/date, de intrare i ieire.
CTI.DID.207 Arhitectura sistemelor de calcul 11

Interfaa de comunicaie serial (8251A)

Accesul la porturile 8251A

Formatul cuvntului de mod (pentru modul asincron) Diagrama de operare

CTI.DID.207 Arhitectura sistemelor de calcul 12

Interfaa de comunicaie serial (8251A)

Formatul cuvntului de comand

CTI.DID.207 Arhitectura sistemelor de calcul

Formatul cuvntului de stare

13

Interfaa de comunicaie serial (8251A)

S se programeze circuitul 8251A pentru a opera n mod asincron, pe 8 bii de date, cu paritate par i doi bii de stop. Se consider:

circuitul 8251A mapat n spaiul de adresare IO n primul kilooctet al spaiului de adresare liniile de date ale 8251A sunt legate la liniile D7:0 ale busului de date al sistemului

Adres (hex) 0x0002 0x0002

R/W W W

Data (binar) 11111101 x0110111

CTI.DID.207 Arhitectura sistemelor de calcul

14

Interfaa paralel (82C55A)

Metod de interfaare foarte flexibil 24 de linii programabile Posibilitate de stare/resetare individual a unor semnale

CTI.DID.207 Arhitectura sistemelor de calcul

15

Interfaa paralel (82C55A)

Accesul la porturile 82C55A

CTI.DID.207 Arhitectura sistemelor de calcul

Moduri de operare

16

Moduri de operare

Interfaa paralel (82C55A)

Cuvntul de control setare/resetare bit Cuvntul de control configurare mod operare

CTI.DID.207 Arhitectura sistemelor de calcul

17

Interfaa paralel (82C55)

Exemple de operare n modul 0

CTI.DID.207 Arhitectura sistemelor de calcul 18

Interfaa paralel (82C55)

Exemplu de operare n modul 1 strobed input

CTI.DID.207 Arhitectura sistemelor de calcul

19

Timer (8253/8254)

Este un circuit de ceas programabil Acest circuit conine 3 numrtoare de cte 16 bii Prin programare (utiliznd cuvinte de comand i de date coorespunztoare) se indic modul de lucru al circuitului (sunt posibile 5 moduri distincte) i se programeaz numrtoarele utilizate. Din punct de vedere al adresrii, circuitul ocupa un numr de 4 adrese de I/O
CTI.DID.207 Arhitectura sistemelor de calcul 20

Timer (8253/8254)

Accesul la porturile 8253

Conectarea la magistralele sistemului

CTI.DID.207 Arhitectura sistemelor de calcul

21

Cuvntul de control

Timer (8253/8254)

Modurile de operare

CTI.DID.207 Arhitectura sistemelor de calcul

22

ntreruperi (8259A)

Modul cu interogare (polled method)

CTI.DID.207 Arhitectura sistemelor de calcul

Modul cu ntrerupere (interrupt method)

23

ntreruperi (8259A)

8259A este un controler de ntreruperi programabil (PIC) cu opt intrri de ntrerupere Are 8 nivele de prioritate i posibilitatea de mascare individual a ntreruperilor Intreruperile pot fi active pe front sau pe palier Poate fi expandat pn la 64 intrri de ntrerupere
CTI.DID.207 Arhitectura sistemelor de calcul 24

Problem

S se proiecteze sistemul cu urmtoarele specificaii:

8086 mod minim 8Ko ROM 64Ko ROM 128Ko SRAM 128Ko SRAM 3 leduri Tastatura cu 101 taste 8255 8251 8253 8259
CTI.DID.207 Arhitectura sistemelor de calcul 25

Problem

READY RESET CLK

CLK

CTI.DID.207 Arhitectura sistemelor de calcul

26

Problem

READY RESET CLK

READY RESET CLK CLK

CTI.DID.207 Arhitectura sistemelor de calcul

27

Problem

READY RESET CLK

READY RESET CLK CLK

BHE

CTI.DID.207 Arhitectura sistemelor de calcul

28

Problem

READY RESET CLK

READY RESET CLK CLK

BHE

CTI.DID.207 Arhitectura sistemelor de calcul

29

Problem

READY RESET CLK

READY RESET CLK CLK

BHE

CTI.DID.207 Arhitectura sistemelor de calcul

30

Problem

READY RESET CLK

READY RESET CLK CLK

BHE

CTI.DID.207 Arhitectura sistemelor de calcul

31

Problem

READY RESET CLK

READY RESET CLK CLK

BHE

CTI.DID.207 Arhitectura sistemelor de calcul

32

Problem

READY RESET CLK

READY RESET CLK CLK

BHE

CTI.DID.207 Arhitectura sistemelor de calcul

33

Problem

READY RESET CLK

READY RESET CLK CLK

BHE

CTI.DID.207 Arhitectura sistemelor de calcul

34

Problem

READY RESET CLK

READY RESET CLK CLK

BHE

CTI.DID.207 Arhitectura sistemelor de calcul

D07

35

Problem

READY RESET CLK

READY RESET CLK CLK

BHE

D07

CTI.DID.207 Arhitectura sistemelor de calcul

D07

36

Problem

READY RESET CLK

READY RESET CLK CLK

BHE

D07

D07

CTI.DID.207 Arhitectura sistemelor de calcul

D07

37

Problem

READY RESET CLK

READY RESET CLK CLK

BHE

D07

D07

CTI.DID.207 Arhitectura sistemelor de calcul

D07

D07

38

Problem

READY RESET CLK

READY RESET CLK CLK

13 linii

BHE

D07

D07

CTI.DID.207 Arhitectura sistemelor de calcul

D07

D07

39

Anexa memoria DRAM

CLK RESET 82C08 BS A1(k/2) A(k+2)/2(k-1) WR RD CLK RESET RAS0,1 CAS0,1 RAS CAS DRAM 2k-1 AO0(k-2)/2 WE PE PDI WE A0(k-2)/2 DRAM 2k-1 Bank low Bank high AL0(k-2)/2 AH0(k-3)/2 WR RD PCTL

D07 D07

WE

D07 D815

CSDRAM

A0 BHE

Legenda culorilor: Data BUS (Magistrala de date) Address BUS (Magistrala de adres) Control BUS (Magistrala de control) Semnale de Clock si Reset generate de 82C84 Semnal de selecie (vezi Maparea Resurselor...)
CTI.DID.207 Arhitectura sistemelor de calcul 40

D015

Anexa memoria DRAM

CTI.DID.207 Arhitectura sistemelor de calcul

41