5 MICROPROCESADOR INTEL 80486 5.1 HISTORIA.

El 10 de abril de 1989 apareciera el Intel 80486DX, de nuevo con tecnologa de 32 bits y como novedades principales, la incorporacin del cach de nivel 1 (L1) en el propio chip, lo que aceleraba enormemente la transferencia de datos de este cach al procesador, as como la aparicin del co-procesador matemtico. Luego de ello sacaron hasta dos versiones ms de DX: en 1992 el i486 DX2 a 50 y 66 MHz y en 1994 el i486 DX4 a 75-100 MHz enfocado a procesadores de gama alta. Figura [fig 6]En 1989 lanzaron el 486 que alcanz velocidades entre 16 y 100 MHz y una curiosidad: segn la Wikipedia fue nombrado "i486" por fallo judicial que prohibi el uso de marcas con nmeros. 5.2 CARACTERISTICAS Los Intel 80486 (i486, 486) son una familia de microprocesadores de 32 bits con arquitectura x86 diseados por Intel Corporacin. Las caractersticas principales del i486 son: Tienen un conjunto de instrucciones optimizadas. Una unidad de coma flotante Un cach unificado integrados en el propio circuito integrado del microprocesador y una unidad de interfaz de bus mejorada. Estas mejoras hacen que los i486 sean el doble de rpidos que un i386 e i387 a la misma frecuencia de reloj. Se comercializa en frecuencias (MHz) de 25,33,50. El ancho de bus que presenta es de 32 bits. El nmero de transistores es de 1.2 M El rendimiento aproximado es de 4x386 DX de 20 MIPS - 25 MHz. 8kb cache L1 80 bits unidad de punto flotante FPU (coprocesador matemtico).Los problemas de diseo que presenta Son las de diseo CISC y baja frecuencia. El modelo ms representativo es el INTEL 486(DX), una variante de bajo costo y rendimiento fue INTEL 80486SX (sin FPU). ARQUITECTURA del MICROPROCESADOR 80486. El 80486 contiene 8 registros de 32 bits para los propsitos generales: EAX, EBX, ECX, EDX , EBP, EDI, ESI y ESP. Estos registros se pueden usar como los registros para la informacin de 8, 16 o 32 bits o para direccionar una localidad en el sistema de la memoria. Los registros de 16 bits son el mismo conjunto encontrado en el 80286 y son asignados: AX, BX, CX, DX, BP, DI, SI y SP. Los registros de 8 bits son : AH, AL, BH, BL, CH, CL, DH y DL.

El 80486 tambin contiene los mismos registros de segmentos que el 80386 los cuales son: CS, DS, ES, SS, FS y GS. Funciones de los registros

AX, AH, AL (Acumulador): a menudo conserva el resultado temporal despus de una operacin aritmtica o lgica. BX, BH, BL (Base): Se utiliza para guardar la direccin base de listas de datos en la memoria. CX, CH, CL (Contador): Contiene el conteo para ciertas instrucciones de corrimientos y rotaciones, de iteraciones en el ciclo loop y operaciones repetidas de cadenas. DX, DH, DL (Datos): Contiene la parte ms significativa de un producto despus de una multiplicacin; la parte ms significativa del dividendo antes de la divisin. Registros Apuntadores Y De ndices

Se utilizan principalmente para formar la direccin efectiva o real de una localidad de memoria. Las funciones primarias de los registros apuntadores y de ndice incluyen: SP (Apuntador de pila): El registro SP se emplea para direccionar datos en la pila cuando se ejecutan las instrucciones push y pop y cuando se llama o se regresa de un procedimiento mediante las instrucciones: call y ret, respectivamente. BP (Apuntador de base): Contiene el desplazamiento con respecto al segmento de pila de datos almacenados en la pila de un programa. SI (ndice fuente): Contiene el desplazamiento con respecto al segmento de datos de un elemento de un arreglo o cadena. DI (ndice destino): Contiene el desplazamiento con respecto al segmento extra de un elemento de una cadena o arreglo. IP (Apuntador de instrucciones): Contiene siempre el desplazamiento con respecto al segmento de cdigo de la localidad de memoria que contiene la siguiente instruccin que va a ejecutar el microprocesador. Registros De Segmentos

Los registros de segmentos se utilizan para formar la direccin efectiva o real de una localidad de memoria. Los registros de segmentos contienen la direccin de segmento de un dato o una instruccin. Los registros de segmento son: CS (Cdigo): Tiene la direccin lgica del segmento en que se encuentra el cdigo de un programa. Si el cdigo ocupa ms de un segmento, contiene la direccin lgica de uno de los segmentos. DS (Datos): Tiene la direccin lgica del segmento en que se encuentran los datos estticos de un programa. Si los datos ocupan ms de un segmento, contiene la direccin lgica de uno de los segmentos.

ES (Extra): Este registro tambin tiene la direccin lgica de uno de los segmentos en que se encuentran los datos estticos de un programa. SS (Pila): Tiene la direccin lgica del segmento en que se encuentran la pila del sistema. pila < segmento.

El Registro De Banderas Cada bandera es un bit en el registro de banderas, tambin llamado registro de cdigo de condiciones. A continuacin se da una lista de cada bit de bandera con una descripcin de su funcin. AC (verificacin de alineacin): utilizada para indicar que el microprocesador ha tenido acceso a una palabra en una direccin de paridad non o una doble palabra almacenada en un lmite que no es de doble palabra. VM (modo virtual): se activa este bit mientras que el 80486 se opere en el modo protegido. RF (resume): utilizado en conjunto con los registros de depuracin. NT (tarea anidada): se activa para indicar que el 80486 est realizando una tarea que est anidada en otra tarea. IOPL (nivel de privilegio de E/S): indica el nivel de privilegio mximo actual asignado al sistema de E/S. OF (sobre flujo): indica que el resultado de una operacin aritmtica con signo ha rebasado la capacidad del destino. DF (direccin): selecciona una operacin de autoincremento o auto decremento para las instrucciones de cadenas. IF (habilitacin de interrupciones): habilita la terminal INTR si este bit est activo. TF (trampa): activado para habilitar la depuracin. SF (signo): indica que el signo del resultado est activo o desactivado. ZF (cero): indica que el resultado de una operacin aritmtica o lgica es cero o no cero. AF (auxiliar): utilizado en las instrucciones DAA y DAS para ajustar el resultado de una suma o resta .PF (paridad): indica la paridad del resultado de una operacin aritmtica o lgica

MANEJO DE INSTRUCCIONES

BSWAP reg32 (Byte Swap): Cambia el orden de los bytes. Si antes de BSWAP el orden era B0, B1, B2, B3, despus de BSWAP el orden ser B3, B2, B1, B0. CMPXCHG dest, src (Compare and Exchange): Compara el acumulador (AL o EAX) con dest. Si es igual, dest se carga con el valor de src, en caso contrario, el acumulador se carga con el valor de dest. INVD (Invalidate Cache): Vaca el cach interno. Realiza un ciclo de bus especial que indica que deben vaciarse los cachs externos. Los datos en el cach que deben escribirse en la memoria se pierden. INVLPG (Invalidate Translation Look-Aside Buffer Entry): Invalida una entrada de pgina en el buffer de conversin por bsqueda (TLB). Esta instruccin puede ser implementada de forma diferente en microprocesadores futuros. WBINVD (Write Before Invalidate Data Cache): Realiza los cambios indicados en el cach en la memoria externa y luego lo invalida. XADD dest, src (Exchange and Add): Suma los operandos fuente y destino poniendo el resultado en el destino. El valor original del destino se mueve a la fuente. La instruccin cambia los indicadores de acuerdo al resultado de la suma.

5.3 BLOQUES QUE COMPONEN EL 80486 Este microprocesador es bsicamente un 80386 con el agregado de una unidad de punto flotante compatible con el 80387 y un cach de memoria de 8 KBytes. Por lo tanto los bloques que componen el 80486 son los siguientes: Unidad de ejecucin: Incluye los registros de uso general de 32 bits, la unidad lgico-matemtica y un barrel shifter de 64 bits. La unidad de ejecucin est mejorada con lo que se necesita un solo ciclo de reloj para las instrucciones ms frecuentes. Unidad de segmentacin: Incluye los registros de segmento, los cachs de informacin de descriptores y la lgica de proteccin. No tiene diferencias con respecto al 80386.Unidad de paginacin: Es la encargada de traducir las direcciones lineales (generadas por la unidad anterior) en direcciones fsicas. Incluye el buffer de conversin por bsqueda (TLB). Los ltimos modelos (DX4, algunos DX2) soportan pginas de 4MB aparte de las de 4KB del 80386.Unidad de cach: La evolucin de las memorias hizo que el tiempo de acceso de las mismas decrecieran lentamente, mientras que la velocidad de los microprocesadores aumentaba exponencialmente. Por lo tanto, el acceso a memoria representaba el cuello de botella. La idea del cach es tener una memoria relativamente pequea con la velocidad del microprocesador. La mayora del cdigo que se ejecuta lo hace dentro de ciclos, con lo que, si se tiene el ciclo completo dentro del cach, no sera necesario acceder a la memoria externa. Con los datos pasa algo similar: tambin ocurre un efecto de localidad. El cach se carga rpidamente mediante un proceso conocido como "rfaga", con el que se pueden transferir cuatro bytes por ciclo de reloj. Ms abajo se da informacin ms detallada de esta unidad. Interfaz con el bus: Incluye los manejadores del bus de direcciones (con salidas de A31-A2 y BE0# a BE3# (mediante esto ltimo cada byte del bus de datos se habilita por separado)), bus de datos de 32 bits y bus de control. Unidad de instrucciones: Incluye la unidad de prebsqueda que le pide los bytes de instrucciones al cach (ambos se comunican mediante un bus interno de 128 bits), una cola de instrucciones de 32 bytes, la unidad

de decodificacin, la unidad de control, y la ROM de control (que indica lo que deben hacer las instrucciones). Unidad de punto flotante: Incluye ocho registros de punto flotante de 80 bits y la lgica necesaria para realizar operaciones bsicas, raz cuadrada y trascendentes de punto flotante. Es tres o cuatro veces ms rpido que un 386DX y 387DX a la misma frecuencia de reloj. Esta unidad no est incluida en el modelo 486SX. 5.4 UNIDAD DE CACH Estos procesadores tienen un cach interno que almacena 8KB de instrucciones y datos excepto el DX4 y el Write-back enhanced DX4 que tienen 16KB de cach interno. El cach aumenta el rendimiento del sistema ya que las lecturas se realizan ms rpido desde el cach que desde la memoria externa. Esto tambin reduce el uso del bus externo por parte del procesador. ste es un cach de primer nivel (tambin llamado L1). El procesador 80486 puede usar un cach de segundo nivel (tambin llamado L2) fuera del chip para aumentar an ms el rendimiento general del sistema. Si bien la operacin de estos cachs internos y externos son transparentes a la ejecucin de los programas, el conocimiento de su funcionamiento puede servir para optimizar el software. El cach est disponible en todos los modos de funcionamiento del procesador: modo real, modo protegido y modo de manejo del sistema. 5.5 VERSIONES DEL 80486 80486 DX: En abril de 1989 la compaa Intel present su nuevo microprocesador: el 80486 DX, con 1.200.000 transistores a bordo, el doble de la velocidad del 80386 y 100% de compatibilidad con los microprocesadores anteriores. El consumo mximo del 486DX de 50 MHz es de 5 watt.80486 SX: En abril de 1991 introdujo el 80486 SX, un producto de menor costo que el anterior sin el coprocesador matemtico que posee el 80486 DX (bajando la cantidad de transistores a 1.185.000).80486 DX2: En marzo de 1992 apareci el 80486 DX2, que posee un duplicador de frecuencia interno, con lo que las distintas funciones en el interior del chip se ejecutan al doble de velocidad, manteniendo constante el tiempo de acceso a memoria. Esto permite casi duplicar el rendimiento del microprocesador, ya que la mayora de las instrucciones que deben acceder a memoria en realidad acceden al cach interno de 8 KBytes del chip.80486 SL: En el mismo ao apareci el 80486 SL con caractersticas especiales de ahorro de energa.80486 DX4: Siguiendo con la filosofa del DX2, en 1994 apareci el 80486 DX4, que triplica la frecuencia de reloj y aumenta el tamao del cach interno a 16 KBytes. El chip se empaqueta en el formato PGA (Pin Grid Array) de 168 pines en todas las versiones. En el caso del SX, tambin existe el formato PQFP (Plastic Quad Flat Pack) de 196 pines. Las frecuencias ms utilizadas en estos microprocesadores son: SX: 25 y 33 MHz, DX: 33 y 50 MHz, DX2: 25/50 MHz y 33/66 MHz y DX4: 25/75 y 33/100 MHz. En los dos ltimos modelos, la primera cifra indica la frecuencia del bus externo y la segunda la del bus interno. Para tener una idea de la velocidad, el 80486 DX2 de 66 MHz ejecuta 54 millones de instrucciones por segundo.

Cuestionario

1.Escribir al menos 2 caractersticas generales del microprocesador 80486. 80486 tienen un conjunto de instrucciones optimizado, Una unidad de coma flotante. Un cach unificado integrados en el propio circuito integrado del microprocesador.

2. Cuantos bytes tiene la cach dentro del microprocesador 80486? 8 Kbyte

3. Cual es el rango de voltaje DC que soporta cualquier pin con respecto a Tierra? 0,5V a (Vcc+0,5V).

4. De cuantos bits es el bus de este procesador? Es un bus de 32 bits

5. Describa las caractersticas del Microprocesador 486DX. Versin estndar del 486. Maneja registros de 32 bits Un bus interno de 32 bits. El 486DX incluye dentro del microchip, los circuitos especializados en las operaciones con punto flotante y una memoria cach de primer nivel. permite la incorporacin de mdulos adicionales de memoria cach de segundo nivel, (para acelerar la transmisin de informacin entre el microprocesador y la memoria RAM. Comercializa en cuatro versiones: de 20 Mhz, de 25 Mhz, de 33 Mhz y de 50 Mhz.