Informe Final IV

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS
2011-II
FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA ESCUELA ACADMICO PROFESIONAL DE INGENIERA ELECTRNICA
Curso: Laboratorio de Circuitos Digitales II Trabajo: Informe Final N4 Tema: Contadores Alumnos: Solis Miano, Julio Cesar Junior 09190084 Granda Collado, Manuel Gilberto 09190033 Adrianzen Manrique, Piero Eduardo 09190088 Huanca Honorio, Dennis Mark 09190035 Palomino Vera Pavel 05190170 Profesor: Ing. Oscar Casimiro Pariasca
2011
CIRCUITOS DIGITALES II
1

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS FACULTAD DE INGENIERIA ELECTRONICA LABORATORIO DE CIRCUITOS DIGITALES II I. LABORATORIO 4: CONTADORES Profesor: Ing. Oscar Casimiro Pariasca.
2011-II
II. OBJETIVO: 1. Disear circuitos secuenciales autnomos (contadores) utilizando CIs estndar. III. MATERIALES y EQUIPO: Protoboard, cables de conexin, mdulos EB-205, TM-01 CI TTL: 2 CI 74LS90 (contador de dcadas, de 0 a 9) 1 CI 74LS93 (contador de rizo, 4 bits) 1 CI 74LS161 (contador binario con carga en paralelo) 2 CI 74LS47 (decod BCD a 7 segmentos) 1 CI 74LS193 (contador ascendente-descendente) 1 CI 74LS154 (decodificador) 2 CI 74LS76 (flip-flop JK) 1 CI 74LS08 1 CI 74LS160 (contador sncrono 4 bits) 1 CI 74LS163 (contador sncrono 4 bits) 2 display de 7 segmentos LEDs (varios) Resistencias: - 14 x 120 OHM, Watt; 2 x 47 ohm Fuente C.C. +5 voltios; VOM; ORC; Generador de Pulsos.
IV. MARCO TERICO
Un contador digital es constituido exactamente en igual forma que un divisor de frecuencia. En efecto, el circuito divisor-por-diez es en el fondo un contador, porque cuenta hasta diez pulsos y da una salida; se repone y queda listo para repetir el procedimiento de nuevo. Si se colocan varios flip-flops tipo JK en cascada, que inicien en el binario CERO, un BURST de pulsos en serie, colocados en la entrada, dejar los flip-flops en estados tales que ellos indiquen en forma binaria la cantidad de pulsos que arribaron al terminal de entrada.
2
2011-II
Notemos de nuevo que cada etapa debe cambiar de estado solamente cuando la anterior pasa de lgica 1 a lgica 0. Cuando en electrnica se menciona la expresin BURST, que traducida significa "rfaga", "reventar", "porcin", se quiere dar a entender que esos pulsos se presentan como un tren definido, "como una cierta cantidad de vagones unidos entre s", iguales y mensurables en su cantidad. (En el estudio de televisin en color se encuentra con mucha frecuencia esta palabra BURST, y se refiere a los 8 o ms pulsos encargados de sincronizar los circuitos de crominancia, los cuales vienen a manera de "rfaga de metralleta" incluidos dentro de la onda portadora de TV). Los contadores digitales son un medio muy prctico para determinar FRECUENCIA, si la entrada del contador es "abierta" a una seal de frecuencia desconocida, durante un tiempo exactamente controlado (recordemos que "frecuencia" es la cantidad de ciclos que transcurren durante un segundo de tiempo). Los medios-ciclos (half-cycles) positivos de la frecuencia desconocida son contados, y su cantidad en el perodo de conteo permite establecer la frecuencia. Si el lado complementario del JK flip-flop es usado para manejar al que sigue, entonces el contador es conocido como un BACKWARD COUNTER (contador hacia atrs); esto es, el arranca en 1111 y cuenta sucesivamente hacia abajo, 1110, 1101, 1100, etc. Este tipo de contador es muy prctico cuando se quiere determinar la DIFERENCIA entre una frecuencia desconocida y una frecuencia asignada. El contador puede ser pre-cargado con la frecuencia de entrada. El residuo positivo o negativo, a la izquierda del contador es la diferencia. La
3
2011-II
figura 22 muestra un contador de 4 bits, implementado con cuatro flip-flops tipo T (Toggle), a partir de integrados JK, recordemos que en este caso no se tiene en cuenta las entradas J y K, por lo que se deben dejar "al aire", en lgica 1 (muchos integrados digitales estn internamente hechos para que sus entradas queden automticamente en nivel alto cuando son dejados "al aire" sus terminales).
Hay muchas clases distintas de flip-flops contadores en circuito integrado IC. El mdulo de un contador especifica la mxima cuenta que el alcanza antes de reciclar. Los contadores mdulo 10 son muy populares porque ellos reciclan despus de caer el dcimo pulso de entrada, y por lo tanto proveen una manera fcil de contar en decimal. Ellos son a menudo llamados CONTADORES DE DECADAS BCD (Binario Codificado a Decimal), y siempre tienen solamente cuatro terminales de salida (representan desde el 0000 hasta el 1001). Los contadores que estn diseados para aprovechar al mximo los cuatro bits del Word Nibble (medio byte) de salida, se llaman contadores HEXADECIMALES (representan desde el 0000 hasta el 1111). Los contadores pueden tener una variedad de controles de entrada. Un contador tpico, por ejemplo, se puede programar para que cuente hacia arriba o hacia abajo (Up/Down). Puede tambin tener entradas de control para regresar la cuenta a 0's, iniciar la cuenta en cualquier valor deseado, o para indicar los momentos en los cuales el contador debe trabajar. Estos ltimos terminales son los habilitadores, o entradas ENABLE. Debido a que los contadores almacenan la cuenta acumulada hasta que llegue el prximo pulso clock, ellos pueden ser considerados STORAGE REGISTERS. Los circuitos integrados TTL contadores ms comunes son: o o o o o o o o 7490A Dcadas, divisor por 12 y contador binario BCD hasta 10 (de 0 9). 7492A Dcadas, divisor por 12 y contador binario hasta 12 (de 0 11). 7493A Dcadas, divisor por 12 y contador binario hasta 16 (de 0 15). 74160A Contador sincrnico de 4 bits, completamente programable. 74190 Contador sincrnico Up/Down, BCD, programable (de 0 9). 74191 Contador binario de 4 bits, sincrnico, Up/Down. 74192 Contador sincrnico Up/Down BCD, programable (de 0 9). 74193 Contador sincrnico de 4 bits binarios, programable, Up/Down.
4

V. PROCEDIMIENTO EXPERIMENTAL: 1. Uso del CI 74LS90
2011-II
a) Realizar el diseo de un contador de 0 a 9 teniendo en cuenta slo las conexiones de la parte superior del esquema adjunto. Comprobar su correcto funcionamiento. Opcional: b) Duplicar el circuito anterior y comprobar nuevamente su funcionamiento. c) Enlazar convenientemente ambos montajes, segn el esquema indicado, para construir un contador de 0 a 99. d) Realizar las modificaciones necesarias para que el circuito anterior cuente de 0 a 59.
5

2. Uso del CI 74LS93 (Contador de 3 bits y 4 bits) (Fig. 3) -
2011-II
Conecte el CI 74lS93 para que trabaje como contador de 3 bits usando la entrada B y los FF QB, QC y QD. Verificar el funcionamiento conectando LEDs a las salidas. Ahora conecte el CI 74LS93 como un contador de 4 bits usando la entrada A y conectando la salida QA al Terminal de entrada B. Las entradas R1 y R2 deben estar a tierra, Los terminales 5 y 10 se conectan a la fuente de 5 V c.c. Los pulsos se aplican a la entrada 14 (A). La salida Q A corresponde al bit menos significativo. Verificar el funcionamiento del contador conectando LEDs a las salidas.
Contador binario. Conectar el CI 74LS93 como se muestra en la figura 4 . La cuenta llega al 15 binario y luego regresa a 0. Aplicando una seal de reloj de 1 KHZ, observar las salidas con el osciloscopio. Dibujar las formas de onda, considerando al menos 16 ciclos de reloj. Observe que la frecuencia de reloj en la salida del primer FF es la mitad que la frecuencia de entrada del reloj. Cada FF subsiguiente reduce a la mitad la frecuencia que recibe. El contador de 4 bits divide la frecuencia de entrada entre 16 en la salida QD Contador BCD Conectar el CI 74LS93 como contador BCD tal como se observa en la figura 5.
6
2011-II
La representacin BCD emplea los nmeros binarios del 0000 al 1001 para codificar los nmeros decimales del 0 al 9. Observar las formas de onda en las salidas con el osciloscopio, dibujar las formas de onda, considerando al menos 10 ciclos de reloj. Otros contadores: El CI 74LS93 puede conectarse de modo que cuente desde 0 hasta diversos conteos finales. Esto se hace conectando una o dos salidas a las entradas de CLEAR es decir a R1 y R2. Por ejemplo, si se conecta R1 a QA en vez de QD, el conteo ser de 0000 a 1000. Verificar experimentalmente. Verificar, asimismo, el conteo desde 0000 hasta: a) 1101 b) 0111 c) 1011 Conecte cada circuito y verifique la sucesin de conteo aplicando pulsos con el pulsador y observando el conteo de salida en los LEDs. Formas de onda en compuerta NAND: Conectar el circuito de la figura 6 y verificar las formas de onda a la salida de la compuerta NAND.
7

3. Uso del CI 74LS76 Contador de rizo
2011-II
Construya un contador de rizo de 4 bits usando el CI74LS76. Conecte a 1 lgico todas las entradas asincrnicas de PRESET y CLEAR. Conecte la entrada de pulso de conteo a un pulsador y verifique que el contador funcione correctamente. Modifique el contador de modo que cuente hacia abajo. Compruebe que cada pulso de entrada disminuye en 1 el contador.
Contador sincrnico Construya un contador sincrnico de 4 bits y verifique su funcionamiento. Use 2 CI74LS76 y un CI 74LS08. Contador decimal Disee un contador BCD sincrnico que cuente de 0000 a 1001. Use dos CI 74LS76 y un CI 74LS08. Verifique que la sucesin de conteo sea la correcta. Determine si el contador se reinicia automticamente. Esto se hace iniciando el circuito con cada uno de los seis estados no utilizados mediante las entradas de set y reset. Si el contador se reinicia automticamente, la aplicacin de pulsos deber transferir el contador a uno de los estados validos.
8

4. Uso del CI 74LS161 Contador binario con carga paralela
2011-II
El CI 74LS161 es un contador binario sincrnico de 4 bits con carga paralela y despeje asincrnico. Verificar el funcionamiento del CI 74LS161 de acuerdo a la tabla de funcin. (Fig. 8).
Muestre como puede hacerse que el CI 74161, junto con una compuerta NAND de dos entradas opere como contador BCD sincrnico que cuente de 0000 a 1001. No utilizar la entrada de reset. Utilice la compuerta NAND para detectar la cuenta 1001, lo que har que se carguen ceros en el contador.
9

5. Uso del CI 74LS193 Verificar el funcionamiento del CI 74LS193 (utilizar el mdulo EB-205). a) Comprobar la cuenta ascendente y descendente. b) Verificar la carga paralelo del contador. c) Modificar para que la cuenta sea de 0 a 8
2011-II
d) Cargar en paralelo el nmero 6, inmediatamente despus de identif icar el nmero 4. Proseguir la cuenta de 6 a 7. Resetear el contador en el octavo pulso, sin generar /CARRY. e) Verificar la utilidad de los decodificadores y del display. 6. Disear un sistema que para cada nueve pulsos de entrada de reloj exista en la salida un pulso. Solucin: Para esto el contador debe pasar por nueve estados, la salida se obtiene haciendo una AND con el reloj con un circuito que detecte los nueve estados. a) Usando un contador sincrnico con limpieza sincrnica 74163
10

b) Usando un contador con limpieza asincrnica (esttica) 74160
2011-II
VI. CUESTIONARIO FINAL 1. Analice y explique el funcionamiento de los circuitos de la parte experimental. 1) Uso del CI 74LS90 a) Realizar el diseo de un contador de 0 a 9 teniendo en cuenta slo las conexiones de la parte superior del esquema adjunto. Comprobar su correcto funcionamiento.
11
2011-II
Para que el CI 74LS90 funcione como contador MOD 10, al menos dos de los cuatro reset, deben estar a un nivel bajo, as que para asegurar el conteo, ponemos los cuatro terminales a tierra. Para obtener la mxima cuenta (dcada), la entrada B est conectado a la salida QA. Para una secuencia BCD. As se vern las salidas:
Luego, consecutivamente irn saliendo los dems nmeros:
Luego se repetir una y otra vez la secuencia de conteo, hasta que se manipulen los reset del componente. Opcional: b) Duplicar el circuito anterior y comprobar nuevamente su funcionamiento. El circuito ya fue comprobado. c) Enlazar convenientemente ambos montajes, segn el esquema indicado, para construir un contador de 0 a 99.
12
2011-II
El circuito mostrado viene a ser un contador de 0 a 99, es decir el mximo conteo que se puede representar con el 193. El funcionamiento del primer IC es el mismo que el caso anterior, una dcada completa, es decir de 0 a 9. Con el clock principal como seal de entrada. El segundo IC trabaja, en cambio, con la seal de salida del primero. Cuando el primer IC llega a su mxima cuenta, se activa el pulso de entrada para el segundo IC y comienza la cuenta. El periodo de las pulsaciones ser cada dcada, al final de cada cuenta del primer IC. Entonces esta cuenta representa a las decenas. Al Llegar a la mxima cuenta, 99, vuelve a comenzar el ciclo. Para el primer IC, el BI/RBO, est a un nivel alto, esto implica que el cero est incluido en la cuenta de las unidades. El 2do IC, tiene conectado su terminal BI/RBO a la salida del RBI del 1, y su terminal RBI a un nivel bajo; esto significa que se eliminan los ceros que no son significativos en la cuenta a la izquierda del nmero producido en la cuenta, es decir, cuando se comience a contar: 0, 1, 9; no aparecer un 0 a la izquierda de estos dgitos. Se elimina el 0 en la cuenta del 2 IC. Las seales de reset en la entrada estn todas a nivel bajo para asegurar el funcionamiento, pero R0(1) Y R0(2) estn conectadas a un switch lgico, que permite recomenzar el conteo manualmente donde se desee. As se observa el conteo:
13
2011-II
Cabe notar que para los primeros nmeros, el display de la izquierda, la salida del 2 IC, est apagado. d) Realizar las modificaciones necesarias para que el circuito anterior cuente de 0 a 59.
Para que el sistema cuente solamente de 0 a 59, es decir, en MOD 60, debemos conectar un circuito que tenga como respuesta un 1, despus de que se haya contado 59, a los terminales de reset, para que vuelva a empezar el conteo. Este circuito vendra a ser una compuerta AND, que como entradas tenga otros dos circuitos que produzcan unos, en los dgitos 0 y 6, para el 1 y 2 IC respectivamente, cuando en ambos, a la vez produzcan uno, el circuito volver a empezar el conteo.
14

El diseo del circuito sera el siguiente:
2011-II
Cabe sealar que todas las compuertas AND se podan reemplazar por una nica de 8 entradas, para este caso, que produzca el uno lgico, para la secuencia: 0110 0000, que es el 60, el estado que vuelve el conteo al principio. La cuenta slo se mostrar hasta el nmero 59, pues el 60 es el estado que produce el reinicio. 2) Uso del CI 74LS93 (Contador de 3 bits y 4 bits) - Conecte el CI 74lS93 para que trabaje como contador de 3 bits usando la entrada B y los FF QB, QC y QD. Verificar el funcionamiento conectando LEDs a las salidas.
En este modo el 93 funciona como contador de 3 bits, conectando el pulso de entrada al clock B, con salidas QB, QC y QD, de LSB a MSB, respectivamente.
15
2011-II
- Ahora conecte el CI 74LS93 como un contador de 4 bits usando la entrada A y conectando la salida Qa al terminal de entrada B. Las entradas R1 y R2 deben estar a tierra, Los terminales 5 y 10 se conectan a la fuente de 5 Vcc y a tierra respectivamente. Los pulsos se aplican a la entrada 14 (A). La salida Qa corresponde al bit menos significativo. Verificar el funcionamiento del contador conectando LEDs a las salidas.
Cuando se conecta el clock de entrada, al puerto A, y el clock B a la salida Qa, tenemos la configuracin para un contador MOD 16, el mximo conteo para el 93. Los terminales de reset se encuentran, para su operacin normal a nivel bajo, pero con un switch lgico para poder restablecer el conteo manualmente. La secuencia de conteo ser la siguiente:
Ntese que las letras A, BE, F; pertenecen a las codificaciones mayores que 9. Contador binario. Conectar el CI 74LS93 como se muestra en la figura 4. La cuenta llega al 15 binario y luego regresa a 0. Este paso fue explicado en su modo contador de 4 bits. Aplicando una seal de reloj de 1 KHZ, observar las salidas con el osciloscopio. Dibujar las formas de onda, considerando al menos 16 ciclos de reloj. Observe que la frecuencia de reloj en la salida del primer FF es la mitad que la frecuencia de entrada del reloj. Cada FF subsiguiente reduce
16

a la mitad la frecuencia que recibe. El contador de 4 bits divide la frecuencia de entrada entre 16 en la salida QD.
2011-II
Los periodos de las seales de salida, son en cada caso el doble que la anterior. Contador BCD Conectar el CI 74LS93 como contador BCD tal como se observa en la figura 5.
Para que el 93 funcione como un contador BCD, de 0 a 9, debemos resetear el dispositivo despus de su dcimo estado, es decir cuando aparezca el nmero 10 en las salidas: la codificacin 1010. Como observamos, las salidas QD y QB, se encuentran en alto, en este estado, as, conectamos estos terminales a los controles de reset, para recomenzar el conteo, despus de 9. Otra forma de configuracin sera la siguiente, pero es menos prctica, pues utiliza un conector AND, para realizar el reseteo:
17
2011-II
La representacin BCD emplea los nmeros binarios del 0000 al 1001 para codificar los nmeros decimales del 0 al 9. Observar las formas de onda en las salidas con el osciloscopio, dibujar las formas de onda, considerando al menos 10 ciclos de reloj.
Otros contadores: El CI 74LS93 puede conectarse de modo que cuente desde 0 hasta diversos conteos finales Esto se hace conectando una o dos salidas a las entradas de CLEAR es decir a R1 y R2.Por ejemplo, si se conecta R1 a Qa en vez de Qb, el conteo ser de 0000 a 1000. Verificar experimentalmente.
18
2011-II
En efecto, si cambiamos Qa a la entrada de R1, el estado que genera una secuencia de reseteo sera: 1001, que es el 9; entonces se podr apreciar el conteo hasta el 8. Cabe sealar que para estos casos, la secuencia siguiente de conteo slo posee dos unos en su codificacin, para estados cuya codificacin siguiente poseen ms de dos unos, es necesario implementar un circuito con puertas AND, que genere un estado alto, para resetear al circuito. Verificar, asimismo, el conteo desde 0000 hasta: a) 1101 El estado siguiente es: 1110, el diseo ser:
b) 0111 El estado siguiente ser: 1000, el diseo del circuito ser:
En este caso no es necesario el uso de otras compuertas, pues el estado de reseteo:1000, slo posee un uno, en el terminal Qd, el cual se conectar a ambos terminales de reset. c) 1011 El estado siguiente es:1100; entonces el diseo ser:
19
2011-II
Conecte cada circuito y verifique la sucesin de conteo aplicando pulsos con el pulsador y observando el conteo de salida en los LEDs. Cada una de las salidas las podemos apreciar en los displays correspondientes. Formas de onda en compuerta NAND Conectar el circuito de la figura 6 y verificar las formas de onda a la salida de la compuerta NAND.
3) Uso del CI 74LS76 Contador de rizo Construya un contador de rizo de 4 bits usando el CI74LS76. Conecte a 1 lgico todas las entradas asincrnicas de Preset y Clear. Conecte la entrada de pulso de conteo a un pulsador y verifique que el contador funcione correctamente. Modifique el contador de modo que cuente hacia abajo. Compruebe que cada pulso de entrada disminuye en 1 el contador. Este es el diseo para un contador de 4 bits, usando FF JK, Las salidas son Q, QB, QC, QD; con QD como el MSB.
Contador sincrnico Construya un contador sincrnico de 4 bits y verifique su funcionamiento. Use 2 CI74LS76 y un CI 74LS08.
20
2011-II
Para construir un contador a base de FF-JK, debemos desarrollar una tabla con los estados que queremos obtener y luego obtener sus ecuaciones de salida a partir de los mapas de Karnaugh. Estado 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 QD 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 QC 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 QB 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 QA 0 1 0 1 0 0 1 0 1 0 1 0 1 0 1 0 JD 0 0 0 0 0 0 0 1 X X X X X X X X KD JC KC JB X 0 X 0 X 0 X 1 X 0 X X X 1 X X X X 0 0 X X 0 1 X X 0 X X X 1 X 0 0 X 0 0 0 X 1 0 0 X X 0 1 X X 0 X 0 0 0 X 0 1 0 X 0 X 1 X 1 X KB X X 0 1 X X 0 1 X X 0 1 X X 0 1 JA 1 X 1 X 1 X 1 X 1 X 1 X 1 X 1 X KA Qn Qn+1 J X 0 0 0 1 0 1 1 X 1 0 X 1 1 1 X X 1 X 1 X 1 X 1 X 1 X 1 K X X 1 0
QB QA Q DQ C 00 01 10 11
00 0 0 X X
01 0 0 X X
10 0 1 X X
11 0 0 X X
QB QA Q DQ C 00 01 10 11
00 X X 0 0
01 X X 0 0
10 X X 1 0
11 X X 0 0
JD=QC.QB.QA
KD=QC.QB.QA
QB QA Q DQ C 00 01 10 11
00 0 X X 0
01 0 X X 0
10 1 X X 1
11 0 X X 0
QB QA Q DQ C 00 01 10 11
00 X 0 0 X
01 X 0 0 X
10 X 1 1 X
11 X 0 0 X
JC=QB.QA
KC=QB.QA
21

QB QA Q DQ C 00 01 10 11 QB QA Q DQ C 00 01 10 11
2011-II
11 0 0 0 0
00 0 0 0 0
01 1 1 1 1
10 X X X X
11 X X X X
00 X X X X
01 X X X X
10 1 1 1 1
JB=QA QB QA Q DQ C 00 01 10 11 QB QA Q DQ C 00 01 10 11
KB=QA
00 1 1 1 1 JA=1
01 X X X X
10 1 1 1 1
11 X X X X
00 X X X X
01 1 1 1 1
10 X X X X
11 1 1 1 1
KA=1
Entonces el diseo del circuito ser el siguiente:
Con las salidas QA, QB, QC, QD; con QD como el MSB. Contador decimal Disee un contador BCD sincrnico que cuente de 0000 a 1001. Use dos CI 74LS76 y un CI 74LS08. Verifique que la sucesin de conteo sea la correcta. Determine si el contador se reinicia automticamente. Esto se hace iniciando el circuito con cada uno de los seis estados no utilizados mediante las entradas de set y reset. Si el contador se reinicia
22

automticamente, la aplicacin de pulsos deber transferir el contador a uno de los estados validos. 4) Uso del 74LS161 Contador binario con carga paralela
2011-II
El CI 74LS161 es un contador binario sincrnico de 4 bits con carga paralela y despeje asincrnico. Verificar el funcionamiento del CI 74LS161 de acuerdo a la tabla de funcin. (Fig. 8). El circuito funciona correctamente. Muestre como puede hacerse que el CI 74161, junto con una compuerta NAND de dos entradas opere como contador BCD sincrnico que cuente de 0000 a 1001. No utilizar la entrada de reset. Utilice la compuerta NAND para detectar la cuenta 1001, lo que har que se carguen ceros en el contador. Utilizamos la puerta NAND en las salidas Q1 y Q3, ya que cuando la salida pase de 1001(9) a 0101(10) la salida del NAND pasara al estado bajo activando la entrada CLEAR del 74LS161 volviendo a cero todas las salidas.
VCC 5V J2 1 VCC 0 Key = Space

3 4 5 6 13 7 10 9 1 2 A B C D ENP ENT ~LOAD ~CLR CLK
U2A 74LS00N LED1 U1

QA QB QC QD RCO 14 13 12 11 15
R1 120 10 R6 5
8 LED6 0
11
LED7 120 R7 6 120 12 R8 120 7 LED8
74LS161N
23

5) Uso del 74LS193 - Verificar el funcionamiento del CI 74LS193 (utilizar el mdulo EB-205). a) Comprobar la cuenta ascendente y descendente.
2011-II
VCC 5V LED1 J2 R1 120 Key = Space U1 17

15 1 10 9 11 14 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12
8 LED6 5 0
R6
10 11 12
LED7 120 R7 6 120 R8 120 14 15 LED2 R2 16 LED3 120 R3 13 120 7 LED8
VCC
5 4
74LS193N
Observamos que para el estado mximo (1111) la salida CARRY OUT pasa a nivel bajo.
VCC 5V LED1 J2 R1 120 Key = Space VCC 1
15 1 10 9 11 14 5 4 A B C D ~LOAD CLR UP DOWN
8 LED6 5 0
9 U1
QA QB QC QD ~BO ~CO 3 2 6 7 13 12
R6
10 11 12
LED7 120 R7 6 120 R8 120 14 15 LED2 R2 16 LED3 120 R3 2 120 7 LED8
74LS193N
Observamos que para el estado mnimo (0000) la salida BORROW OUT pasa a nivel bajo.
24

b) Verificar la carga paralelo del contador.
2011-II
VCC 5V LED1 J2 R1 120 Key = Space J1 VCC 0 U1 13 4 3 1

15 1 10 9 11 14 5 4 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12
8 LED6 5 0
R6
10 11 12
LED7 120 R7 6 120 R8 120 7 LED8
74LS193N
Observamos que la salida es igual a la entrada en cada pulso de Clock. c) Modificar para que la cuenta sea de 0 a 8 Si queremos que la cuenta sea de 0 a 8 entonces debemos implementar un circuito combinacional para que cuando la salida sea 1001 (9) se active la entrada CLEAR.
25
2011-II
d) Cargar en paralelo el nmero 6, inmediatamente despus de identificar el nmero 4. Proseguir la cuenta de 6 a 7. Resetear el contador en el octavo pulso, sin generar /CARRY. Implementamos un circuito combinacional para que cuando la salida sea 0101 (5) se active la entrada LOAD y cargue el numero 6 escrito en las entradas, y cuando la salida sea 1000 (8) se active la entrada CLEAR y se reinicie el contador.
U11A 14 U4A 13 5V 74LS08N 6 2 U13A 74LS04N VCC 7 XFG1 1 0

15 1 10 9 11 14 5 4 A B C D ~LOAD CLR UP DOWN
12 U10A 74LS15D
U3
VCC
74LS08N U2A 74LS15D
DCD_HEX 10 9 11 U7A U8A U9A 74LS04N 74LS04N 74LS04N
U1
QA QB QC QD ~BO ~CO 3 2 6 7 13 12
U6A U5A 74LS04N 74LS04N 3 4 16
74LS193N
e) Verificar la utilidad de los decodificadores y del display. La utilidad de estos componentes ya ha sido demostrada a lo largo del desarrollo del presente informe.
U1
7 1 2 6 3 5 4 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14
CK
U2
A B C D E F G
74LS47N
26
2011-II
6) Disear un sistema que para cada nueve pulsos de entrada de reloj exista en la salida un pulso. Solucin: Para esto el contador debe pasar por nueve estados, la salida se obtiene haciendo una AND con el reloj con un circuito que detecte los nueve estados.
VCC 5V
U1
3 4 5 6 7 VCC 10 A B C D ENP ENT ~LOAD ~CLR CLK QA QB QC QD RCO 14 13 12 11 15
U2A 5 74LS08N R8 120 4 LED8 0
U3A 3 74LS04N
9 1 2
74LS163N XFG1
Para este circuito cada 9 pulsos la salida permanece en el nivel bajo durante otro nueve pulsos debido a la conexin de la salida QD hacia el CLEAR. 2. Los contadores tienen su cuenta mxima definida por el nmero de FF que tienen. Qu sucede cuando se desea llegar a una cuenta menor a sta? Cmo se implementaran los circuitos? Muestre ejemplos especficos de contadores de mdulo-n. Para llegar a una cuenta mxima inferior a la definida por el contador hay que utilizar un circuito combinacional que active la entrada de CLEAR en el valor requerido. Si queremos implementar un circuito de modulo n el circuito contara hasta n-1 de la siguiente manera. 0, 1, 2, 3,, n-1. Entonces cuando pase a n se debe activar la entrada CLEAR. Ejemplo: Implementamos un contador de modulo 6 con 74LS160 (CLEAR se activa en bajo):
27

Clock 0 1 2 3 4 5 6 QD 0 0 0 0 0 0 0 QC 0 0 0 0 1 1 1 QB 0 0 1 1 0 0 1 QA 0 1 0 1 0 1 0 CLEAR 1 1 1 1 1 1 0
2011-II
3. Qu operacin se efecta en el contador ascendente-descendente de la prctica cuando ambas entradas, arriba y abajo, estn habilitadas? Qu modificacin podra hacerse de modo que cuando ambas entradas sean 1, el contador no cambie de estado, sino que permanezca en la misma cuenta? Al habilita ambas entradas la salida ser permanentemente 1111.
VCC 5V U1 0 VCC
LED1 7 9 8 1 120 LED2 R2 2 120 LED3 5 R3 3 120 R4 120 LED4 4 0 R1 0
74LS193N
28
2011-II
Para que permanezca en el mismo estado podemos activar la entrada de carga LOAD colocando el PIN a tierra y el valor que se desea en las entradas A, B, C y D de la siguiente manera:
VCC 5V U1 VCC
LED1 7 9 8 1 120 LED2 R2 2 120 LED3 5 R3 3 120 R4 120 LED4 4 0 R1 0
74LS193N
4. Disear un contador binario sincrnico de 4 bits con flip flops tipo D. Estado 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Q4 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Q3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 Q2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Q1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 D4 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 D3 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 D2 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 D1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0
Hallando las ecuaciones para cada entrada de los flip flops tipo D, en funcin a las salidas, usamos el mapa de Karnaugh y llegamos a las siguientes ecuaciones: D4 = Q4.Q3.Q2.Q1 + Q4.Q3 + Q4.Q2 + Q4.Q1 D3 = Q3.Q2*Q1 + Q3.Q2 + Q3.Q1 D2 = Q2.Q1 + Q2.Q1 D1 = Q1
29

Reduciendo las ecuaciones: D4 = Q4 (Q3.Q2.Q1) D3 = Q3 (Q2.Q1) D2 = Q2 Q1 D1 = Q1 Implementando el circuito:
2011-II
5. Disear con flip flops tipo T un contador que pase por la siguiente sucesin binaria repetida: 0-1-3-7-6-4-... Demuestre que si los estados binarios 010 y 101 se consideran condiciones de indiferencia, el contador podra no funcionar correctamente. Encuentre una forma de corregir el diseo. Para esto utilizaremos un diagrama de estados:
30
2011-II
y A B C D E F G H y3y2 y1 000 001 010 011 100 101 110 111
Y3Y2Y1 B D F H A C E G Y3Y2Y1 001 011 101 111 000 010 100 110
S 000 001 010 011 100 101 110 111 S 000 001 010 011 100 101 110 111
Hallando los circuitos combinacionales para los Flip Flop tipo JK: Salida:
Flip Flop 3 (T2): 0 00 01 11 10 0 1 0 1 1 0 1 0 1
Flip Flop 2 (T2): 0 00 01 11 10 0 1 1 0 1 1 0 0 1
Flip Flop 1 (T1): 0 00 01 11 10 1 1 0 0
1 0 0 1 1
Para evitar caer en el LOOP (010, 101), colocamos una resitencia pull up y un pulsador conectado a todas las entradas CLEAR de los flip flops que reiniciara el contador.
31
2011-II
6. Disear un sistema usando el shift register 74164 para producir una salida 1 cuando las ltimas seis entradas han sido 1 y de lo contrario ser cero. Clock Entrada QA QB QC QD QE QF QG QH 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 2 1 1 1 0 0 0 0 0 0 3 1 1 1 1 0 0 0 0 0 4 1 1 1 1 1 0 0 0 0 5 1 1 1 1 1 1 0 0 0 6 1 1 1 1 1 1 1 0 0 S 0 0 0 0 0 0 1
32
2011-II
7. Disea un sistema, usando un contador 74161 que produzca un 1 en la salida cuando la entrada ha sido 1 al menos 12 pulsos consecutivos. Se pide que se implemente un circuito en el que se obtenga una seal de salida de 1 para ciertos estados del contador, representando grficamente lo que se pide:
Para implementar un circuito que nos d una seal de salida como la que se pide se sigue el siguiente el anlisis de bloques:
Ahora como esta salida S depende de las seales de salida del contador, entonces se puede hallar la seal S haciendo un anlisis de estados: Estado 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 QD 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 QC 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 QB 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 QA 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0
33

QA QB QD 0 0 1 1 QC 0 1 1 0 0 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 1 1 0 1
2011-II
S = QD*QB + QC*QB + QB*QA + QD*QC Ahora implementando el circuito nos queda de la siguiente manera:
8. Conclusiones
Un contador digital es constituido exactamente en igual forma que un divisor de frecuencia. el circuito divisor-por-diez es en el fondo un contador, porque cuenta hasta diez pulsos y da una salida; se repone y queda listo para repetir el procedimiento de nuevo. Los contadores digitales son un medio muy prctico para determinar FRECUENCIA, si la entrada del contador es "abierta" a una seal de frecuencia desconocida, durante un tiempo exactamente controlado (recordemos que "frecuencia" es la cantidad de ciclos que transcurren durante un segundo de tiempo). Los contadores pueden tener una variedad de controles de entrada. Un contador tpico, por ejemplo, se puede programar para que cuente hacia arriba o hacia abajo (Up/Down). Puede tambin tener entradas de control para regresar la cuenta a 0's, iniciar la cuenta en cualquier valor deseado, o para indicar los momentos en los cuales el contador debe trabajar. la salida de los contadores pueden ser mejor apreciadas utilizando los decodificadores y los Displays.
34

VII. BIBLIOGRAFIA Sistemas Digitales Principios y Aplicaciones - Ronald J. Tocci http://www.electronica-basica.com/7490.html http://ladelec.com/teoria/electronica-digital/204-circuitos-integradoscontadores-ttl-y-cmos http://wsdetcp.upct.es/Personal/JZapata/labelec06.pdf
2011-II
http://meteo.ieec.uned.es/www_Usumeteog/comp_sec_contadores_sincronos .html http://ladelec.com/teoria/electronica-digital/205-division-de-frecuencia-el-relojdigital
35

Informe Final IV

Încărcat de

Informații document

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Informe Final IV

Încărcat de

Drepturi de autor:

Formate disponibile

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA ESCUELA ACADMICO PROFESIONAL DE INGENIERA ELECTRNICA

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

Luego, consecutivamente irn saliendo los dems nmeros:

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

b) 0111 El estado siguiente ser: 1000, el diseo del circuito ser:

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

Entonces el diseo del circuito ser el siguiente:

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

VCC 5V J2 1 VCC 0 Key = Space

U2A 74LS00N LED1 U1

LED7 120 R7 6 120 12 R8 120 7 LED8

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

VCC 5V LED1 J2 R1 120 Key = Space U1 17

LED7 120 R7 6 120 R8 120 14 15 LED2 R2 16 LED3 120 R3 13 120 7 LED8

LED7 120 R7 6 120 R8 120 14 15 LED2 R2 16 LED3 120 R3 2 120 7 LED8

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

VCC 5V LED1 J2 R1 120 Key = Space J1 VCC 0 U1 13 4 3 1

LED7 120 R7 6 120 R8 120 7 LED8

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

U11A 14 U4A 13 5V 74LS08N 6 2 U13A 74LS04N VCC 7 XFG1 1 0

74LS08N U2A 74LS15D

DCD_HEX 10 9 11 U7A U8A U9A 74LS04N 74LS04N 74LS04N

U6A U5A 74LS04N 74LS04N 3 4 16

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

U2A 5 74LS08N R8 120 4 LED8 0

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

LED1 7 9 8 1 120 LED2 R2 2 120 LED3 5 R3 3 120 R4 120 LED4 4 0 R1 0

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

LED1 7 9 8 1 120 LED2 R2 2 120 LED3 5 R3 3 120 R4 120 LED4 4 0 R1 0

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

y A B C D E F G H y3y2 y1 000 001 010 011 100 101 110 111

Flip Flop 3 (T2): 0 00 01 11 10 0 1 0 1 1 0 1 0 1

Flip Flop 2 (T2): 0 00 01 11 10 0 1 1 0 1 1 0 0 1

Flip Flop 1 (T1): 0 00 01 11 10 1 1 0 0

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

UNIVERSIDAD NACIOANL MAYOR DE SAN MARCOS

http://meteo.ieec.uned.es/www_Usumeteog/comp_sec_contadores_sincronos .html http://ladelec.com/teoria/electronica-digital/205-division-de-frecuencia-el-relojdigital

S-ar putea să vă placă și