Lucrarea 5 CODIFICATORUL Scopul lucrrii: studierea metodelor de sintez a circuitelor combinaionale codificatoare; acumularea deprinderilor de elaborare, asamblare i cercetare

experimental a schemelor combinaionale codificatoare. 5.1. Definirea circuitului combinaional codificator Circuitul combinaional codificator (codificatorul) se noteaz cu abrevierea CD i reprezint un dispozitiv n care pentru fiecare intrare activ (este aplicat 1) la ieiri se formeaz un cod binar. Astfel, dac n CD o singur intrare xi , din mulimea de n intrri (x1 x2 ... xi ... xn ), este activ (xi=1), atunci se poate spune c CD transform codul unar (00...010...0) de la intrare ntru-n cod binar pe n ieiri ( y1 y2 yi ym ). Evident, pentru a atribui fiecrei intrri active un cod binar la ieiri, este necesar ca valoarea numrului de ieiri m s corespund urmtoarei expresii: m log 2 n. CD poate fi descris cu ajutorul tabelului de adevr. Prezentm un exemplu de tabel de adevr (tabelul 5.1 ) pentru n=8. Tabelul 5.1 Tabelul de adevr al codificatorului
x1 x2 x3 x4 x5 x6 x7 x8 y1 y2 y3

10 01 00 00 00 00 00 00

00 00 10 01 00 00 00 00

0000 0000 0000 0000 1000 0100 0010 0001

000 001 010 011 100 101 110 111

5.2. Sinteza circuitului codificator Pentru a efectua sinteza circuitului codificator, conform metodei cunoscute, din tabelul de adevr ( tabelul 5.1 ) obinem expresiile logice pentru y 1 , y 2 i y n forma normal disjunctiv desvrit ( FNDD ). Expresiile obinute se minimizeaz i n baza lor se elaboreaz schema principial. Evident, pentru un numr substanial de intrri, se va obine o schem de dimensiuni destul de mari. n practic expresiile pentru ieiri se obin, avnd n vedere c la intrri se aplic un cod unar ( o singur intrare este activ, x =1). Astfel, expresia pentru orice ieire prezint o disjuncie, care conine toate variabilele (intrrile ) pentru care ieirea obine valoarea 1. Din tabelul 5.1 obinem :
3

y1= x5 x6 x7 x8 , y2 = x3 x4 x7 x8 , y3 = x2 x4 x6 x8 .

Acestor expresii corespunde urmtoarea schem: a)

x1 x2 x3 x4 x5 x6 x7 x8
1

b)
x1 . CD x2 y1 x3 y2 1 y2 x4 y3 x5 y3 1 Fig. 5.1. Codificatorul: a) schema de principiu; x b) notarea grafic 6 x7 x8 y1

Schema elaborat a codificatorului funcioneaz conform tabelului de adevr 5.1 cu condiia c, pe intrri se aplic un cod unar (este activ numai o singur tast ), cum este prevzut n tabel. n practic, majoritatea schemelor CD se elaboreaz cu o ieire suplimentar pe care se formeaz 1, cnd este activ o intrare oricare. n astfel de scheme se conine suplimentar un element SAU (ori mai multe) i cu acest element se leag toate intrrile CD. Astfel, aceast ieire indic momentele cnd CD este activ i este util la elaborarea diverselor scheme CD cu un numr mare de intrri, n baza acestor CD elementare cu intrarea E.
4

5.3. Sarcina 1. Studiai paragrafele 5.1, 5.2. 2. Efectuai sinteza CD cu 4 intrri i cu o ieire suplimentar, care indic prezena unei intrri active (xi=1). 3. Asamblai scema obinut i cercetai funcionarea ei. n baza datelor experimentale, ndeplinii tabelul de adevr. 4. Elaborai schema CD cu 8 intrri n baza CD elaborat n punctul 2, utiliznd elemente SAU suplimentare. ndeplinii punctul 3. 5. Elaborai schema CD conform variantei personale din tabelul de variante (tabelul 5.2). ndeplinii p.3. 5.4. Coninutul drii de seam 1. Procedura de sintez pentru punctul 2 (tabelul de adevr, expresiile logice, schema). 2. Schemele elaborate n corespundere cu punctele 4 i 5. 3. Tabelele de adevr experimentale. 4. Concluzii.

Tabelul 5.2 Tabelul de variante Nr. Codurile hexazecimale a intrrilor variant. codificatorului: a, b, c, d
5

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

a 01 02 03 04 05 06 07 08 09 0A 0B 0C 0D 0E 0F 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F

b 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 01 02 03 04 05 06 07 08 09 0A 0B 0C 0D 0E 0F 10 11 12

c 0A 0B 0C 0D 0E 0F 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 01 02 03 04 05 06 07 08 09

d 1F 1E 1D 1C 1B 1A 0A 0B 01 02 03 04 05 06 07 0C 0D 0E 0F 08 09 10 11 12 13 14 15 16 17 18 19

Lucrare 6 DECODIFICATORUL

Scopul lucrrii: studierea metodelor de sintez a circuitelor combinaionale decodificatoare; acumularea deprinderilor de elaborare, asamblare i cercetare experimental a circuitelor combinaionale decodificatoare. 6.1. Definirea circuitului combinaional decodificator Circuitul combinaional decodificator ( decodificatorul ) se noteaz cu abrevierea DCD i prezint un dispozitiv, care transform codul binar, aplicat pe intrri, ntru-n cod unar la ieiri ( se activeaz o singur ieire ). Funcionarea DCD, ca i n cazul CD, poate fi descris cu ajutorul tabelului de adevr. Observm, c dac numrul de intrri a decodificatorului este n, apoi numrul de ieiri m trebuie s fie egal cu 2n . Prezentm un exemplu de tabel de adevr pentru n=2 . Tabelul 6.1 Tabelul de adevr DCD
x1 x2 y1 y2 y3 y4

00 01 10 11

10 01 00 00

0 0 1 0

0 0 0 1

6.2. Sinteza circuitului decodificator Din tabelul 6.1. obinem urmtoarele expresii pentru ieiri:
y1 = x1 x 2 , y2 = x1 x 2 , y3 = x1 x 2 , y4 = x1 x 2 .

x 1 acestor x 1 expresii se obine urmtorul circuit combinaional Conform y decodificator: &

1 2 1

&

y2 y3 y4
7 DCD

&

&

x1 x2 E

y1 y2 y3 y4

Fig. 6.1. Decodificatorul: a) schema de principiu; b) notarea grafic cu intrarea de comand E n scehma obinut (fig. 6.1) se poate de ntrodus o intrare E, comun pentru toate elementele logice I. n acest caz, pentru E=1 se permite funcionarea obinuit a DCD, iar pentru E=0 toate ieirile se stabilesc n 0 (se interzice funcionarea). 6.3. Sarcina 1. Studiai paragrafele 6.1 i 6.2. 2. Efectuai sinteza DCD cu dou intrri informaionale i o intrare de comand E, 3. Asamblai schema obinut n p.2. i cercetai funcionarea ei. n baza datelor experimentale alctuii tabelul de adevr. 4. Elaborai schema DCD cu 4 intrri n baza DCD cu 2 intrri,elaborat n p.2. ndeplinii p.3. 5. Elaborai schema DCD pentru varianta personal din tabelul de variante ( tabelul 5.2, lucrarea 5 ). 5.6. Coninutul drii de seam 1. Procedura de sintez pentru punctul 2 (tabelul de adevr, expresiile logice, schema). 2. Schemele elaborate n corespundere cu punctele 2, 4,5. 3. Tabelele de adevr experimentale. 4. Concluzii. Lucrarea 7 MULTIPLEXORUL

Scopul lucrrii : studierea metodelor de sintez a circuitelor combinaionale de comutare de tip multiplexor (MUX); acumularea deprinderilor de elaborare i asamblare a diverselor scheme pentru comutarea semnalelor logice; cercetarea experimental a proceselor de comutare. 7.1. Definirea circuitului combinaional de comutare MUX Multiplexorul prezint un circuit combinaional, care efectuiaz comutarea comandat a unei intrri (linie informaional de intrare) din mulimea de intrri n la o ieire (linie informaional de ieire). Modelul mecanic al multiplexorului este urmtorul: x x x x

Fig.7.1. Modelul mecanic al multiplexorului Evident, pentru a organiza comutarea comandat, MUX trebuie s conin intrri de comand. Codul aplicat pe aceste intrri selecteaz intrarea informaional concret, care se conecteaz la ieire. Numrul k de intrri de comand se calculeaz din relaia cunoscut: k log n . Menionm c, prin MUX pot fi transferate numai semnale logice. Funcionarea MUX poate fi descris prin intermediul tabelului de adevr. Prezentm un tabel de adevr, care descrie funcionarea unui MUX cu 4 intrri.
2

Tabelul 7.1 Tabelul de adevr al MUX cu 4 intrri

9

v1 0 0 1 1

v2 0 1 0 1

y x1 x2 x3 x4

n acest tabel simbolurile prezint urmtoarele: v1 , v2 - intrrile de comand; x1 x4 intrrile informaionale, care se comuteaz la ieire; y - ieirea. 7.2. Sinteza circuitului de comutare MUX Din tabelul 7.1 se poate de obinut urmtoarea expresie logic, care de asemenea, precum i tabelul de adevr, descrie funcionarea multiplexorului cu 4 intrri : y =v v x v v x v v x v v x . Conform acestei expresii alctuim urmtoarea schem combinaional a multiplexorului cu 4 intrri: a) b)
1 2 1 1 2 2 1 2 3 1 2 4

x1 MUX x2 y x3 x v4
v2
1

Fig. 7.2. Multiplexorul: a) schema de principiu; b) notarea grafic n mod analog poate fi efectuat sinteza schemei MUX pentru orice numr de intrri. n practica de elaborare a schemelor digitale, MUX cu numrul necesar de intrri, se poate de obinut n baza mai multor MUX cu un numr mai mic de intrri.
10

De exemplu, n baza MUX cu 4 intrri elaborat (fig. 7.1) se poate de obinut un MUX cu 16 intrri, utiliznd 5 multiplexoare cu 4 intrri. Pentru aceasta, fiecare ieire de la patru MUX, se leag cu cte o intrare de la al cincilea MUX. Intrrile de comand pentru primele 4 MUX se vor lega n paralel, obinnd astfel 2 intrri de comand comune, prin care se selecteaz cte o aceiai intrare n fiecare din cele 4 MUX. n al cincilea MUX, prin cele 2 intrri de comand, se selecteaz un MUX (o ieire ) din cele patru, care se comuteaz la ieire. Conform acestui principiu pot fi elaborate multiplexoare cu orice numr necesar de intrri, n baza unor MUX cu un numr mai mic de intrri. 7.3. Sarcina 1. Studiai paragrafele 7.1 i 7.2. 2. Efectuai sinteza MUX cu 4 intrri i MUX cu 8 intrri. 3. Asamblai schema MUX cu 4 intrri i cercetai funcionarea ei. ndeplinii tabelul de adevr experimental. 4. Elaborai schema MUX cu 8 intrri, utiliznd 3 scheme MUX cu 4 intrri elaborate anterior. ndeplinii p.3. 5. Aplicai un cod binar pe cele 8 intrri a multiplexorului elaborat n p.4.Transferai consecutiv informaia de pe intrri la ieire, n ordinea prevzut de varianta personal din tabelul 7.2. 7.4. Coninutul drii de seam 1. Procedura de sintez pentru punctul 2. 2. Schemele elaborate n corespundere cu punctele 2 i 4. 3. Tabelele de adevr experimentale. 4.Tabelul codurilor de comand pentru transferul consecutiv a informaiei de pe intrri, n corespundere cu p.5. 5. Concluzii. Tabelul 7.2 Tabelul de variante Nr. Consecutivitatea
11

de

variantei 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

comutare a intrrilor 87125634 56217843 56438721 65437812 65348721 67345812 12348657 21347586 12435786 21437568 43215768 43126875 34126857 34218675 65781234 65872134 5 6 8 71 2 4 3 78562143 87564321 78654312 87653412 58673421 12346578 21346587 12435687 21437856 43218756 43127865 34128765 34215867 78126534 87216543 Lucrarea 8

DEMULTIPLEXORUL

12

Scopul lucrrii : studierea metodelor de sintez a circuitelor combinaionale de comutare de tip demultiplexor (DMX); acumularea deprinderilor de elaborare i asamblare a diverselor scheme pentru comutarea semnalelor logice; cercetarea experimental a proceselor de comutare. 8.1. Definirea circuitului combinaional de comutare DMX Demultiplexorul (DMX) funcioneaz n baza aceluiai principiu de comutare, ca i multiplexorul. DMX se deosebete de MUX prin aceia, c se efectuiaz comutarea comandat a unei singure intrri informaionale la o ieire din mulimea dat de ieiri m. Modelul mecanic al demultiplexorului poate fi prezentat astfel: y y y y
1

Fig.8.1. Modelul mecanic al demultiplexorului Funcionarea DMX, de asemenea ca i MUX, poate fi descris prin intermediul tabelului de adevr. Mai jos este prezentat tabelul de adevr pentru DMX cu 4 ieiri (m=4). Numrul intrrilor de comand k se calculeaz cu ajutorul relaiei cunoscute: k log m log 4 = 2 .
2 2

Tabelul 8.1 Tabelul de adevr DMX v1 0 0 1 1 unde: v2 0 1 0 1

y1 y 2 y3 y 4

x000 0x00 00x0 000x

v1 , v2 - intrri de comand; x intrarea informaional care se comuteaz la ieiri; y y - ieiri.

1 4

8.2. Sinteza circuitului de comutare DMX

13

Din tabelul 8.1 pentru ieiri putem scrie urmtoarele expresii logice:
y1 =v1 v 2 x , y 2 = v1v 2 x, y 3 = v1 v 2 x , y 4 = v1v 2 x.

Conform acestor expresii alctuim circuitul combinaional de comutare DMX (fig.8.2). a) b)

DMX

v1 v2

y1 y2 y3 y4

Fig.8.2. Demultiplexorul: a) schema de principiu; b) notarea grafic n mod analog poate fi efectuat sinteza schemei DMX pentru orice numr de ieiri. n practica de elaborare a schemelor digitale, ca i n cazul cu MUX, DMX cu numrul necesar de ieiri poate fi elaborat n baza mai multor DMX. n baza MUX i DMX poate fi elaborat un comutator universal, n care se realizeaz comutarea fiecrei intrri din mulimea n de intrri la fiecare ieire din mulimea m de ieiri. Pentru a obine un astfel de comutator, e necesar de legat ieirea unui MUX cu intrarea unui DMX. Astfel, n MUX se selecteaz orice intrare, iar n DMX se selecteaz orice
14 MUX

ieire la care se conecteaz intrarea selectat. Modelul mecanic al acestui comutator este prezentat n fig. 8.3.

x x x x

y y y y

Fig 8.3. Modelul mecanic al comutatorului universal 1. 2. 3. 4. 5. 8.3. Sarcina Studiai paragrafele 8.1 i 8.2. Efectuai sinteza DMX cu 4 ieiri i DMX cu 8 ieiri. Asamblai schema DMX cu 4 ieiri i cercetai funcionarea ei. ndeplinii tabelul de adevr experimental. Elaborai schema DMX cu 8 ieiri, utiliznd 3 scheme DMX cu 4 ieiri, elaborate anterior. Asamblai schema i cercetai funcionarea ei. ndeplinii tabelul de adevr experimental. Elaborai schema unui comutator universal cu 4 intrri i 4 ieiri, utiliznd schemele MUX i DMX, elaborate anterior. Cercetai funionarea i efectuai comutrile indicate de profesor. 8.4. Coninutul drii de seam 1. Procedura de sintez pentru punctul 2. 2. Schemele elaborate n corespundere cu punctele 2, 4, 5. 3. Tabelele de adevr experimentale. 4. Tabelul codurilor de comand, pentru comutrile indicate de profesor 5. Concluzii. Lucrarea 9 SUMATOARELE

15

Scopul lucrrii: studierea metodelor de sintez a sumatorului combinaional; acumularea deprinderilor de elaborare a diversilor scheme de sumare; asamblare i cercetarea experimental a schemelor, care efectuiaz sumarea numerilor binare. 9.1. Descrierea circuitului de sumare combinaional Sumatorul (SM) poate fi realizat ca circuit combinaional, care efectuiaz sumarea numerelor binare. Din procedura manual de sumare a numerelor binare se cunoate, c n procesul de sumare pentru orice poziie i (bitul i ) se ndeplinesc aceleai operaii: se sumeaz bitul din primul numr cu bitul din ai doilea numr i cu reportul (transportul) format n resultatul sumrii din poziia precedent ( i-1 ). n rezultatul sumrii, pentru poziia i se formeaz suma ( rezultatul sumrii a doi bii ) i reportul pentru urmtoarea poziie ( i+1 ). Astfel, poate fi examinat sumatorul de un bit i efectuat sinteza lui. n baza SM de un bit pot fi realizate sumatoare de n bii, care sumeaz numere de n bii. Schemele concrete pentru sumatoarele de n bii, n baza SM de un bit, se elaboreaz, reeind din cerinele pentru parametrii principali: rapiditatea i cheltuelele de aparataj. Fie c sunt date dou numere binare A i B de n bii, care se sumeaz. Aceste numere se prezint n forma: A=anan-1an-2 .....ai .....a3a2a1 , B=bnbn-1bn-2 .....bi .....b3b2b1 , unde: ai ,bi{0,1} ; i=1, 2, 3, ...... n Funcionarea sumatorul de un bit, care sumeaz ai i bi , se descrie cu ajutorul tabelului de adevr. n tabelul de adevr sunt calculate valorile pentru suma poziiei i ( Si ) i reportul ( Ci ). Aceste valori se calculeaz, conform regulelor de sumare a numerelor binare, pentru toate seturile de valori care le pot primi ai ,bi i Ci-1 ( reportul din poziia precedent ). Tabelul 9.1 Tabelul de adevr pentru SM de un bit
16

ai 0 0 0 0 1 1 1 1

bi 0 0 1 1 0 0 1 1

Ci-1 0 1 0 1 0 1 0 1

Si 0 1 1 0 1 0 0 1

Ci 0 0 0 1 0 1 1 1

9.2. Sinteza SM combinaional de un bit Menionm, c tabelul de adevr ( tabelul 9.1 ) prezint descrierea unui circuit combinaional i pentru Si i Ci pot fi scrise expresiile logice n forma FNDD:

S i = ai bi Ci1 ai bi Ci 1 ai bi Ci 1 a b C ,
i i i 1

C i = ai bi Ci 1 ai bi Ci 1 ai bi Ci 1 ai bi Ci 1

Analiznd expresiile pentru Si i Ci , observm posibilitatea de minimizare numai pentru Ci . Astfel, dac minimizm Ci , atunci pentru exspresiile Si i Ci se elaboreaz schema combinaional a SM de un bit, conform procedurei de sintez cunoscute. Sinteza acestui SM este mai raional ( se va obine o schem mai simpl, cu un numr redus de elemente ), dac transformm expresiile Si i ). Ci n baza operaiilor logice disjuncia ( ) i suma modulo 2 ( Efectund aceste transformri, obinem: , C = a b ( a b )C . n baza acestor expresii se elaboreaz urmtoarea schem combinaional a SM de un bit: a) b)
i i i i i i 1

S i = ai bi Ci 1

a b
17

SM

S CO

CI

Fig. 9.1. SM complet de un bit: a) schema de principiu; b) notarea grafic: CI- intrarea de report; CO- ieirea de report n chema SM ( fig. 9.1 ) sunt evideniate dou ieiri intermediare ( S i C is ) . Acestea sunt ieirile subschemei, cu numai 2 intrri (a i i bi ), care poart denumirea de semisumator, fiindc lipsete intrarea pentru report ( nu se efectuiaz sumarea complet ). Din fig. 9.1 observm, c schema conine 2 subscheme de semisumator. Astfel, un SM complet const din 2 semisumatoare.
s i

9.3. Organizarea SM de n bii n baza SM de un bit Sumatorul consecutiv. Cel mai simplu SM de n bii poate fi organizat n baza unui singur SM de un bit ( fig. 9.2 ). ai a bi b Ci-1
CI
SM

S CO

Si Ci

Fig. 9.2. Sumatorul consecutiv de n bii n acest SM sumarea se efectuiaz consecutiv pe tacturi. n primul tact se sumeaz biii inferiori, n al doilea tact biii din poziia a doua i a.m.d.. Reportul C, format in tactul ( momentul ) curent, se reine cu ajutorul elementului de ntrziere , pentru sumare n urmtorul tact. Evident, rapiditatea de funcionare a acestui SM va fi cea mai joas. Organizarea procesului de sumare n SM consecutiv prevede aplicarea succesiv pe intrri a biilor ce constitue numerele A i B, care
18

se sumeaz. Rezultatul sumarii S se va nscrie pe tacturi ntru-n registru de deplasre. Acest SM poate s conin la intrri 2 registre de deplasare, cu posibilitatea de nscriere paralel a numerelor A i B. n acest caz, pentru organizarea procesului de sumare, la registrele de intrare Ra , Rb i registrul sumei Rs de la aceiai surs se aplic impulsuri de deplasare (tactare). n calitate de element de ntrziere se poate utiliza un bistabil sincron de tip D n dou tacturi. Sumatorul paralel. n acest sumator, pentru sumarea numerelor de n bii, se utilizeaz n sumatoare de un bit. Deci, pentru fiecare bit se utilizeaz un SM elementar de un bit. n dependen de modalitatea de formare a reporturilor, SM paralel poate fi cu report consecutiv, ori anticipat. n SM paralel cu report consecutiv ieirea de report CO a SM elementar precedent se leag cu intrarea de report CI a urmtorului SM elementar. Astfel , reporturile se transmit consecutiv de la poziie la poziie i rezultatul corect n ultima poziie ( poziia superioar ) se va obine cu o ntrziere de n ori mai mare dect n prima poziie. Pentru majorarea rapiditii, n SM paralel se poate de format reporturele anticipat, pentru toate poziiile concomitent. Pentru formarea reporturilor n fiecare poziie se conine cte o schem combinaional, care formeaz reportul pentru acest poziie n baza valorilor a i b aplicate la toate intrrile din poziiile anterioare. Dimensiunele acestor scheme combinaionale se majoreaz substanial, odat cu creterea numrului de poziii. Astfel, reportul anticipat majoreaz rapiditatea, dar cresc dimensiunile scehmei i se majoreaz cheltuielile de aparataj.

9.4. Sarcina 1. Studiai paragrafele 9.1 -9.3. 2. Efectuai sinteza SM complet de un bit. 3. Asamblai schema i cercetai funcionarea ei. ndeplinii tabelul de adevr experimental.
19

4. Elaborai schema sumatorului consecutiv i cercetai funcionarea lui pentru numere de 4 bii. Pentru pstrarea numerele care se aplic la intrri i nscrierea rezultatului de sumare, utilizai registre de deplasare de 4 bii. Aceste registre trebuie s permit inscrierea paralel a numerilor. 5. Elaborai schema sumatorului paralel cu report consecutiv de 4 bii. Asamblai schema i cercetai funcionarea ei. 6. Elaborai schema SM complet de un bit pentru 3 numere. ndeplinii punctul 3. 9.5. Coninutul drii de seam 1. Procedura de sintez pentru punctul 2. 2. Schemele elaborate n corespundere cu punctele 4, 5 i 6. 3. Tabelele de adevr experimentale. 4. Concluzii.

Lucrarea 10 COMPARATORUL DIGITAL Scopul lucrrii : studierea principiilor de comparare a numerelor binare i metodele de elaborare a schemelor corespunztoare; cptarea
20

deprinderelor de asamblare i cercetare experimental a diverselor scheme de comparare. 10.1. Comparatorul elementar Procesul de comparare a numerelor binare prevede calcularea valorilor relaiilor dintre dou numere A i B : A= B, A>B, A<B. Aceste relaii pot fi calculate cu ajutorul sumatoarelor n baza operaiei: S=A-B. Valorilile i semnul rezultatului S identific cele 3 relaii: S=0 (A=B), +S (A>B), -S (A<B). n cazul cnd dispozitivele, care se elaboreaz, nu conin uniti artimetico-logice ( nu sunt necesare operaii de sumare ), dar funcionarea prevede operaii de comparare, atunci este mai raional de ntrodus scheme speciale de comparare ( se reduc cheltuielile de aparataj ). Schemele de comparare pentru numere de n bii se elaboreaz destul de simplu n baza comparatorului de un bit ( comparator elementar ). Comparatorul elementar de un bit ( compar ai i bi ) se descrie cu ajutorul tabelului i, n baza acestui tabel,se obin expresiile logice pentru sinteza circuitului de comparare. Tabelul 10.1 Tabelul comparatorului ai bi 0 0 1 1 0 1 0 1 ai > bi ai=bi ( ai = ) 1 0 0 1 ai <bi ( ai < ) 0 1 0 0

( ai > )
0 0 1 0

Din acest tabel se scriu expresiile pentru ieirile shemei comparatorului de un bit ( ai>, ai=, ai< ) n forma FNDD: ai> = ai bi , ai= = ai bi ai bi , ai< = ai bi .
21

Pentru sintez este mai raional s transformm expresia ieirii ai= n baza operaiei logice suma modulo 2 ( ): ai= = ai bi ai bi =
ai bi

Conform expresiilor de mai sus se obine schema combinaional a comparatorului elementar de un bit:

Fig. 10.1. Schema de principiu a comparatorului elementar

Din figura 10.1 este evident funcionarea comparatorului elementar: ai> = 1, dac ai= = 1, dac ai< = 1, dac ai > bi , ai = bi , ai < bi .

10.2. Comparatorul digital de n bii Comparatorul de n bii efectuiaz compararea numerelor binare A i B. Pentru analiza procedurii de comparare a numerelor, utilizm prezentarea cunoscut pentru numere: A = an an-1 an-2 ............ a3 a2 a1 ,
22

B = bn bn-1 bn-2.............b3 b2 b1 . Procedura de calculare a relaiei de egalitate ( A= =1, cnd A =B, i A= =0 , pentru celelalte dou cazuri ) este destul de simpl. Variabila A= trebuie s obin valoarea 1, dac concomitent: an=bn , an-1=bn= = =1,......................, a2= 1 ,................ ..........a2=b2 , a1 =b1 , ori : an =1, an-1 =1, a1= =1 Astfel, expresia pentru A= va fi urmtoarea: A= = an= an-1= an-2= .................................... a3= a2= a1= . Procedura de calculare a valorii A> , pentru relaia A>B, se ncepe cu compararea biilor superiori ( cei mai semnificativi ) an i bn . Dac an > bn, atunci variabilei A> i se atribuie valoarea 1 (A>= 1 ), fiindc n acest caz numaidect A>B. Dac an < bn , atunci A>= 0, fiindc neaprat are loc relaia A<B. n cazul cnd an=bn , se trece la compararea urmtorilor bii mai inferiori an-1 i bn-1 . Pentru aceti bii se repet procedura de comparare n mod analog. Astfel, procedura de comparare poate s se repete pentru toi biii numerelor A i B. n baza procedurii expuse mai sus, putem alctui expresia logic pentru calcularea valorii A> : A> = an> an-1> an= an-2> an= an-1= an-3> an= an-1= an-2= ... ... a2> an= an-1= an-2= .... a4= a3= a1> an= an-1= an-2= ...... ....... a3= a2= . Observm, c pentru calcularea valorii A<, ca s determinm dac A<B , nu este nevoie de o procedur ca i n cazul determinrii relaiei A>B. n acest caz, dac s-au calculat valorile pentru A= i A> , atunci valoarea pentru A< se poate de calculat n baza urmtoarei expresii: A< =A= A> = A= A> . Conform expresiilor pentru A= , A> , A< se poate efectua sinteza comparatorului digital pentru dou numere A i B cu orice numr de bii. Dup cum sa menionat anterior, este raional ca schema dat s se elaboreze n baza comparatorului elementar. ns, din expresiile pentru A= i A> se observ, c este necesar un comparator elementar incomplet, numai cu 2 ieiri, ai> i ai= .
23

Din fig.10.1 a comparatorului complet excludem elementele pentru ieirea ai< i obinem comparatorul elementar numai cu 2 ieiri necesare:

Fig.10.1. Comparatorul elementar de un bit cu 2 ieiri n fig.10.3 prezentm un exemplu de comparator cu 3 bii. Schema este elaborat conform expresiilor pentru A= , A> , A< , n baza comparatorului elementar cu 2 ieiri pentru ai> i ai= .

Fig.10.3. Comparator digital de 3 bii 10.3. Sarcina 1. Studiai paragrafele10.1 i 10.2. 2. Efectuai sinteza comparatorului elementar de un bit complet i incomplet ( cu 2 ieiri ).
24

3. Asamblai schemele i cercetai funcionarea lor. ndeplinii tabelul de adevr experimental. 4. Elaborai schema comparatorului de 4 bii n baza expresiilor pentru: A= , A> , A< . ndeplinii p.3. 5. n baza comparatorului de 4 bii ( elaborat n p. 4 ) elaborai schema comparatorului d 8 bii. ndeplinii p.3. 10.4. Coninutul drii de seam 1. Procedura de sintez pentru punctul 2. 2. Schemele elaborate n corespundere cu punctele 2, 4, 5. 3. Tabelele de adevr experimentale. 4. Concluzii.

Bibliografie 1. Gheorghe tefan. Circuite i sisteme digitale.Bucureti,Tehnica: 2000, -564 p.

25

2. Gherghe Toace, Dan Nicula. Electronica digital. Bucureti, Teora: 1996, -620 p. 3. Andrei Pricop, Laureniu Boboc. Analiza i sinteza circuitelor logice. Chiinu, Tehnica INFO: 2001, -208 p. 4. Gheorghe tefan, Virgil Bistreanu. Circuite integrate digitale, probleme, proiectare. Cluj-Napoca, Editura Albastr: 2000,-415p. 5. .. . , : 1985, -552 . 6. .. . - , : 1974, -368 . 7. . . .. , : 1985, -391 . 8. .. . - , : 1987, -272 . 9. . ., . . . , : 1974,-432 .

Cuprins Lucrarea 5. Lucrarea 6. Lucrarea 7. Lucrarea 8. Lucrarea 9. Lucrarea 10. Codificatorul..................................................................3 Decodificatorul..............................................................7 Multiplexorul.................................................................9 Demultiplexorul...........................................................13 Sumatoarele.................................................................16 Comparatorul digital....................................................21

UNIVERSITATEA TEHNIC A MOLDOVEI

26

ELECTRONICA DIGITAL
ndrumar de laborator ( partea 2 )

Chiinu - 2005 Prezentul ndrumar de laborator este destinat studenilor Facultii Radioelectronic i Telecomunicaii, anul 3, specialitatea 2102 Sisteme radioelectronice, nvmnt cu frecven la zi i fr frecven.

27

Alctuitori: conf. univ., dr. Ion Cornea conf. univ., dr. Serghei Andronic lec. sup, Ruslan Guci

Redactor responsabil: conf. univ., dr. Ion Cornea Recenzent: conf. univ., dr. Nicolae Secrieru

@ U.T.M., 2005

28

____________________________________________________________ __ Bun de tipar 22.02.05. Formatul hrtiei 60 x84 1/16 Hrtie ofset. Tipar ofset. Tirajul 50 ex. Coli de tipar 1,5 Comanda nr. 8 U.T.M. 2004, Chiinu, bd. tefan cel Mare, 168 Secia Redactare, Editare i Multiplicare a U.T.M. 2068, Chiinu, str. Studenilor, 11.

UNIVERSITATEA TEHNIC A MOLDOVEI Facultatea Radioelectronic i Telecomunicaii Catedra Construirea i producerea aparatajului electronic

29

ELECTRONICA DIGITAL
ndrumar de laborator ( partea 2 )

Chiinu

U.T.M. 2005

30