COMPONENTE DE SUPORT Componentele electronice absolute necesare funcionrii unui microprocesor se numesc componente de suport.

Microprocesorul Intel 8080 necesit urmtoarele componente de suport: generatorul de tact Intel 8224, circuitul de control i amplificare a magistralei de date Intel 8228 i registrul de memorie tampon Intel 8212. MEMORIA TAMPON Intel 8212 Acest circuit are rolul de amplificator de magistral i de memorie tampon de 8 bii, arhitectura sa intern fiind prezentat n fig.1.

STB MD

INT

DO0 ........... DO7

DS1
DS2 S
D SR Q

EN

D CLK

CLR

CLK SR

CLK

DI0 ............... DI7 Fig.1 Arhitectura intern a circuitului Intel 8212 Circuitul cuprinde un bloc logic de comand i selecie i un registru de 8 bii prevzut pe ieiri cu tampoane cu trei stri. Blocul logic de comand i selecie folosete ca intrri semnalele : - DS1 , DS2 = semnale prin care este selectat circuitul, - STB = semnal de comand a memorrii unui octet, operaie numit eantionare, - MD = semnal pentru comanda sensului de transfer, - CLR = semnal pentru iniializarea circuitului prin setarea bistabilului de ntrerupere SR i resetarea registrului pe 8 bii, i genereaz semnalele : - INT = semnalul de cerere de ntrerupere, generat ctre microprocesor prin bistabilul de ntrerupere notat SR, - CLK, CLK SR (=Clock) = semnale interne de tact pentru bistabilele interne, - EN (= Enable) = semnal intern de validare a ieirilor de date. Tamponul de date este un registru pe 8 bii format din 8 bistabile D avnd intrrile DI0 .. DI7 i ieirile DO0 .. DO7, ieirile fiind prevzute cu tampoane cu trei stri, validate prin semnalul intern EN = 1 i trecnd n starea de nalt impeden Z cnd EN = 0. Blocul logic de comand al circuitului Intel 8212 genereaz urmtoarele funcii logice: CLK = STB MD + MD( DS1 DS2 ) EN = MD + ( DS1 DS2 )

Q = DS1 DS2 CLK SR = DS1 DS2 STB INT = DS1 DS2

1

Circuitul Intel 8212 poate funciona n urmtoarele 8 moduri. Tampon unidirecional Modul de conectare a circuitului Intel 8212 ca tampon unidirecional este prezentat n fig.2, funcionarea n acest mod fiind stabilit prin comanda circuitului cu semnalele logice MD = 0 i STB = 1. Registrul intern de 8 bii fiind permanent comandat cu semnalul: CLK = STB MD + MD( DS1 DS2 ) = 0 1 + MD( DS1 DS2 ) = 1 , va prelua datele aplicate la intrrile DI0 .. DI7, pe care, la selecia circuitului prin: DS1 DS2 = 0 1 = 1 , le va transfera pe ieirile DO0 .. DO7 prin validarea tampoanelor de ieire cu semnalul intern EN = MD + ( DS1 DS2 ) = 0 + ( 0 1) = 1 . +5V DI0 .. DI7 STB DO0 .. DO7

Intel 8212

DS1

CLR DSMD 2

+5V

Fig.2 Tampon unidirecional Tampon bidirecional Utilizarea circuitului Intel 8212 ca tampon bidirecional este prezentat n fig.3. +5V DI0 .. DI7 STB DO0 .. DO7

+5V

Intel 8212

DS2

DS1 CLR
MD

+5V

+5V STB DO0 .. DO7 sens

Intel 8212

DI0 .. DI7 +5V

DS DS 2
1
MD

CLR

Fig.3 Tampon bidirecional Ca tampon bidirecional, dou circuite Intel 8212, montate antiparalel ca tampoane unidirecionale, nu vor funciona simultan, selecia circuitului pentru sensul de transfer dorit fcndu-se cu un semnal de comand a sensului de transfer la care un circuit este conectat cu terminalul DS1 , iar cellalt cu terminalul DS2 . Port de ieire Conectarea circuitului Intel 8212 ca port de ieire este prezentat n fig.4. +5V DI0 .. DI7 (data bus) STB DO0 .. DO7 la periferic

Intel 8212

de la sistem

DS1 DS2 CLR

MD

+5V

+5V Fig.4 Port de ieire

Funcionarea circuitului Intel 8212 ca port de ieire este stabilit prin semnalele MD = = STB = 1 (= +5V), data de emis aplicat la intrrile DI0 .. DI7 fiind memorat n registrul tampon , pe durata seleciei circuitului, prin semnalul CLK = STB MD + MD( DS1 DS2 ) = STB MD + 1( 0 1) = 1 i accesibil perifericului deservit la ieirile DO0 .. DO7 prin tampoanele de ieire permanent validate cu semnalul intern EN = MD + ( DS1 DS2 ) = 1 + ( DS1 DS2 ) = 1 . Port de intrare Funcionarea circuitului Intel 8212 ca port de intrare este realizat prin schema de conectare prezentat n fig.5.

DI0 .. DI7 de la periferic +5V

STB

DO0 .. DO7 (data bus)

Intel 8212

CLR

DS1

MD

DS2

la sistem

Fig.5 Port de intrare La funcionarea ca port de intrare, stabilit prin semnalul MD = 0, prin comanda STB= = 1 generat de perifericul deservit, data de recepionat, aplicat la intrrile DI0 .. DI7, este 3

memorat n registrul circuitului Intel 8212, cruia i se aplic semnalul de tact CLK = STB MD + MD( DS1 DS2 ) = STB 0 + 0( DS1 DS2 ) = STB = 1, ieirile DO0 .. DO7 ale circuitului neselectat fiind n nalt impedan prin comanda tampoanelor cu trei stri cu semnalul intern EN = MD + ( DS1 DS2 ) = 0. Pe durata seleciei circuitului Intel 8212, cnd DS1 DS2 = 0 1 = 1 , prin tampoanele validate cu semnalul intern EN = MD + ( DS1 DS2 ) = 0 + ( 0 1) = 1, data memorat n registrul tampon apare pe ieirile DO0 .. DO7 conectate la magistrala de date, fiind preluat n sistem. Port de intrare cu forarea instruciunii RST p Conectarea circuitului Intel 8212 ca port de intrare cu forarea instruciunii RST p este prezentat n fig.6. n acest mod de utilizare, stabilit prin semnalele MD = 0 i STB = 1, circuitul Intel 8212 are pe intrrile DI0 .. DI7 codul unei instruciuni de apel RST p, memorat n registrul tampon permanent comandat cu semnalul CLK = STB MD + MD( DS1 DS2 ) = 1 0 + 0( DS1 DS2 ) = 1 , ieirile DO0 .. DO7 ale circuitului neselectat fiind n nalt impedan prin comanda tampoanelor de ieire cu semnalul intern EN = MD + ( DS1 DS2 ) = 0 + ( 1 0) = 0 . La acceptarea cererii de ntrerupere solicitate microprocesorului, pe durata seleciei circuitului, realizat cu semnalul de acceptare a ntreruperii INTA (=Interrupt Acknowledge), prin DS1 DS2 = INTA DS2 = 0 1 = 1 , codul instruciunii RST p este accesibil, prin tampoanele validate cu semnalul intern EN = MD + ( DS1 DS2 ) = 0 + ( 0 1) = 1 , la ieirile DO0 .. DO7 conectate la magistrala de date, fiind preluat de microprocesor, care prin efectuarea instruciunii RST p, determin adresa programului de ntrerupere n a crui execuie intr. +5V DI0 .. DI7 Cod :RST p STB DO0 .. DO7 (data bus) de la sistem

Intel 8212

+5V

CLR

DS1
MD

Fig.6 Port de intrare cu forarea instruciunii RST p Port de intrare cu dialog Modul de conectare a circuitului Intel 8212 ca port de intrare cu dialog este prezentat n fig.7. 4

Aceast conexiune este similar conexiunii de port de intrare, prezentat n fig.5, de care se deosebete prin aceea c este folosit semnalul de cerere de ntrerupere INT . Astfel, semnalul STB = 1, prin care perifericul comand nscrierea datei de recepie n portul de intrare, determin i trecerea bistabilului de ntrerupere SR, la a crui terminal de tact CLK se aplic, n starea Q = 0, circuitul neselectat Intel 8212, genernd semnalul de cerere de ntrerupere

DS2 Q = DS1 DS2 STB = DS1 DS2 0 = 0 . INT = DS1 La acceptarea cererii de ntrerupere, prin selecia circuitului cu semnalul DS1 DS2 = 0 1 = 1 , data de recepie este transferat la ieirile DO0 .. DO7, conectate la magistrala de date, prin tampoanele de ieire validate cu semnalul intern EN = MD + DS1 DS2 = 0 + 0 1 = 1 , iar bistabilul de ntrerupere SR este trecut n starea Q = 1 prin terminalul su de setare S = DS1 DS2 CLR = 0 1CLR = 0 , anulndu-se astfel cererea de ntrerupere aflat n curs de rezolvare.
+5V DI0 .. DI7 de la periferic STB DO0 .. DO7 (data bus)

Intel 8212

DS1

+5V

2 CLR INT
MD

DS

la sistem

Fig.7 Port de intrare cu dialog Port de ieire cu dialog Conectarea circuitului Intel 8212 ca port de ieire cu dialog este prezentat n fig.8.

DI0 .. DI7 (data bus)

STB

Intel 8212

DO0 .. DO7 la periferic +5V

DS1 DS2
de la sistem

INT CLR
MD

+5V Fig.8 Port de ieire cu dialog n aceast conexiune, perifericul deservit, dup ce a citit data emis, de la terminalele de ieire DO0 .. DO7, permanent validate cu semnalul intern 5

EN = MD + DS1 DS2 = 1 + DS1 DS2 = 1 , genereaz semnalul STB = 1 ce determin circuitul Intel 8212 neselectat s emit, prin bascularea bistabilului de ntrerupere SR n starea Q = 0, semnalul de cerere de ntrerupere

1=0. DS2 Q = DS1 DS2 STB = 10 INT = DS1 La acceptarea cererii de ntrerupere prin semnalul de selecie DS1 DS2 = 1 se genereaz att semnalul de tact CLK = MD DS1 DS2 = 1 0 1 = 1 pentru nscrierea n registrul tampon a datei aplicat la terminalele DI0 .. DI7 prin magistrala de date, ct i semnalul
S = DS1 DS2 CLR = 0 1CLR = 0 de setare a bistabilului de cerere de ntrerupere, notat SR, prin care, la anularea seleciei, se anuleaz cererea de ntrerupere n curs de achitare DS2 Q = DS1 DS2 STB = 0 0 0 = 1 . INT = DS1
Registru de stri n funcionarea ca registru de stri (= Status Latch) circuitul realizeaz memorarea semnalelor de comand emise de microprocesorul Intel 8080 pe magistrala de date, la nceputul fiecrui ciclu de main. Conectarea circuitului Intel 8212 pentru acest mod de funcionare este prezentat n fig.9. Acum, la selecia circuitului prin DS1 DS2 = STSTB SYNC =1 semnalele aplicate prin magistrala de date la intrrile circuitului DI0 .. DI7 sunt memorate n registrul circuitului comandat cu semnalul CLK = STB MD + MD( DS1 DS2 ) = STB 1 + 1( 0 1) = 1 i transferate la ieirile DO0 .. D=7, permanent validate cu semnalul intern EN = MD + ( DS1 DS2 ) = 1 + ( DS1 DS2 ) =1 . De la Intel 8080 +5V STB DI0 .. DO0 .. DI7 DO7

D0 .. D7

Intel 8212

DO0DO1DO2DO3DO4DO5DO6DO7INTASTACKHALTAO UTINPMEMR

SYNC

DS1
de la Intel 8224

DS2
MD

CLR
+5V

+5V

Fig.9 Conectarea circuitului Intel 8212 ca registru de stri 6