UNIDAD VII EL MICROPROCESADOR

7.1.- ARQUITECTURA Y OPERACIN DE UN MICROPROCESADOR EL MICROPROCESADOR.- UN MICROPROCESADOR ES UN CIRCUITO DONDE SE ENCUENTRAN INTEGRADOS UNA SERIE DE BLOQUES QUE PERMITEN REALIZAR LAS FUNCIONES PARA LAS QUE HA SIDO FABRICADO. LOS BLOQUES FUNDAMENTALES SON: 1. 2. 3. 4. 5. UNIDAD DE CONTROL (CONTROL UNIT) UNIDAD ARITMETICA REGISTROS INTERNOS BUSES INTERNOS INTERRUPCIONES

EL FUNCIONAMIENTO BSICO DE UN MICROPROCESADOR CONSISTE EN LEER Y EJECUTAR PASO A PASO TODAS Y CADA UNA DE LAS RDENES PROGRAMADAS. POR EL DISEADOR DEL SISTEMA. EL PROCESO DE FUNCIONAMIENTO ES EL SIGUIENTE: 1.- EL MICROPROCESADOR AL INICIARSE, COMO TODOS LOS SISTEMAS SECUENCIALES, SE INICIALIZAR EN UNA POSICIN DE MEMORIA DEFINIDA, DESDE DONDE EMPIEZA EL PROCESO. 2.- EL SISTEMA LEE EL DATO QUE HAY EN UNA POSICION Y LO ENVA A LA UNIDAD DE CONTROL. 3.- LA UNIDAD DE CONTROL DECODIFICA LA INSTRUCCIN Y LA EJECUTA DANDO LAS SEALES ADECUADAS. 4.-SE INCREMENTA EL CONTADOR DE PROGRAMA (REGISTRO INTERNO QUE SE ENCARGA DE INDICAR A QUE POSICIN DE MEMORIA HAY QUE IR). 5.-Y SE VUELVE A REPETIR DESDE EL PUNTO 2 Y AS SUCESIVAMENTE HASTA QUE UNA SEAL EXTERIOR INTERRUPA EL PROCESO. ARQUITECTURA SIMPLIFICADA DE UNA MICROCOMPUTADORA. LA ARQUITECTURA DE UNA MICROCOMPUTADORA SE MUESTRA EN LA FIGURA SIGUIENTE. EN EL CENTRO DE TODAS LAS OPERACIONES EST LA MPU (UNIDAD MICROPROCESADORA). LA MPU NECESITA CONEXIONES CON LA FUENTE DE ALIMENTACIN Y EL RELOJ. EL RELOJ PUEDE SER UN CIRCUITO SEPARADO O PUEDE RESIDIR EN LA PASTILLA DEL MICROPROCESADOR. UNA SENCILLA MPU PUEDE TENER 16 LNEAS DE DIRECCIN QUE FORMA EL BUS DE DIRECCIONES DE UN SENTIDO. LA MPU TAMBIN TIENE 8 LNEAS TPICAS DE DATOS, CON BUFFERS QUE SE CONECTAN AL BUS DE DATOS DE DOS SENTIDOS. LA ARQUITECTURA DE LA MICROCOMPUTADORA TIENE DOS TIPOS DE MEMORIAS. LA ROM ES LA MEMORIA PERMANENTE, QUE PROBABLEMENTE CONTIENE EL PROGRAMA MONITOR DEL SISTEMA. LA ROM TIENE LAS ENTRADAS DE DIRECCIN JUNTO A LAS LNEAS DE SELECCIN DE PASTILLAS Y DE HABILITACIN DE LECTURA. TAMBIEN LA ROM TIENE 8 SALIDAS, CON BUFFERS DE TRES ESTADOS, CONECTADAS AL BUS DE DATOS. CADA PALABRA DE MEMORIA TIENE POR LO TANTO 8 BITS. SE SOBREENTIENDE QUE LA ROM TIENE TAMBIN CONEXIONES A

LA FUENTE DE ALIMENTACIN AUNQUE MUCHAS VECES SE OMITAN EN LOS DIAGRAMAS DE BLOQUES.

TECLADO

INTERFAZ DEL TECLADO LNEA DE INTERRUPCIN MPU

DECODIFICA DOR DE DIRECCIONES

FUENTE DE ALIMENTA CIN

BUS DE DIRECCIONES (16 LNEAS)

RELOJ BUS DE CONTROL ROM BUS DE DATOS DE 8 LNEAS

LNEA DE SELECCIN DE PASTILLA

RAM

INTERFAZ DEL VISUALIZADOR

VISUALIZADOR

FIGURA 4.1 ARQUITECTURA DE UNA MICROCOMPUTADORA

LA ARQUITECURA DE LA FIGURA MUESTRA TAMBIN UNA RAM COMO DISPOSITIVO DE ALMACENAMIENTO TEMPORAL DE LECTURA /ESCRITURA. LA RAM TIENE LAS ENTRADAS DE DIRECCIN JUNTO A LAS ENTRADAS DE SELECCIN DE PASTILLAS Y DE HABILITACIN DE LECTURA/ESCRITURA. LA RAM TIENE 8 SALIDAS, CON BUFFERS DE TRES ESTADOS, CONECTADOS AL BUS DE DATOS. ESTA RAM INTRODUCE, SACA Y ALMACENA LOS DATOS COMO PALABRAS DE 8 BITS. TAMBIN SE MUESTRAN LAS CONEXIONES DE LA FUENTE DE ALIMENTACIN DE LA RAM. EL SISTEMA MICROCOMPUTADOR DE LA FIGURA, TIENE UN TECLADO COMO DISPOSITIVO DE ENTRADA. LAS CONEXIONES DE ALIMENTACIN AL TECLADO SE MUESTRAN JUNTO CON LAS LNEAS DE DATOS EN UN CI ESPECIAL DENOMINADO INTERFAZ DEL TECLADO. EL CIRCUITO DE INTERFAZ ALMACENA LOS DATOS Y COORDINA LAS ENTRADAS DEL TECLADO. EN EL INSTANTE ADECUADO, LA INTERFAZ DE TECLADO INTERRUMPE LA MPU VA LA LNEAS DE INTERRUPCIN ESPECIA. ESTA SEAL DE INTERRUPCIN HACE QUE LA MPU (1) TERMINE DE EJECUTAR LA INSTRUCCIN ACTUAL, (2) SUSPENDE LA OPERACIN NORMAL Y (3) BIFURQUE A UN GRUPO DE ESPECIAL DE INSTRUCCIONES DEL PROGRAMA MONITOR QUE MANIPULAN LA ENTRADA DE DATOS DESDE EL TECLADO. EL CIRCUITO DE INTERFAZ DEL TECLADO TIENE ENTRADAS DE DIRECCIN, DE SELECCIN DE PASTILLAS Y DE CONTROL PARA ACTIVAR LA UNIDAD. UNA VEZ ACTIVADA, LA INTERFAZ DE TECLADO PONDR LOS DATOS DEL TECLADO EN EL BUS DE DATOS. LA MPU ACEPTA LOS NUEVOS DATOS DE ENTRADA, VA EL BUS DE DATOS. CUANDO LAS SALIDAS DE TRES ESTADOS NO ESTN ACTIVAS, VUELVEN A SU ESTADO DE ALTA IMPEDANCIA. LA MICROCOMPUTADORA DE LA FIGURA, UTILIZA COMO SALIDA UN GRUPO DE VISUALIZADORES DE SIETE SEGMENTOS. EL VISUALIZADOR EST CONECTADO A LA FUENTE DE LA DERECHA. UN CIRCUITO ESPECIAL DE INTERFAZ DE VISUALIZACIN O CI SE UTILIZA PARA ALMACENAR DATOS Y EXCITAR LOS VISUALIZADORES DE LA FIGURA. LA INTERFAZ EXCITA ENTONCES, CONTINUAMENTE, LOS VISUALIZADORES, MOSTRANDO DE FORMA VISUAL LOS DATOS ALMACENADOS EN LA INTERFAZ DEL VISUALIZADOR. LAS 16 LNEAS DEL BUS DE DIRECCIONES PUEDEN CONTENER 65536 (2 16) DIFERENTES PATRONES DE CEROS Y UNOS. LAS LNEAS DEL BUS DE DIRECCIONES PUEDEN ESTAR CONECTADAS A VARIOS DISPOSITIVOS COMO, POR EJEMPLO RAM, ROM E INTERFAZ. PARA CONECTAR EL DISPOSITIVO ORDENADOR, UN DECODIFICADOR DE DIRECCIONES MUESTRE LOS DATOS EN EL BUS DE DIRECCIN. LA LGICA COMBINACIONAL DEL DECODIFICADOR DE DIRECCIONES ACTIVA LAS LNEAS ADECUADAS DE SELECCIN DE LAS PASTILLAS, HABILITANDO EL DISPOSITIVO CORRECTO. PARA SIMPLIFICAR LA CIRCUITERIA, NO TODAS LAS 16 LNEAS DEL BUS DE DIRECCIONES VAN AL DECODIFICADOR, MEMORIAS O INTERFACES.

ORGANIZACIN SIMPLIFICADA DE LA MEMORIA. EN UN MEMORIA DE ACCESO ALEATORIO, CUALQUIER POSICIN DE MEMORIA PUEDE SER ESCRITA O LEIDA EN UN TIEMPO DETERMINADO. LOS DISPOSITIVOS SEMICONDUCTORES DE ALMACENAMIENTO, RAM y ROM, UTILIZADOS EN LAS MICROCOMPUTADORAS SON DEL TIPO MS RPIDO DE ACCESO ALEATORIO. LA MICROCOMPUTADORA GENRICA QUE SE HA ESTUDIADO TIENE 16 LNEAS EN LE BUS DE DIRECCIONES. ESTO ES COMN EN MUCHAS PEQQUEAS MICROCOMPUTADORAS UTILIZADAS PARA ENTRENAMIENTO. LAS 16 LNEAS DE DIRECCIONES PUEDEN GENERAR UN TOTAL DE 65536 (216) COMBINACIONES DIFERENTES DE CEROS Y UNO. ALGUNAS COMBINACIONES BINARIAS SE MUESTRAN BAJO EL BUS DE DIRECCIONES DE LA FIGURA. ES COSTUMBRE REPRESENTAR LA DIRECCN BINARIA EN FORMA HEXADECIMAL; COMO SE MUESTRA EN LA FIGURA, LA DIRECCIN 0000 0000 0000 00002 ES IGUAL a 0000H (000016). OBSERVAR EL USO DE LA H PARA DESIGNAR LA REPRESENTACIN HEXADECIMAL. LA DIRECCIN MS ALTA GENERADA POR EL BUS DE 16 LNEAS DE LA FIGURA ES 1111 1111 1111 11112 QUE SE REPRESENTA POR FFFFH (FFFF16). EN LA FIGURA SE REPRESENTA UN MAPA DE MEMORIA DE LA MICROCOMPUTADORA. EL BUS DE DIRECCIONES DE 16 BITS DEL MICROPROCESADOR PUEDE GENRAR 65536 (1000016) DIRECCIONES NICAS ALGUNAS DE LAS CUALES APARECEN COMO UNA NOTACIN HEXADECIMAL EN LA COLUMNA IZQUIERDA DE LA FIGURA. EN ESTA MICROCOMPUTADORA PARTICULAR, LAS 256 PRIMERAS POSICIONES (10016) SE ENCUENTRAN EN LA ROM. LA ROM ES, PROBABLEMENTE, DE 256x8 bits (256 PALABRAS, DE 8 bits CADA UNA).SI EL BUS DE DIRECCIONES ACCEDE A LA DIRECCIN 0000H, LA ROM PRESENTAR EN LA SALIDA SU PATRON DE CEROS Y UNOS PROGRAMADO PERMANENTEMENTE (la palabra 11000011). ES NECESARI COMPRENDER QUE LOS 256 bytes O PALABRA (10016) DE DATOS DE LA ROM DE LA FIGURA, ESTN EN LA PGINA 00H. OBSERVAR QUE EL NMEROS DE PGINAS ES IGUAL A LA REPRESENTACIN HEXADECIMAL DEL BYTE DE ORDEN SUPERIOR DE LA DIRECCIN, VER FIGURA. AS CUANDO SE TRATE DE LA PGINA 00H, SOLAMENTE ES NECESARIO CONSIDERAR LOS DGITOS HEXADECIMALES DE ORDEN INFERIOR. EL MAPA SIMPLIFICADO DE MEMORIA DE LA FIGURA MUESTRA QUE DESDE LA PGINA 01H HASTA LA 1FH (direccin 0100H 1FFFFH) NO HAY MEMORIA EN ESTE MICROCOMPUTADOR.LA MEMORIA DE LECTURA/ESCRITURA DE LA MICROCOMPUTADORA (RAM) SE LOCALIZA EN LA PGINA 20H, DE ACUERDO CON EL MAPA DE MEMORIA DE LA FIGURA. LA RAM ES UN DISPOSITIVO DE ALMACENAMIENTO DE 256x8 bits.

BUS DE DIRECCIONES

A15A14 A13A12A11A10A9A8A7A6A5A4A3A2A1A0 REPRESENTACION HEX 0000H 0001H * * * FFF EH FF F FH MICROPROCESADOR 0 0 0 0 0 0 0 0 0 0 * * * 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 00 1 * * * * * * 1 1 1 1 1 1 1 1 110 1 1 1 1 1 1 1 1 11 1

FIGURA: REPRESENTACIONES DE LAS DIRECCIONES DEL MICROPROCESADOR

DIRECCIN (hex) 0000 0001 * * 00FE 00FF 0100 * * * * 1FFF 2000 2001 * * * 20FE 20FF 2100 * * * * FFFF

CONTENIDO 1 1 0 0 0 0 0 0 * * * 0 0 1 0 1 1 0 0 0 0 1 1 0 0 0 1 256 BYTES DE ROM

0 0 0 0 1 1 1 0

DIRECCIONES ABIERTAS (NO MEMORIA

256 BYTES DE RAM

DIRECCIONES ABIERTAS (NO MEMORIA)

FIGURA: DIAGRAMA SIMPLIFICADO DE MEMORIA MOSTRANDO LAS POSICIONES DE LA ROM Y LA RAM.

REPERTORIO DE INSTRUCCIONES EL GRUPO DE INSTRUCCIONES QUE UN MICROPROCESADOR ESPECIFICO PUEDE EJECUTAR SE DENOMINA SU REPERTORIO DE INSTRUCCIONES. LOS REPERTORIO DE INSTRUCCIONES DE LOS MICROPROCESADORES PUEDEN VARIAR DESDE OCHO HASTA 200 INSTRUCCIONES BSICAS. LOS REPERTORIO DE INSTRUCCIONES NO ESTN ESTANDARIZADOS, DEBIDO AL INDIVIDUALISMO DE CADA FABRICANTE Y A LA DIFERENCIA DE ARQUITECTURA Y USO DE LOS MICROPROCESADORES. LAS INSTRUCCIONES DE UN REPERTORIO DE INSTRUCCIONES SE PUEDEN CLASIFICAR DE DIVERSAS FORMAS. SE ORGANIZAN DE LA MANERA SIGUIENTE. 1.- INSTRUCCIONES ARITMTICAS 2.- INSTRUCCIONES LGICAS 3.-INSTRUCCIONES DE TRANSFERENCIAS DE DATOS 4.-INSTRUCCIONES DE BIFURCACIN 5.- INSTRUCCIONES DE LLAMADA A SUBRUTINA 6.- INSTRUCCIONES DE VUELTA 7.- INSTRUCCIONES MISCELNEAS LAS INSTRUCCIONES ARITMTICAS SON: SUMAR, RESTAR, INCREMENTAR, DECREMENTAR, COMPARAR y NEGAR. LAS INSTRUCCIONES LGICAS SON: AND, OR, OR exclusiva, NOT, DESPLAZAMIENTO A LA DERECHA Y A LA IZQUIERDA INSTRUCCIONES DE TRANSFERENCIA DE DATOS: CARGAR, ALMACENAR, TRANSFERIR, ENTRAR y SALIR INSTRUCCIONES DE BIFURCACIN: BIFURCACIN INCONDICIONAL, BIFURCACIN SI CERO, BIFURCACIN SI NO CERO y BIFURCACIN SI IGUAL. UN SENCILLI MICROPROCESADOR DEBERA TENER UNA INSTRUCCIN DE LLAMADO A SUBRUTINA (REFERENCIA COMO CALL) PARA HACER QUE EL PROGRAMA BIFURQUE O SALTE A UN GRUPO ESPECIAL DE INSTRUCCIONES QUE REALIZAN UNA TAREA ESPECIFICA. EJEMPLO.- UTILIZAR LA INSTRUCCIN SUMA (ADD A), EST ESBOZADA EN LA FIGURA.
OPERACIN NEMOTCNICO CDIGO OP (Hex) SMBOLICO (TODAS LAS ETIQUETAS DE LOS DE LOS REGISTROS DE REFERENCIA)

SUMAR

ADD A

8B

A + B

ACUMULADOR A

000111100
0001111

00101101

ACUMULADOR A

ANTES DE LA OPERACIN

DESPUS DE LA OPERACIN

MEMORIA

00001111

INSTRUCCIN SUMA

ORGANIZACIN SIMPLIFICADA DE LA CPU LA UNIDAD PRINCIPAL DE CUALQUIER SISTEMA COMPUTADOR SE DENOMINA UNIDAD CENTRAL DE TRATAMIENTO O CPU. MUCHOS MICROPROCESADORES SON CPU DEL SISTEMA. ES COMN EN TECNOLOGA DE COMPUTADORA IMPLEMENTAR LA MEMORIA DEL PROGRAMA, MEMORIA DE DATOS, INTERFACES DE ENTRADA/SALIDA, DECODIFICADORES DE DIRECCIONES y CPU EN CI SEPARADOS. GENERERALMENTE LA CPU CONTIENE ELEMENTOS DE MEMORIA DENOMINADOS REGISTROS Y CIRCUITERIA COMBINACIONAL DENOMINADA UNIDAD ARITMTICA Y LGICA (ALU). TAMBIN CONTIENE CIRCUITERA DE DECODIFICACIN DE INSTRUCCIONES Y UNA SECCIN DE TEMPORIZACIN Y CONTROL, ADEMS DE LAS CONEXIONES NECESARIAS DE ENTRADA Y SALIDA. LSD FUNCIONES PRINCIPALES DE LA CPU DE UNA MICROCOMPUTADORA SON: 1. BUSCAR, DECODIFICAR Y EJECUTAR INSTRUCCIONES DEL PROGRAMA EN EL ORDEN ADECUADO. 2. TRANSFERIR DATOS ENTRE MEMORIA Y LAS SECCIONES DE ENTRADA/SALIDA 3. RESPONDER A INTERRUPCIONES EXTERNAS. 4. PROPORCIONAR SEALES DE TEMPORIZACIN Y CONTROL DE AL SISTEMA COMPLETO. LA UNIDAD ARITMTICA Y LGICA (ALU) DEL CPU REALIZA OPERACIONES COMO SUMAR, DESPLAZAR/DESPLAZAR CIRCULARMENTE, COMPARAR, INCREMENTAR, DECREMENTAR, NEGAR, AND, OR, XOR, COMPLEMENTAR, BORRAR Y PREINICIALIZAR (PRESET). SI LA ALU EJECUTASE LA INSTRUCCIN SUMAR (ADD), EL PROCEDIMIENTO PODRA SER AL CASO ANTERIOR. AQU EL CONTENIDO DEL ACUMULADOR (0A16) SE SUMA EL CONTENIDO DEL REGISTRO TEMPORAL (0516). LA SUMA (0F16) ENTONCES SE

VUELVE A COLOCAR EN EL ACUMULADOR. ALGUNAS DE LAS SECCIONES FUNCIONALES DE UNA ALU TPICA SE ENCUENTRA EN LA FIGURA 4.8b. LA ALU CONTIENE UN SUMADOR Y DESPLAZADOR, QUE EST CONECTADO AL ACUMULADOR, VA BUS INTERNO DE DATOS.

CPU

UNIDAD ARITMTICA Y LGICA BUS DE DIRECIN

REGISTRO TEMPORAL ACUMULADOR

B U S I N T E R N O

BUS DE DATOS

BUFFER/ CERROJO

BUS INTERNO

CONTADOR DE PROGRAMA

BUFFER

LINEAS DE CONTROL

DECODIFICADOR DE INSTRUCCIONES

REGISTRO DE INSTRUCCIONE S

LNEAS DE ENTRADA

TEMPORIZACIN Y CONTROL

FIGURA. ARQUITECTURA SIMPLIFICADA DE UNA CPU

ACUMULADOR

0000 1010

0000 1111

ACUMULADOR

ANTES DE LA OPERACCIN ADD

ALU

DESPUS DE A INSTRUCCIN

REGISTRO TEMPORAL 0000 0101 (en CPU) FIGURA 4.8 EJECUCIN DE LA INSTRUCCIN DE SUMAR EN LA ALU

ALU
B U S I N T E R N O C P U

REGISTRO DE STATUS

REGISTRO TEMPORAL DESPLAZADOR SUMADOR ACUMULADOR

FIGURA 4.8 b ORGANIZACIN DE LA ALU EL REGISTRO STATUS LOCALIZADO EN LA ALU, TAMBIN DENOMINADO REGISTRO DE CDIGOS DE CONDICIN O DE SEALIZADORES. REGISTRO TEMPORAL AFECTA Y SECUENCIA TODOS LOS EVENTOS DE LA CPU Y DE LA MICROCOMPUTADORA, VER FIGURA 4.7 a, TAMBIN LLAMADOS MICROPROGRAMAS EL CONTADOR DEL PROGRAMA ES RESPONZABLE DE SEGUIR LA PISTA DE LA DIRECCIN DE LA SIGUIENTE INSTRUCCIN DE MEMORIA QUE SE VA A BUSCAR. LA SECUENCIA DE BSQUEDA-DECODIFICA-EJECUTA LA INSTRUCCN ES FUNDAMENTAL PARA LA OPERACIN DE LA COMPUTADORA. LA PRIMERA INSTRUCCIN BUSCADA, DE LA MEMORIA DEL PROGRAMA , SE SUPONE QUE ES EL CDIGO DE OPERACIN DE LA PRIMERA INSTRUCCIN Y ES COLOCADA EN EL REGISTROS DE INSTRUCCIONES POR LA SECCIN DE LA CPU. EL CDIGO DE DE OPERACIN ES INTERPRETADO POR EL DECODIFICADOR DE INSTRUCCIONES. EL DECODIFICADOR DE INSTRUCCIONES INDICA A LA SECCIN DE TEMORIZACIN Y CONTROL QUE EJECUTA LA INSTRUCCIN ESPECIFICA. LA ORGANIZACIN DE LA CPU MOSTRADA EN LA FIGURA 4.7 ES UNA VERSIN SIMPLIFICADA. LA MAYORA DE LAS CPU DE LOS MICROPROCESADORES CONTIENE COMO MNIMO ALGUNOS REGISTROS MS 8 Y 16 BITS.

OPERACIN DE LA MICROCOMPUTADORA CONSIDERAR LA SENCILLA TAREA DE SUMAR TRES NMEROS COMO 10 + 5 + 18 = 33 10. PUEDE ESCRIBIRSE UN PEQUEO PROGRAMA DE MICRICOMPUTADORA PARA QUE REALICE ESTA TAREA ELEMENTAL SIGUIENDO LOS PASOS QUE ACONTINUACIN SE INDICAN: INSTRUCCIN 1 CARGAR (LOAD) EL PRIMER NMERO (1010) EN LA CPU. INSTRUCCIN 2 SUMAR (ADD) EL SEGUNDO NMERO (510) AL PRIMERO. INSTRUCCIN 3 SUMAR (ADD) EL TERCER NMERO (1810) A LA SUMA DE LOS DOS PRIMEROS. INSTRUCCIN 4 ALMACENAR (STORE) LA SUMA DE LOS TRES NMEROS (3310) EN LA POSICIN 200016 DE LA MEMORIA DE DATOS. DESPUS DE CARGALAS EN LA MEMORIA DE PROGRAMA, LAS INSTRUCCIONES ANTERIORES DEBEN APARECER COMO LAS DEL DIAGRAMA DE MEMORIA DE LA FIGURA 4.10. OBSERVAR QUE LAS PRIMERA INSTRUCCIN COMIENZA EN LA DIRECCIN 0000H. LA PRIMERA INSTRUCCN (CARGAR EL NMERO 0AH) TIENE DOS BYTES DE MEMORIA. EL PRIMER BYTE DE MEMORIA CONTIENE LA PARTE DE OPERACIN DE LA INSTRUCCN, MIENTRAS QUE EL SEGUNDO BYTE DE MEMORIA CONTIENE EL OPERANDO. EL CDIGO DE OPERACIN LOAD (CARGAR) ES 86H (1 0001102) PARA EL MICROPROCESADOR QUE SE ESTE UTILIZANDO EN ESTE EJEMPLO. EL OPERANDO 0AH (0000 10102) ES EL PRIMER NMERO QUE SE VA ACARGAR EN EL ACUMULADOR DEL MICROPROCESADOR. VER LA FIGURA 4.10 QUE ES COSTUMBRE REPRESENTAR LAS CANTIDADES BINARIAS EN NOTACIN HEXADECIMAL. SUPONER QUE EL PROGRAMA SE COLOCA EN EL BLOQUE DE RAM DE LA MICROCOMPUTADORA ILUSTRADA EN LA FIGURA 4.1