L3 - Analiza experimental a sistemelor logice combinaionale implementate cu circuite integrate

Lucrarea de laborator 3 ANALIZA EXPERIMENTAL A SISTEMELOR LOGICE COMBINAIONALE IMPLEMENTATE CU CIRCUITE INTEGRATE 1. Scopul lucrrii - Verificarea experimental a funcionrii porilor logice. - Aplicarea tehnicilor de proiectare a SLS pentru aplicaii concrete, implementarea SLC n logica I-SAU-NU, n logica I-NU i verificarea experimental a funcionrii SLC. 2. Verificarea experimental a funcionrii porilor logice folosind programul LogicSim a) Se verific funcionarea porilor care implementeaz funciile logice elementare.

b) Se verific posibilitatea implementrii funciilor logice I, SAU, NU numai cu ajutorul unor pori de tipul I-NU (NAND)

-1-

L3 - Analiza experimental a sistemelor logice combinaionale implementate cu circuite integrate

3. Proiectarea SLC care comand o lamp de semnalizare

a b c a

SLC

b c d

SLC

Diferitele moduri de funcionare a SLC pentru comanda lmpilor de semnalizare sunt descrise prin funciile logice y sau f, ale cror tabele de adevr au fost reprezentate n diagramele Karnaugh de trei sau de patru variabile de mai jos. Se vor obine ecuaiile logice simplificate din fiecare diagram Karnaugh i se vor implementa n logica I-SAU-NU, n logica NAND i apoi se va verifica funcionarea fiecrui SLC folosind programul LogicSim.
y1 y2

ab
00 0 1 01 11 10

ab
00 0 1 01 11 10

0 0

1 0

1 1

1 1

1 0

0 0

1 1

1 1

y3

y4

ab
00 0 1 01 11 10

ab
00 0 1 01 11 10

0 0

0 1

1 1

1 1

0 1

0 0

1 1

1 1

y5

y6

ab
00 0 1 01 11 10

ab
00 0 1 01 11 10

0 1

1 1

1 1

0 1

1 1

1 1

0 0

1 1

y7

y8

ab
00 0 1 01 11 10

ab
00 0 1 01 11 10

1 1

1 1

1 0

0 1

0 1

1 1

0 0

1 1

-2-

L3 - Analiza experimental a sistemelor logice combinaionale implementate cu circuite integrate

y9

y10

ab
00 0 1 01 11 10

ab
00 0 1 01 11 10

0 1

1 0

1 0

0 1

1 0

1 1

0 0

1 0

f1

f2

cd 1

ab

00 1 1

01 0 0 0 0

11 1 0 0 1

10 1 1 1 1

cd 1

ab

00 1 1 0 0

01 1 1 0 0

11 1 1 1

10 1 1

01 11 10

01 11 10

f3

f4

cd

ab

00 0

01 0 1 1 0

11 1 1 1 1

10 1 1 -

cd

ab

00 1

01 1 1 0 0

11 1 1 1

10 1 1

01 11 10

0 0 0

01 11 10

1 0 0

f5

f6

cd

ab

00 0

01 0 0 1 1

11 1 -

10 1 -

cd

ab

00 1

01 1 1 0 0

11 1 1 1

10 1 1

01 11 10

0 1 0

01 11 10

1 0 0

-3-

L3 - Analiza experimental a sistemelor logice combinaionale implementate cu circuite integrate

f7

f8

cd

ab

00 1

01 1 1 1 1

11 0 1 0

10 1 1 0 0

cd

ab

00 1

01 1 0 1

11 1 0 1

10 1 1 1 0

01 11 10

1 1

01 11 10

1 0

f9

f10

cd

ab

00 1

01 1 1 -

11 0 1

10 0 0 0 -

cd

ab

00 1

01 1 1 0 0

11 1 0 1

10 1 1

01 11 10

1 1 1

01 11 10

1 -

-4-