Carmen Musat Circuite Electronice in Tehnica de Calcul B

nvmntul profesional i tehnic n domeniul TIC Proiect cofinanat din Fondul Social European n cadrul POS DRU 2007-2013
Beneficiar Centrul Naional de Dezvoltare a nvmntului Profesional i Tehnic

str. Spiru Haret nr. 10-12, sector 1, Bucureti-010176, tel. 021-3111162, fax. 021-3125498, vet@tvet.ro
Titlul modulului CIRCUITE ELECTRONICE N TEHNICA DE CALCUL Material de nvare partea II
Domeniul: Informatic Calificarea: Tehnician echipamente de calcul Nivel 3 avansat
2009
AUTOR: CARMEN MUAT Profesor grad didactic I, Colegiul Tehnic Edmond Nicolau Bucureti
COORDONATOR: SIDOR COSTINAI Profesor drd., Colegiul Tehnic INFOEL, Bistria
CONSULTAN: IOANA CRSTEA expert CNDIPT GABRIELA CIOBANU expert CNDIPT ANGELA POPESCU expert CNDIPT DANA STROIE expert CNDIPT
Acest material a fost elaborat n cadrul proiectului nvmntul profesional i tehnic n domeniul TIC, proiect cofinanat din Fondul Social European n cadrul POS DRU 20072013
Cuprins
I. Introducere....................................................................................................................................4 II. Resurse......................................................................................................................................13 Tema 1. Funcii logice; forme de reprezentare a funciilor logice.............................................13 Tema 1. Funcii logice; forme de reprezentare a funciilor logice.............................................18 Tema 2. Pori logice ..................................................................................................................25 Tema 2. Pori logice ..................................................................................................................36 Tema 3. Circuite logice combinaionale ...................................................................................39 Tema 3. Circuite logice combinaionale ...................................................................................45 Tema 3. Circuite logice combinaionale ...................................................................................54 Tema 3. Circuite logice combinaionale ...................................................................................62 Tema 3. Circuite logice combinaionale ...................................................................................69 Tema 4. Circuite logice secveniale...........................................................................................72 Tema 4. Circuite logice secveniale...........................................................................................81 Tema 4. Circuite logice secveniale...........................................................................................93 Tema 5. Memorii.......................................................................................................................99 Tema 5. Memorii.....................................................................................................................103 Tema 6. Microprocesorul.........................................................................................................108 Tema 7. Microcontrolerul........................................................................................................116 Tema 8. Metode de protejare a mediului nconjurtor ............................................................133 III. Glosar.....................................................................................................................................136 IV. Bibliografie............................................................................................................................138
I. Introducere
Prezentul material de nvare a fost elaborat pentru Modulul CIRCUITE ELECTRONICE N TEHNICA DE CALCUL Domeniul: Informatic Calificarea: Tehnician echipamente de calcul Nivelul de calificare: 3 avansat Materialul cuprinde: fie de documentare activiti de nvare glosar
Prezentul material de nvare se adreseaz elevilor din cadrul colilor postliceale, domeniul Informatic, calificarea Tehnician echipamente de calcul i cuprinde numai partea de electronic digital din modulul Circuite electronice n tehnica de calcul . El ofer cunotine care permit dezvoltarea abilitilor practice privind structura intern, parametrii specifici i funcionarea circuitelor integrate digitale ( pori logice, CLC, CLS, memorii, microprocesoare, microcontrolere) i utilizarea lor n tehnica de calcul, n condiiile participrii nemijlocite i responsabile la un proces instructiv-formativ centrat pe nevoile i aspiraiile elevilor. Activitile de nvare urmresc competenele i condiiile de aplicabilitate ale criteriilor de performan din Standardul de Pregtire Profesional. Se poate folosi att prezentul material ( n form printabil ) ct i varianta online. Fiele de documentare ofer cunotinele necesare atingerii competenelor. Activitile de nvare propuse vor permite formarea deprinderilor necesare atingerii competenelor. Activitile de nvare reprezint modele. n cadrul procesului de nvare se pot realiza i alte activiti de nvare necesare atingerii competenelor, n funcie de particularitile fiecrui elev. Activitile de nvare se vor efectua att n timpul orelor de curs, ct i n afara acestora, prin studiu individual sau ca teme pentru acas. Glosarul este util pentru lmurirea rapid a unor neclariti privind terminologia. Competenele dobndite dup parcurgerea materialului de nvare sunt: 15.2. Identific circuitele integrate analogice i digitale. 15.3 Analizeaz funcionarea montajelor cu circuite electronice 15.4. Verific funcionalitatea circuitelor cu componente discrete, a circuitelor integrate analogice i a circuitelor integrate digitale. 15.5. Remediaz defectele montajelor cu circuite electronice
Competena / Rezultatul nvrii 15.2. Identific circuitele integrate analogice i digitale.
Teme Tema 2. Pori logice
Elemente component Fia de documentare 2.1. Pori logice; simbol, tabel de adevr, funcionare, verificare Activitatea de invatare 2.1.1. Pori logice; identificarea circuitelor i a pinilor
Tema 3. Circuite logice combinaionale
Fia de documentare 3.1. Codificatoare Activitatea de nvare 3.1.1. Codificatoareidentificarea circuitelor i a pinilor acestora Fia de documentare 3.2 Decodificatoare Activitatea de nvare 3.2.1. Decodificatoareidentificarea circuitelor i a pinilor acestora Fia de documentare 3.3 Multiplexorul; implementarea funciilor logice cu multiplexoare Activitatea de nvare 3.3.1. Multiplexoareidentificarea circuitelor i a pinilor acestora Fia de documentare 3.4 Demultiplexorul Activitatea de nvare 3.4.1. Demultiplexoareidentificarea circuitelor i a pinilor acestora
Tema 4. Circuite logice secveniale
Fia de documentare 4.2. Numrtoare
Competena / Rezultatul nvrii
Teme
Elemente component Activitatea de invatare 4.2.1. Numrtoare identificarea circuitelor i a pinilor acestora
Tema 5. Memorii
Fia de documentare 5.1 Memorii ROM Activitatea de nvare 5.1.1. Caracteristicile memoriei ROM Fia de documentare 5.2 Memorii RAM Activitatea de nvare 5.2.2. Utilizarea memoriilor RAM n aplicaii specifice
Tema 6. Microprocesoare
Fia de documentare 6.1. Microprocesoare Activitatea de nvare 6.1.3. Evoluia microprocesoarelor
Tema 7. Microcontrolere
Fia de documentare 7.1. Microcontrolere Activitatea de nvare 7.1.1. Identificarea microcontrolerelor
15.3 Analizeaz funcionarea montajelor cu circuite electronice
Tema 1. Funcii logice. Forme de reprezentare a funciilor logice
Fia de documentare 1.1. Funcii logice Activitatea de nvare 1.1.1. Funcii logice de o variabil Activitatea de nvare 1.1.2. Funcii logice de dou variabile Fia de documentare 1.2. Forme de reprezentare a funciilor logice 6
Teme
Elemente component Activitatea de nvare 1.2.1. Forme de reprezentare a funciilor logice Activitatea de nvare 1.2.2. Forme de reprezentare a funciilor logice. Minimizarea funciilor logice cu diagrama VeitchKarnaugh Fia de documentare 2.1. Pori logice; simbol, tabel de adevr, funcionare, verificare Activitatea de nvare 2.1.2. Pori logice: funcionare, verificare Activitatea de nvare 2.1.3. Pori logice: tabele de adevr Fia de documentare 2.2. Implementarea funciilor logice cu pori logice Activitatea de nvare 2.2.1. Implementarea funciilor logice cu pori logice
Tema 2. Pori logice
Fia de documentare 3.1. Codificatoare Activitatea de nvare 3.1.2. Codificatoare analiza i verificarea funcionrii Fia de documentare 3.2 Decodificatoare Activitatea de nvare 3.2.2. Decodificatoare analiza i verificarea 7
Teme
Elemente component funcionrii Fia de documentare 3.3 Multiplexorul; implementarea funciilor logice cu multiplexoare Activitatea de nvare 3.3.2. Utilizarea multiplexoarelor; implementarea funciilor logice cu multiplexoare Activitatea de nvare 3.3.3. Multiplexoare analiza i verificarea funcionrii Fia de documentare 3.4 Demultiplexorul Activitatea de nvare 3.4.2 Demultiplexorul analiza i verificarea funcionrii Fia de documentare 3.5. Comparatoare Activitatea de nvare 3.5.1. Comparatoare
Fia de documentare 4.1. Circuite bistabile digitale Activitatea de nvare 4.1.1. Circuite bistabile digitale tabele de adevr, utilizri Activitatea de nvare 4.1.2. Circuite bistabile digitale analiza i verificarea funcionrii Fia de documentare 4.2. Numrtoare 8
Teme
Elemente component Activitatea de nvare 4.2.2.Numrtoare analiza i verificarea funcionrii Activitatea de nvare 4.2.3.Numrtoare analiza funcionrii Activitatea de nvare 4.2.4.Utilizarea numrtoarelor n aplicaii specifice Fia de documentare 4.3. Registre de deplasare Activitatea de nvare 4.3.1.registre de deplasare analiza i verificarea funcionrii Activitatea de nvare 4.3.2. Utilizarea registrelor de deplasare n aplicaii specifice
Tema 5. Memorii
Fia de documentare 5.1 Memorii ROM Activitatea de nvare 5.1.1. Caracteristicile memoriei ROM Fia de documentare 5.2 Memorii RAM Activitatea de nvare 5.2.1. Memoria RAM funcionare Activitatea de nvare 5.2.2. Utilizarea memoriilor RAM n aplicaii specifice Activitatea de nvare 5.2.3. nscrierea i citirea datelor n i din memoria 9
Teme
Elemente component RAM
Tema 6. Microprocesoare
Fia de documentare 6.1. Microprocesoare Activitatea de nvare 6.1.1. Moduri de adresare a memoriei de ctre microprocesor Activitatea de nvare 6.1.2. Regitri microprocesorului Activitatea de nvare 6.1.3. Evoluia microprocesoarelor
Tema 7. Microcontrolere
Fia de documentare 7.1. Microcontrolere Activitatea de nvare 7.1.2. Prile componente ale unui microcontroler i rolul acestora Activitatea de nvare 7.1.3. Programarea microcontrolerului
15.4. Verific funcionalitatea circuitelor cu componente discrete, a circuitelor integrate analogice i a circuitelor integrate digitale.
Tema 2. Pori logice
Fia de documentare 2.1. Pori logice; simbol, tabel de adevr, funcionare, verificare Activitatea de invatare 2.1.2. Pori logice: funcionare, verificare
Fia de documentare 3.1. Codificatoare Activitatea de invatare 3.1.2. Codificatoare analiza i verificarea funcionrii Fia de documentare 3.2 10
Teme
Elemente component Decodificatoare Activitatea de invatare 3.2.2. Decodificatoare analiza i verificarea funcionrii Fia de documentare 3.3 Multiplexorul; implementarea funciilor logice cu multiplexoare Activitatea de invatare 3.3.3. multiplexorul analiza i verificarea funcionrii Fia de documentare 3.4 Demultiplexorul Activitatea de nvare 3.4.2 Demultiplexorul analiza i verificarea funcionrii
Fia de documentare 4.1. Circuite bistabile digitale Activitatea de nvare 4.1.2. Circuite bistabile digitale analiza i verificarea funcionrii Fia de documentare 4.2. Numrtoare Activitatea de nvare 4.2.2.Numrtoare analiza i verificarea funcionrii Activitatea de nvare 4.2.4.Numrtoare Utilizarea numrtoarelor n aplicaii specifice Fia de documentare 4.3. 11
Teme
Elemente component Registre de deplasare Activitatea de nvare 4.3.1.Registre de deplasare analiza i verificarea funcionrii
15.5. Remediaz defectele montajelor cu circuite electronice
Fia de documentare 3.1. Codificatoare Activitatea de nvare 3.1.3. Codificatoare remedierea defectelor
Tema 5. Memorii
Fia de documentare 5.2 Memorii RAM Activitatea de nvare 5.2.3. nscrierea i citirea datelor n i din memoria RAM
Tema 8. Metode de protejare a mediului nconjurtor
Fia de documentare 8.1. Depozitarea i reciclarea deeurilor Activitatea de nvare 8.1.1. Depozitarea i reciclarea deeurilor
Absolventul nvmntului postliceal cu specialitatea Tehnician echipamente de calcul trebuie s fie capabil s utilizeze echipamentele de calcul i reelele de calculatoare, s cunoasc i s utilizeze protocoale i terminologii de reea, s cunoasc i aplice topologii de reele locale (LAN) i reele globale (WAN), modele de referin OSI (Open System Interconnection), s utilizeze cabluri, unelte pentru cablarea structurat, router-e n conformitate cu standardele n vigoare, s utilizeze componente electronice n aplicaii specifice tehnicii de calcul.
12
II. Resurse
Tema 1. Funcii logice; forme de reprezentare a funciilor logice Fia de documentare 1.1Funcii logice
Funciile logice sunt funcii de n variabile ce se caracterizeaz prin faptul c att variabilele ct i funcia nu pot lua dect dou valori distincte ( 0 sau 1). Teorem: Numrul N al funciilor de n variabile binare este egal cu 2m, unde m=2n; Pentru n variabile binare (n bii) exist m=2n configuraii distincte. Un mod de reprezentare al funciilor logice este tabelul de adevr un tabel care n coloana/coloanele din stnga listeaz toate elementele mulimii valorilor posibile de intrare, iar n coloana/coloanele din dreapta (coloanele de ieire) sunt listate valorile corespunztoare ieirilor. 1. Funcii de 1 variabil n=1 variabile de intrare (x) m=2n=21=2 configuraii distincte i N=2m=22=4 funcii de o variabil (f0, f1, f2 i f3) x 0 1 f0(x)=0 f1(x)= x f2(x)=x f3(x)=1 funcia ZERO funcia NOT funcia DRIVER funcia TAUTOLOGIE f0 0 0 f1 1 0 f2 0 1 f3 1 1
2. Funcii de 2 variabile n=2 variabile de intrare (x, y) m=2n=22=4 configuraii distincte ale variabilelor i N=2m=24=16 funcii de 2 variabile (f0, f1, f2 f15) x 0 0 1 1 y 0 1 0 1 f0 0 0 0 0 f1 1 0 0 0 f2 0 1 0 0 f3 1 1 0 0 f4 0 0 1 0 f5 1 0 1 0 f6 0 1 1 0 f7 1 1 1 0 f8 0 0 0 1 f9 1 0 0 1 f10 0 1 0 1 f11 1 1 0 1 f12 0 0 1 1 f13 1 0 1 1 f14 0 1 1 1 f15 1 1 1 1
Recunoatem: f0(x,y)=0 funcia ZERO f3(x,y)= x funcia NOT 13
f5(x,y)= y funcia NOT f12(x,y)=x funcia DRIVER f10(x,y)=y funcia DRIVER f15(x,y)=1 funcia TAUTOLOGIE Analizm funciile f8, f7, f14, f1, f6 i f9: f8 funcia I (AND) realizeaz produsul logic xy x 0 0 1 1 y 0 1 0 1 f8(x,y)=xy 0 0 0 1
f8 funcia I (AND) ia valoarea 1 f7
variabilele de intrare iau valoarea 1

x y
funcia I NEGAT (NAND) realizeaz produsul logic negat x 0 0 1 1 y 0 1 0 1 f7(x,y)= x y 1 1 1 0
f7 funcia I NEGAT (NAND) ia valoarea 0 valoarea 1 f14
variabilele de intrare iau
funcia SAU (OR) realizeaz suma logic x + y x y f14(x,y)=x+y 0 0 0 0 1 1 1 0 1 1 1 1
f14 funcia SAU (OR) ia valoarea 0 f1
variabilele de intrare iau valoarea 0

x +y
funcia SAU NEGAT (NOR) realizeaz suma logic negat x 0 0 1 1 y 0 1 0 1 f1(x,y)= x +y 1 0 0 0
f1 funcia SAU NEGAT (NOR) ia valoarea 1 valoarea 0
variabilele de intrare iau
14
f6 funcia SAU EXCLUSIV (XOR) realizeaz suma logic modulo2 x y x 0 0 1 1 y 0 1 0 1 f6(x,y)=

x y
0 1 1 0
f6 funcia SAU EXCLUSIV (XOR) ia valoarea 0 iau valoarea 0 sau valoarea 1
variabilele de intrare
f9 funcia SAU EXCLUSIV NEGAT (NXOR) realizeaz suma logic modulo2 negat x y f6(x,y)= x y
x y
0 0 1 1
0 1 0 1
1 0 0 1
f9 funcia SAU EXCLUSIV NEGAT (NXOR) ia valoarea 1 variabilele de intrare iau valoarea 0 sau valoarea 1 (variabilele de intrare au aceeai valoare).
15
Activitatea de nvare 1.1.1 Funcii logice de o variabil Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil 1. S precizezi funciile logice de 1 variabil Durata: 5 min Tipul activitii: De potrivire Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii) Se poate lucra individual sau n perechi Sarcina de lucru n partea stng avei denumirea funciilor de o variabil iar n partea dreapt reprezentarea lor sub form de tabel. Potrivii denumirea din partea stng cu coloana corespunztoare din tabelul de adevr Funcia zero Funcia NOT Funcia driver Funcia tautologie X 0 1 0 1 0 0 1 0 1 1
n cazul n care nu reuii s potrivii corect noiunile, consultai fia de documentare 1.1.
Activitatea de nvare 1.1.2 Funcii logice de 2 variabile Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil 1.S precizezi funciile logice de 2 variabile Durata: 10 min Tipul activitii: De potrivire Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii) Se poate lucra individual sau n perechi Sarcina de lucru Avei la dispoziie un co cu numere 0 i un co cu numere 1 i tabelul de mai jos. x 0 0 1 1 y 0 1 0 1 f0 f3 f5 f6 f7 f8 f9 f14 f15
Potrivii corespunztor numerele 0 i 1 pentru a obine reprezentarea corect a funciei ce este denumit la nceputul fiecrei coloane Precizm c denumirea funciilor numerotate de la 0 la 15 este: f0(x,y)=0 funcia ZERO f3(x,y)= x funcia NOT y f5(x,y)= funcia NOT f6 funcia SAU EXCLUSIV (XOR) realizeaz suma logic modulo2 x y f7 funcia I NEGAT (NAND) realizeaz produsul logic negat x y f8 funcia I (AND) realizeaz produsul logic xy f9 funcia SAU EXCLUSIV NEGAT (NXOR) realizeaz suma logic modulo2 negat f14 funcia SAU (OR) realizeaz suma logic x + y f15(x,y)=1 funcia TAUTOLOGIE Autoevaluare Se acord cte un punct pentru fiecare potrivire corect.
x y
Tema 1. Funcii logice; forme de reprezentare a funciilor logice Fia de documentare 1.2 Forme de reprezentare a funciilor logice
1. Expresia logic boolean f= A B + A B + A B Se poate prelucra (aduce la o form mai simpl) folosind postulatele i teoremele algebrei logice. De exemplu funcia de mai sus poate deveni, folosind postulatele i teoremele algebrei logice: f= A B + B
2. Tabelul de adevr Este un tabel care listeaz n coloana (coloanele) din stnga toate elementele mulimii valorilor posibile de intrare configuraiile distincte ale variabilelor de intrare, iar n coloana (coloanele) din dreapta coloanele de ieire, sunt listate valorile corespunztoare ieirilor. Exemplu: tabelul de adevr pentru funcia logic boolean exprimat la punctul 1. este: A 0 0 1 1 B 0 1 0 1 f 1 0 1 1
Obs.: Vezi fia de documentare 1.1 Funcii logice
3. Exprimarea analitic prin forme canonice: forma canonic normal disjunctiv (fcnd) f = i Pi , unde i
P i
i =0 2 n 1
reprezint valorile funciei din tabelul de adevr, iar termenii canonici disjunctivi (mintermeni).
Un mintermen este un produs logic care conine toate variabilele luate o dat i numai o dat. Variabila va fi negat dac are valoarea 0, sau nenegat dac are valoarea 1, n cadrul combinaiei corespunztoare mintermenului respectiv.
Exemplul 1: Pentru funcia de la punctul 1., forma canonic normal disjunctiv este fcnd = P0 + P2 + P3 = A B + A B+ A B
Exemplul 2 : Pentru funcia de 3 variabile dat prin tabelul de adevr: 0 1 2 3 4 5 6 7 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 f 0 0 0 1 0 1 1 0

i
0 = 0
P i
P0 = A B C
1 = 0 2 = 0 3 = 1 4 = 0 5 = 1 6 = 1 7 = 0
P 1 = A B C
P2 = A B C
P3 = A B C
P4 = A B C
P5 = A B C
P6 = A B C
P7 = A B C
f = P3 + P5 + P6 (fcnd) forma canonic normal disjunctiv
forma canonic normal conjunctiv (fcnc)

2 n 1 i =0
f = i S i (se iau n consideraie acei i egali cu 0) unde i

Si
reprezint valorile funciei din tabelul de adevr, iar termenii canonici disjunctivi (maxtermeni).
Un maxtermen este o sum logic n care fiecare variabil apare o dat i numai o dat. Variabila va fi negat sau nu, dup cum are valoarea 1 sau 0 n combinaia care genereaz maxtermenul respectiv.
Exemplul1: Pentru funcia mai sus reprezentat ( punctul 1.), forma canonic normal conjunctiv este fcnc = S1 = A + B Exemplul 2 : Pentru funcia de 3 variabile dat prin tabelul de adevr: 0 1 2 3 4 5 6 7 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 f 0 0 0 1 0 1 1 0
i
0 = 1 1 = 1 2 = 1 3 = 0 4 = 1 5 = 0 6 = 0 7 = 1
Si S0 = A + B +C S1 = A + B + C S2 = A + B + C S3 = A + B + C S4 = A + B + C S5 = A + B + C S6 = A + B + C S7 = A + B + C
f = S0 g S1 g S2 g S4 g S7
(fcnc)- forma canonic normal conjunctiv
4. Forma elementar
f = A B + B C
Termenii formei elementare nu conin toate variabilele de intrare. Forma elementar este dat sau se obine din formele canonice prin minimizare.
5. Forma neelementar
f = A (B +C ) +(B +C ) ( A +C )
Conine negri de mai multe variabile, incluziuni, paranteze. Se prelucreaz i se aplic postulatele i teoremele algebrei booleene.
6. Diagrama Veitch Karnaugh.
Diagrama Veitch Karnaugh este o reprezentare grafic a tuturor combinaiilor unice ntre variabile. Fiecare termen minimal este reprezentat printr-o celul. Celulele sunt aezate astfel nct dou celule adiacente reprezint termeni minimali ce difer doar printr-o variabil. Observaie: i celulele de la extremitile unei linii (sau unei coloane) sunt adiacente, deoarece termenii corespunztori difer doar printr-o variabil. Diagrama se completeaz cu valorile 0 sau 1 pe care le ia funcia pentru diverse combinaii ale variabilelor. a. funcii de 2 variabile A 0 B 0 1 P0 P1
1 P2 P3
b. funcii de 3 variabile AB C 0 1 00 P0 P1 01 P2 P3 11 P6 P7 10 P4 P5
c. funcii de 4 variabile AB CD 00 01 11 10 00 P0 P1 P3 P2 01 P4 P5 P7 P6 11 P12 P13 P15 P14 10 P8 P9 P11 P10
Se precizeaz care este cel mai semnificativ bit i cel mai puin semnificativ bit, pentru toate funciile definite n exemple sau exerciii. Exemplu 1: Pentru funcia mai sus reprezentat ( la punctul 1), diagrama Veitch Karnaugh este: A B 0 1 0 1 0 1 1 1
Funcia minimizat este f = A + B Exemplul 2: diagrama Veitch Karnaugh pentru funcia f= A B C D + A B C D + A B C D + A B C D
Funcia minimizat este f= B D
Exemplul 3: diagrama Veitch Karnaugh pentru funcia f= A B C + A B C + A B C + A B C
Funcia minimizat este f= C
Activitatea de nvare 1.2.1. Forme de reprezentare a funciilor logice Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S precizezi formele de reprezentare a funciilor logice
Durata: 20 min Tipul activitii: peer learning metoda grupurilor de experi Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): clasa de elevi se mparte n 4 grupe de lucru, fiecare grup primind o sarcin de lucru pe care o realizeaz n 10 min. Dup ce ai devenit experi n subtema studiat, se reorganizeaz grupele astfel nct n grupele nou formate s existe cel puin o persoan din fiecare grup iniial. Timp de 10 minute vei mpri cu ceilali colegi din grupa nou format cunotinele acumulate la pasul anterior. Sarcina de lucru: Fiecare grup va trebui s completeze cte o linie a tabelului, reprezentnd cele dou funcii prin forma indicat n prima coloan din tabel Forme de reprezentare a funciilor logice Tabel de adevr Forma canonic normal disjunctiv Forma canonic normal conjunctiv Diagram VeitchKarnaugh Alte sugestii si recomandari : Cel mai semnificativ bit este A. f1 =(A+B) C+A C f2 este funcia ce selecteaz toate numerele prime reprezentate pe 4 bii
Activitatea de nvare 1.2.2. Forme de reprezentare a funciilor logice. Minimizarea funciilor logice cu diagrama Veitch-Karnaugh Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S reprezini o funcie logic prin diagram Veitch-Karnaugh S minimizezi o fucie logic cu ajutorul diagramelor Veitch Karnaugh S reprezini termenii unei funcii minimizate S precizezi avantajele minimizrii unei funcii logice
Durata: 20 min Tipul activitii: exerciiu Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): clasa de elevi se mparte n 4 grupe de lucru, fiecare grup primind o sarcin de lucru pe care o realizeaz n 10 min. Dup ce ai rezolvat exerciiul primit, fiecare grup prezint clasei rezultatele obinute. Sarcina de lucru: Se prezint patru diagrame Veitch-Karnaugh
00 00 01 11 10 01 11 10 00 00 01 11 10 01 11 10 00 00 01 11 10 01 11 10 00 00 01 11 10 01 11 10
0 1 1 0
1 0 0 1 a)
1 0 0 1
0 1 1 0
0 0 1 0
1 0 1 0 b)
0 0 0 0
1 0 0 1
0 0 0 0
1 1 1 1
0 0 1 1 c)
0 0 0 0
1 0 0 1
0 0 0 0
0 0 0 0 d)
1 0 0 1
Pentru fiecare funcie sunt pui n eviden implicanii primi. Fiecare grup va alege o diagram i va trebui s rspund la urmtoarele cerine: 1. Notai ( numerotai ) fiecare implicant prim i reprezentai expresia acestuia 2. Reprezentai expresia funciei logice minimizate 3. Precizai avantajele minimizrii unei funcii logice
Alte sugestii si recomandari : Cel mai semnificativ bit este A. Pentru rezolvarea cerinelor consultai fia de documentare 1.2
Tema 2. Pori logice Fia de documentare 2.1. Pori logice; simbol, tabel de adevr, funcionare, verificare
Porile logice sunt cele mai simple circuite integrate digitale, fcnd parte din categoria circuitelor integrate pe scar mic, SSI ( Small Scale Integration), cu mai puin de 50 de tranzistoare integrate
Principalele porile logice sunt: 1. Poarta I ( AND) Simbol A B Tabel de adevr A 0 0 1 1 B 0 1 0 1 AB 0 0 0 1 AB
Expresia logic
f = AB
Configurarea pinilor pentru circuitul 74LS08
Tipuri de capsul : DIL14, SO14 2. Poarta SAU ( OR) Simbol A A+B B Tabel de adevr A 0 0 1 1 B 0 1 0 1 A+B 0 1 1 1 Expresia logic
f = A+B
Aspect fizic, configurarea pinilor pentru circuitul 7432:
Tipuri de capsul: DIL14, SO14 3. Poarta inversoare NU Simbol A A Expresia logic f=A
Tabel de adevr A 0 1 A 1 0
Aspec fizict, configurarea pinilor pentru circuitul 74LS04:
Tipuri de capsul : SO14, SOT353-5 pentru porile single gate 4. Poarta INU ( NAND) Simbol A A B Tabel de adevr Aspect fizic pentru circuitul 7400 A 0 0 1 1 B 0 1 0 1 A*B 1 1 1 0 Expresia logic
A B
f = A B
Tipuri de capsul: DIL14, SO14 sau SOT353-5 pentru porile single gate 5. Poarta SAUNU ( NOR) Simbol A B Tabel de adevr A 0 0 1 1 B 0 1 0 1 A+B 1 0 0 0 Expresia logic
A+ B
f = A +B
Aspect fizic pentru circuitul 74LS 02:
Tipuri de capsul: DIL14, SO14 sau SOT353-5 pentru porile single gate 5. Poarta SAUEXCLUSIV( XOR) Simbol A B Tabel de adevr A 0 B 0 A B 0 A Expresia logic
f = A B
0 1 1
1 0 1
1 1 0
Aspect fizic pentru circuitul 74LS86:
Tipuri de capsul: DIL14, SO14
Principalii parametrii ai porilor logice sunt: - nivel logic 0 - nivel logic 1 - VIH , VOH , IIH , IOH - marginea de zgomot - timpul de propagare tpd - puterea consumat - FAN OUT Valoarea tensiunii pentru 1 logic este 5V. Valoarea tensiunii pentru 0 logic este 0v Pentru intrare, valoarea minim acceptat pentru 1 logic este de 2V iar valoarea maxim acceptat pentru 0 logic este de 0,8V. Pentru ieire, valoarea minim acceptat pentru 1 logic este de 2,7V iar valoarea maxim acceptat pentru 0 logic este de 0,5V. PENTRU PORI TTL Nivelul acceptat al semnalului la ieire
Nivelul acceptat al semnalului la intrare
PENTRU PORI CMOS Nivelul acceptat al semnalului Nivelul acceptat al semnalului la intrare la ieire
De exemplu pentru seria 74LSXX: - tensiunea de alimentare: 4,75V-5,25V - VIL , VOL : 0,8V - Timp de propagare : 9ns - Putere consumat pe poart: 2nW Tipuri de capsule de circuite integrate:
Firme constructoare: Fairchild ( Fch), Motorola, NTE, Philips ( Ph), Texas Instruments ( TI)
Activitatea de nvare 2.1.1. Pori logice; identificarea circuitelor i a pinilor

Competena: 15.2 Identific circuitele integrate analogice i digitale Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S recunoti porile logice dup simbol i aspect S precizezi funciile intrrilor i ieirilor Durata: 10 min Tipul activitii: de potrivire Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): se poate lucra individual sau n perechi Sarcina de lucru 1. Asociai circuitele integrate de mai jos (A, B, C, D. E, F) cu denumirea porii logice corecpunztoare 2. Asociai pentru fiecare circuit numrul pinului cu funcia corespunztoare ( intrare, ieire, alimentare, mas) A B
Denumirea porii logice: Poarta i Poarta SAU Poarta I NEGAT Poarta SAU NEGAT INVERSOR Poarta SAU EXCLUSIV Funcia corespunztoare pinului: intrare ieire alimentare V+ mas De exemplu: Circuitul A: pin1 intrare, pin2 intrare, etc.
Activitatea de nvare 2.1.2. Pori logice; funcionare, verificare
Competena: 15.2 Identific circuitele integrate analogice i digitale 15.3 Analizeaz funcionarea montajelor cu circuite electronice 15.4 Verific funcionalitatea circuitelor cu componente discrete, a circuitelor integrate analogice i a circuitelor integrate digitale Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S recunoati porile logice dup simbol i aspect S precizezi funciile intrrilor i ieirilor S precizezi parametrii porilor logice S evaluezi parametrii porilor logice
Durata: 50 min Tipul activitii: lucrare practic de laborator Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): clasa se mparte pe grupe de cte 2-3 elevi, n funcie de dotarea laboratorului de electronic digital. Grupele de elevi vor efectua independent lucrarea de laborator, avnd la dispoziie cataloage de circuite integrate digitale, aparate de msur i control, osciloscop, machet de laborator pentru studiul porilor logice. Sarcina de lucru I. Se identific tipul circuitului integrat digital (porta logic implementat) i pinii circuitului integrat, folosind diverse circuite integrate logice i cataloage pentru circuite integrate logice. II. Se msoar parametrii porilor logice ( nivel logic 1, nivel logic 0, la intrare i ieire, rspunsul porii logice n diverse situaii, timp de ntrziere) i se verific funcionarea diverselor pori logice. Se realizeaz urmtoarele montaje de msur: 1. O poart logic, de exemplu poarta I, se conecteaz cu intrrile la 0V ( 0 logic) sau 5 V ( 1 logic). Cu ajutorul unui voltmetru se msoar tensiunea pentru intrrile porii n cele dou stuaii i tensiunea la ieirea porii logice pentru 0 logic i 1 logic. 2. Se completeaz tabelul de adevr, n urma verificrii funcionrii, i se compar cu tabelul de adevr dedus logic.
Exemplu:
A=0 B=0 f=0
A=1 B=0 f=0
A=0 B=1 f=0 A 0 0 1 1 B 0 1 0 1 A*B 0 0 0 1 A*B n urma verificrii
A=1 B=1 f = 1 ledul lumineaz
Tabelul de adevr:
3.
Se repet i pentru celelalte pori logice: SAU, INVERSOR, I NEGAT, SAU NEGAT, SAU EXCLUSIV
III. 1. Se verific, utiliznd un osciloscop, rspunsul porii logice n diverse situaii ( de exemplu ntrzierea introdus de un inversor, reprezentat n fig. B)
Fig. A Fig. B 2. Rspunsul tipic al ieirii porii logice la variaia tensiunii de la intrare
Activitatea de nvare 2.1.3 Pori logice; Tabele de adevr

Competena: 15.3 Analizeaz funcionalitatea montajelor cu circuite electronice Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S recunoti porile logice dup simbol i aspect S reprezini tabelele de adevr asociate porilor logice
Durata: 15 min Tipul activitii: peer learning metoda grupurilor de experi Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): clasa de elevi se mparte n 4 grupe de lucru, fiecare grup primind o sarcin de lucru pe care o realizeaz n 5 minute. Dup ce ai devenit experi n subtema studiat, se reorganizeaz grupele astfel nct n grupele nou formate s existe cel puin o persoan din fiecare grup iniial. Timp de 10 minute vei mpri cu ceilali colegi din grupa nou format cunotinele acumulate la pasul anterior. Sarcina de lucru Fiecare grup va trebui s completeze tabelul de adevr corespunztor unuia dintre circuitele integrate digitale ( pori logice) prezentate mai jos: A B
Dup reorganizarea grupelor, vei mprti experiena cu ceilali membrii ai grupei, completnd toate tabelele de adevr
Tema 2. Pori logice Fia de documentare 2.2. Implementarea funciilor logice cu pori logice
n cazul sintezei circuitelor logice combinaionale se cunoate funcia pe care trebuie s o realizeze circuitul i trebuie determinat structura acestuia. Sinteza unui CLC ( circuit logic combinaional) presupune parcurgerea urmtoarelor etape: definirea funciei; minimizarea funciei; determinarea schemei circuitului. Schema circuitului poate avea mai multe forme, n funcie de expresia dup care se implementeaz funcia: cu pori logice I, SAU, NU (AND, OR, NOT); cu pori I NU (NAND); cu pori SAU NU (NOR). Prin implementarea unei funcii logice sau a unui sistem de funcii, se nelege realizarea acestora cu circuite integrate, adic, proiectarea i desenarea schemei cu simbolurile logice asociate circuitelor i calcularea numrului de circuite integrate necesare. Pentru minimizarea implementrii unei funcii logice trebuie: s se utilizeze circuite integrate ct mai puin dispersate ca tipuri; s se aleag tipul de circuit integrat cel mai potrivit pentru implementare. Pentru o implementare eficient (care necesit un numr minim de circuite integrate), se pleac ntotdeauna de la forma minimizat a funciei (forma elementar). Exemplu: f = A + AB = A +B
Se observ urmtoarele: Pentru f = A + AB este nevoie de 1 poart I cu 2 intrri, 1 poart SAU cu 2 intrri i 1 inversor. Aceeai funcie poate fi exprimat prin f = A +B, caz n care nu avem nevoie dect de o poart I cu 2 intrri. n cel de-al doilea caz folosim mai puine circuite, avantajele fiind: - avantaj financiar, - stabilitate mai mare, - timp de ntrziere mai mic.
Activitatea de nvare 2.2.1. Implementarea funciilor logice cu pori logice

Competena: 15.3 Analizeaz funcionalitatea montajelor cu circuite electronice Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S defineti o funcie logic n funcie de o situaie dat S implementezi o funcie logic cu pori logice
Durata: 20 min Tipul activitii: studiu de caz Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): se poate lucra individual sau pe grupe Sarcina de lucru: Se pune problema rezolvrii polurii cu reziduuri toxice. Pentru aceasta se construiete un incinerator pentru astfel de reziduuri
Cantitatea de reziduuri toxice ce se introduce n incinerator este determinat n funcie de mrimea flcrii de incinerare. Dac flacra nu mai este aprins, reziduurile toxice nu mai sunt neutralizate i exist pericolul polurii foarte grave, fiind necesar o instalaie de neutralizare n imediata apropiere a evacurii gazelor de ardere. Prin urmare este necesar montarea unui sistem de detectare a flcrii care s determine deschiderea sau nchiderea valvei pentru introducerea gazelor toxice n incinerator. Problema se poate rezolva cu trei senzori, A, B i C, care s detecteze prezena flcrii i mrimea ei. Cei trei senzori pot fi conectai ca n figura de mai jos:
a. Analizai sistemul din punct de vedere al siguranei, alegnd soluia cea mai bun ( cnd securitatea este maxim, cnd securitatea este buna, cnd cantitatea de gaze toxice introduse este micorat sau cnd nu se asigur securitatea sistemului) b. Determinai funcia logic ce comand deschiderea sau nchiderea valvei de introducere a gazelor toxice i reprezentai-o sub form de tabel i sub form canonic disjunctiv c. Implementai funcia determinat cu pori logice d. Alegei varianta cea mai bun de implementare Sugestii de rezolvare: determinai mai multe situaii de rezolvare a problemei( toi senzorii detecteaz flacra, sau 2 senzori detecteaz flacra ) i alegei soluia care s coste puin dar s i asigure sigurana sistemului i a mediului nconjurtor. Autoevaluare: se puncteaz funcia determinat corect, alegerea variantei optime ( din punct de vedere al siguranei i al numrului de circuite folosite) i implementarea corect a funciei alese cu pori loogice. Se ine cont de gndirea critic i de puterea de analiz.
Tema 3. Circuite logice combinaionale Fia de documentare 3.1. Codificatoare

Circuitele logice combinaionale (CLC) se caracterizeaz prin faptul c variabilele de ieire depind numai de variabilele de intrare i exist doar n prezena acestora. CLC sunt circuite fr memorie. Ecuaia de funcionare a unui CLC este de forma:
1 Yk=fk(xn1,,x1,x0);k= 1, m
x0 x1 xn - 1 : : .
y0
CLC
y1 ym - 1
Circuitul logic combinaional care furnizeaz la ieiri un cuvnt binar de k bii atunci cnd numai una dintre cele n intrri ale sale este activ, poart denumirea de codificator Codificatorul zecimal binar: la intrare se aplic datele n sistem zecimal ( n = 10), iar la ieire apar datele codificate n binar (m = 10 cuvinte de cte k = 4 bii ). Numrul cuvintelor generate la ieirea codificatorului este egal cu numrul intrrilor sau liniilor de cuvnt de intrare. Se prezint schema circuitului de codificare zecimal-binar. Se poate nota cu i0, i1,i9 intrrile n codificator i cu Y0, Y1, Y2, Y3, ieirile. Transformarea unui numr zecimal n codul BCD este: I 0 (i0) 1 (i1) 2 (i2) 3 (i3) 4 (i4) 5 (i5) 6 (i6) 7 (i7) 8 (i8) 9 (i0) Y0 0 0 0 0 0 0 0 0 1 1 Y1 0 0 0 0 1 1 1 1 0 0 Y2 0 0 1 1 0 0 1 1 0 0 Y3 0 1 0 1 0 1 0 1 0 1
Schema de principiu a codificatorului poate fi realizat cu pori SAU astfel: Intrrile sunt cele notate cu 0,1,2,..9. Ieirile sunt notate cu Y3 ( 20 ), Y2 ( 21 ), Y1 ( 22 ), Y0 ( 23 ). Pentru ieirea Y0 se folosete o poart SAU cu 2 intrri, conectate la intrrile 8 i 9 dup cum se observ n tabelul de adevr. Pentru ieirea Y1se folosete o poart SAU cu 4 intrri, conectate la intrrile 4,5,6,7, s. a. m. d.
Codificatorul prioritar 74148 dispune de intrrile 0,1,2,.7 negate i de ieirile Y 0, Y1, Y2, negate, toate active pe 0 logic. Fiecrei intrri i este atribuit o prioritate, care crete cu numrul intrrii. Activnd simultan mai multe intrri, codul de ieire va corespunde intrrii cu prioritate maxim. De exemplu prin activarea liniei 4 ( 011) simultan cu una sau mai multe dintre liniile 0,1,2,3, numai ieirea Y 2 este activat, Y0, Y1 fiind forate n 1 logic. Tabelul de adevr pentru acest circuit este ( toate intrrile i ieirile sunt active n 0 logic): INTRRI EI 0 1 X 0 1 0 X 0 X 0 X 0 X 0 X 0 X 0 X 0 0 1 X 1 X X X X X X 0 1 2 X 1 X X X X X 0 1 1 3 X 1 X X X X 0 1 1 1 4 X 1 X X X 0 1 1 1 1 5 X 1 X X 0 1 1 1 1 1 6 X 1 X 0 1 1 1 1 1 1 7 X 1 0 1 1 1 1 1 1 1 IEIRI Y2 Y1 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 Y0 1 1 0 1 0 1 0 1 0 1 GS 1 1 0 0 0 0 0 0 0 0 EO 1 0 1 1 1 1 1 1 1 1
Ieirea GS devine activ atunci cnd cel puin una dintre intrrile de date este activat. Ieirea EO este activat atunci cnd toate intrrile de date sunt inactive. Ieirea EO se utilizeaz n cazul conectrii n cascad a mai multor codificatoare, pentru validarea unui circuit similar, avnd intrri de date cu prioritate mai mic.
Activitatea de nvare 3.1.1. Codificatoare- identificarea circuitelor i a pinilor acestora

Competena: 15.2 Identific circuitele integrate analogice i digitale Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S recunoti codificatoarele dup simbol i aspect S identifici intrrile i ieirile i s precizezi funciile acestora utiliznd cataloagele de componente integrate digitale
Durata: 10 min Tipul activitii: de potrivire Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): se poate lucra individual sau cu clasa mprit n grupe de cte 2-3 elevi Sarcina de lucru: 1. Se prezint mai multe tipuri de circuite integrate digitale( pori logice, codificatoare, etc) i un catalog de componente electronice digitale. Avei sarcina de a alege din multitudinea de circuite pe cele care ndeplinesc fucia de codificator ( 74x148 codificator prioritar cu 8 intrri, 74147 codificator prioritar cu 9 intrri, etc) . 2. Potrivii numrul pinului cu funcia ndeplinit de ctre acesta pentru codificatorul prioritar 74x148. Numrul pinului Pinul 1 Pinul 2 Pinul 3 Pinul 4 Pinul 5 Pinul 6 Pinul 7 Pinul 8 Pinul 9 Pinul 10 Pinul 11 Pinul 12 Pinul 13 Pinul 14 Pinul 15 Pinul 16 Funcia ndeplinit Mas Alimentarea I0 intrare I1 intrare I2 intrare I3 intrare I4 intrare I5 intrare I6 intrare I7 intrare Y0ieire Y1ieire Y2ieire EI intrare de activare GS selectare de grup EO ieire de activare prevzut pentru a fi conectat la intrarea EI a unui alt circui
Autoevaluare: se acord cte un punct pentru fiecare potrivire corect
Activitatea de nvare 3.1.2. Codificatoare analiza i verificarea funcionrii

Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice 15.4 Verific funcionalitatea circuitelor cu componente discrete, a circuitelor integrate analogice i a circuitelor integrate digitale Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S implementezi o funcie logic cu pori logice S analizezi funcionarea unui codificator prioritar S verifici funcionarea unui codificator prioritar Durata: 30 min Tipul activitii: lucrare practic de laborator Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): clasa se mparte pe grupe de cte 2-3 elevi, n funcie de dotarea laboratorului de electronic digital. Grupele de elevi vor efectua independent lucrarea de laborator, avnd la dispoziie cataloage de circuite integrate digitale, aparate de msur i control, machet de laborator pentru studiul codificatoarelor. Sarcina de lucru 1. Se implementeaz cu pori logice funciile Y0 = I8+I9 Y1 = I4+I5+I6+I7 Y2 = I2+I3+I6+I7 Y3 = I1+I3+I5+I7+I9 Realiznd n felul acesta un codificator 2. Se modific potenialele intrrilor I0, I1,.I9 astfel nct acestea s poat lua valoarea 0 logic sau 1 logic. La ieirile Y 0, Y1, Y2, Y3, se conectaz LED-uri care s poat arta cnd ieirea este n 0 logic sau 1 logic. Se studiaz comportarea circuitului pentru diverse combinaii pentru intrri i se completeaz tabelul de adevr ( vezi fia de documentare) 3. Se studiaz funcionarea circuitului 74x148 pe o machet de laborator, insistnd pe funciile intrrii EI i a ieirilor GS i EO.
Autoevaluare: se puncteaz implementarea corect a funciilor, completarea corect a tabelului de adevr i compararea acestuia cu cel din fia de documentare, interpretarea corect a funciilor intrrilor i ieirilor.
Activitatea de nvare 3.1.3. Codificatoare remedierea defectelor

codificatoarelor
Competena: 15.5. Remediaz defectele montajelor cu circuite electronice Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil : S identifici defectele circuitelor cu pori logice S remediezi defectele circuitelor cu pori logice Durata: 30 min Tipul activitii: lucrare practic de laborator Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): clasa se mparte pe grupe de cte 2-3 elevi, n funcie de dotarea laboratorului de electronic digital. Grupele de elevi vor studia sarcina de lucru i vor efectua independent lucrarea de laborator, avnd la dispoziie cataloage de circuite integrate digitale, aparate de msur i control, simulatorul de defecte Sarcina de lucru: Se consider circuitul de codificare din figura de mai jos: 1 2 3 4 5 6 7 8 9
P3 P1
Y0
P2
Y1
Y2
P4
Y3
a. Circuitul de mai sus codific bine numai cifrele impare. Identificai poarta defect. Remediai defectul. b. Circuitul de mai sus codific bine numai cifrele pare. Identificai poarta defect. Remediai defectul. c. Se codific bine numai cifrele 8 i 9. identificai poarta defect. Remediai defectul.
Tema 3. Circuite logice combinaionale Fia de documentare 3.2. Decodificatoare

Decodificatorul reprezint un circuit logic combinaional (CLC), cu n intrri i un numr de 2n ieiri. Dac la intrrile decodificatorului se aplic o anumit combinaie logic, numai una dintre ieiri este activat. n intrri I1 I2 In
DECODIFICATOR
O1 O2
O2n
2n ieiri Tipuri de decodificatoare: decodificator binar-zecimal, decodificator pentru afiajul pe 7 segmente, decodificator din cod Gray exces 3 n zecimal
Decodificatorul binar-zecimal realizeaz conversia numrului de la intrare, prezentat n cod binar, n echivalentul zecimal. El are un numr de 4 intrri i 10 ieiri. n urmtoarea figur se prezint structura unui decodificator tipic binar zecimal, realizat pe baza porilor logice de tip NAND:
Studiind funcionarea decodificatorului binar zecimal i apelnd la cunotinele anterioare se completeaz tabelul de adevr de mai jos. INTRARI 23 22 A B 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 1 0 1 0 IESIRI 0 1 2 3 4 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 5 6 7 8 9 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0
2 C 0 0 1 1 0 0 1 1 0 0
2 D 0 1 0 1 0 1 0 1 0 1
Din tabelul de adevar se va observa c numai una din iesirele zecimale este activ (nivel logic 0) pentru cele 16 stri ale codului binar. Acest tip de decodificator se foloseste pentru extragerea informatiei din decadele de numrare i comanda afirii numerice zecimale. Alt tip de decodificator este decodificatorul pentru afiajul pe 7 segmente. Tabelul de adevr este: I3 I2 I1 I0 D6 D5 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 1 0 0 0 1 1 1 1 0 1 0 0 0 1 0 1 0 1 1 1 0 1 1 0 1 1 0 1 1 1 0 1 1 0 0 0 1 1 1 0 0 1 1 1 A fost evideniat linia pentru aprinderea cifrei 3 D0 D1 D3 D4 D6 D5 D2 D4 1 1 1 0 0 0 1 0 1 0 D3 0 0 1 1 1 1 1 0 1 1 D2 1 0 1 1 1 0 0 1 1 1 D1 1 1 0 0 1 1 1 0 1 1 D0 1 0 1 1 0 1 1 1 1 1
Alte tipuri de decodificatoare:
74LS138 (74HC138) un decodificator binar 3/8 avnd o intrare de validare activ pe 1 (G1), dou intrri de validare active pe 0 (G2A, G2B), trei intrri de selecie (A, B, C) i opt ieiri (Y0, Y7,). 74LS139 (74HC139) care conine dou decodificatoare binare 2/4 ( n = 2 i m = 4 ) complet independente, fiecare avnd o intrare de validare proprie activ pe 0 G), dou intrri de selecie ( A corespunde lui 20, B corespunde lui 21) i patru ieiri (Y0, Y1, Y2, Y3)
74LS42 decodificator BCD-zecimal (prezentat n fi)
Activitatea de nvare 3.2.1 Decodificatoare- identificarea circuitelor i a pinilor acestora

Competena: 15.2 Identific circuitele integrate analogice i digitale Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S recunoti decodificatoarele dup simbol i aspect S precizezi funciile intrrilor i ieirilor decodificatoarelor utiliznd cataloagele de componente integrate digitale
Durata: 15 min Tipul activitii: de potrivire Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): se poate lucra individual sau cu clasa mprit n grupe de cte 2-3 elevi Sarcina de lucru: 1. Se prezint mai multe tipuri de circuite integrate digitale( pori logice, codificatoare, decodificatoare, etc) i un catalog de componente electronice digitale. Avei sarcina de a alege din multitudinea de circuite pe cele care ndeplinesc fucia de decodificator ( CDB 442E, 7445, 74XX141, 74XX145, 7443, 7444, 74x139, etc) . 2. Potrivii numrul pinului cu funcia ndeplinit de ctre acesta pentru decodificatorul dublu cu dou intrri i patru ieiri 74x139 Numrul pinului Pinul 1 Pinul 2 Pinul 3 Pinul 4 Pinul 5 Pinul 6 Pinul 7 Pinul 8 Pinul 9 Pinul 10 Pinul 11 Pinul 12 Pinul 13 Pinul 14 Pinul 15 Pinul 16 Funcia ndeplinit Mas Alimentarea 1A - intrare 1B- intrare 2A- intrare 2B- intrare 1E (Enable) 2E (Enable) 1Y0 - ieire 1Y1- ieire 1Y2- ieire 1Y3- ieire 2Y0- ieire 2Y1- ieire 2Y2- ieire 2Y3- ieire
Activitatea de nvare 3.2.2. Decodificatoare analiza i verificare

funcionrii
Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice 15.4 Verific funcionalitatea circuitelor cu componente discrete, a circuitelor integrate analogice i a circuitelor integrate digitale Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S analizezi funcionarea unui decodificator S verifici funcionarea unui decodificator S utilizezi n aplicaii specifice un decodificator Durata: 30 min Tipul activitii: lucrare practic de laborator Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): clasa se mparte pe grupe de cte 2-3 elevi, n funcie de dotarea laboratorului de electronic digital. Grupele de elevi vor efectua independent lucrarea de laborator, avnd la dispoziie cataloage de circuite integrate digitale, aparate de msur i control, machet de laborator pentru studiul decodificatoarelor. Sarcina de lucru Echipamente necesare: SIS2, MCM8 EV din dotare PHARE sau decodificator pe 7 segmente, trimer, afiaj pe 7 segmente, selector BCD, surse de 5 V. *Realizai circuitul din figur (se utilizeaz un decodor pe 7 segmente de tip SN 74LS47)
*Setai SW1 i SW2 pe 1 logic *Punei trimerul s corespund lui CK2 i observai cum variaz luminozitatea display-ului cu variaia liber a semnalului CK2 *Cu selectorul BCD selectai cifra 1
Q1 Care sunt nivelele logice corespunztoare celor 7 segmente? A B a b c d e f g 1 3 0 0 0 0 0 0 0 2 1 1 1 1 1 0 0 0 3 4 1 0 0 1 1 1 1 4 2 1 1 1 1 1 1 1 *Folosii switch-ul de selecie al decodorului cu apte segmente pentru a seta, n ordine, cifrele de la 0 la 9
Q2 Care este cauza erorii indicate de display? A B 1 5 Display-ul are un segment defect 2 1 Swich-ul BCD nu este operabil 3 6 Segmentul b este scurtcircuitat la mas 4 3 Semnalul LT este n permanen 1 logic 5 4 Decodorul cu 7 segmente are o ieire defect 6 2 Ledul segmentului b nu este niciodat conectat la decodor *Realizai urmtoarea modificare de circuit: CK2 este schimbat cu un swich SW3 care poate schimba starea intrrii din 0 logic n 1 logic i invers
Q3 Setai decodorul cu 7 segmente pe cifra 4 i trecei SW3 pe 0 logic. De ce toate segmentele display-ului sunt pe OFF ( stinse)? A B 1 5 Numrul conectat la D1,D2,D3,D4 reprezint 0 2 1 Display-ul nu este alimentat 3 6 Semnalul LT este 0 logic ( low) 4 2 Semanlul BI/RBO (blanking-input/ripple blanking outputs ) este 0 logic ( low) 5 4 Semnalul RBI este 0 logic ( low) 6 3 Semnalul RBI este 1 logic ( high) Q4 Trecei SW1 pe 0 logic. De ce display-ul arat cifra 8? A B 1 5 deoarece 8 este valoarea zecimal a semnalului conectat la A,B,C,D 2 3 deoarece display-ul nu este operabil 3 4 deoarece anodul ledurilor segmentelor este conectat la +5V 4 2 deoarece semnalul RBI este activ 5 1 deoarece semnalul LT este activ *Realizai urmtoarea modificare de circuit: intrarea BI/ RB0 este lsat liber *Selectai 0 cu selectorul BCD *Trecei SW1 i SW2 pe 1 logic
Q5 Ce este operabil n acest moment? A B 1 4 Lampa de test LT 2 2 la display sunt conectate intrrile A,B,C,D 3 1 RBI 4 3 niciuna dintre acestea *Trecei SW2 pe 0 logici selectai toi cei 10 digii din switch-ul BCD Q6 Care este acum modul de operare? A B 1 4 display-ul este conectat la decodor 2 3 Lamp Test ( LT) 3 1 toate segmentele sunt permanent pe ON ( conectate) 4 2 RBI *Trecei SW1 i SW2 pe 0 logic Q7 Care este acum modul de lucru? A B 1 5 digit display 2 3 RBI 3 1 LT i RBI mpreun 4 2 segmente luminate 5 4 Lamp Test LT TEST fixare cunotine Q8 Cum este afiat data numeric, n mod normal, n sistemele digitale? A B 1 3 cu afiaj cu 7 segmente
2 1 cu multimetru 3 2 cu numrtor Q9 Toate numerele de la 0 la 15 sunt reprezentate n decodorul cu 7 segmente? A B 1 2 adevrat 2 1 fals Q10 La decodorul cu 7 segmente utilizm numai logic negativ ( anod comun), nivelul Low al ieirii este reprezentat de un segment n starea 1 logic? A B 1 1 adevrat 2 2 fals Q11 Ce tip de afiaj este bine s utilizm pentru afiarea caracterelor alfanumerice, dac nu avem nevoie de toate literele ci doar de A,c,E,F,d,? A B 1 4 afiaj cu 7 segmente 2 2 afiaj cu 14-16-18 segmente 3 1 matrice de afiaj ( e.g. 6x8 ) 4 3 afiaj cu tuburi nixie Q12 Care este cel mai bun mod de atacare a ledurilor display-ului? A B 1 1 curent 2 2 tensiune Q13 Un display cu 7 segmente arat: A B 1 4 numai numerele de la 0 la 9 2 1 numerele de la 0 la 9, literele A,b,C,d,E,F i cteva alte simboluri 3 2 caracterele alfanumerice 4 3 toate literele alfabetului Explicaii suplimentare: LT lamp test utilizat pentru controlul didplay-ului RB ripple blanking- utilizat pentru a pstra didplay-ul n starea OFF Autoevaluare: se puncteaz cu 1 punct fiecare rspuns corect i cu 2 puncte realizarea corect a circuitului.
Tema 3. Circuite logice combinaionale Fia de documentare 3.3. Multiplexorul. Implementarea funciilor logice cu multiplexoare
Multiplexorul este circuitul logic combinaional care transmite datele de la una din cele m ci de intrare la o cale de ieire unic. Selectarea cii de de intrare se face prin intermediul unui cuvnt binar de selecie cu n bii. ntre numerele m i n exist relaia m = 2n Simbolul multiplexorului este I1 I2 Im A1 ... An W Implementarea circuitului unui MUX (simplificat la 4 intrari, de exemplu circuitul SN74157) este dat n figura urmtoare, obinut prin sinteza funciei f conform expresiei: f = E (A B D1 + A B D2 + A B D3 + A B D4)
MUX
Se completeaz tabelul de adevr Enable E 0 0 0 0 1 Cod de adres A B 0 0 0 1 1 0 1 1 X X Ieire W D1 D2 D3 D4 Blocat
Tipuri de multiplexoare: - 74150 cu 16 intrri de date - 74151 cu 8 intrri de date - 74152 cu 8 intrri de date, fr intrare de validare - 74157 cuadruplu cu 2 intrri de date Cu multiplexorul se pot implementa diverse funcii, reprezentate prin forma canonic disjunctiv. Exemplu: implementarea fuciei f = P0 + P2 cu multiplexor este reprezentat n figura de mai jos ( intrrile corespunztoare termenilor P 0 i P2 sunt conectate la 1 logic)
Activitatea de nvare 3.3.1. Multiplexoare - identificarea circuitelor i a pinilor acestora

Competena: 15.2 Identific circuitele integrate analogice i digitale Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S recunoti multiplexoarele dup simbol i aspect S identifici intrrile i ieirile i s precizai funciile acestora utiliznd cataloagele de componente integrate digitale Durata: 15 min Tipul activitii: de potrivire Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): se poate lucra individual sau cu clasa mprit n grupe de cte 2-3 elevi Sarcina de lucru: 1. Se prezint mai multe tipuri de circuite integrate digitale( pori logice, codificatoare, decodificatoare, multiplexoare, etc) i un catalog de componente electronice digitale. Avei sarcina de a alege din multitudinea de circuite pe cele care ndeplinesc fucia de multiplexor ( 74x150, 74x151, 74x152, 74x157, etc), studiind catalogul de componente integrate digitale . 2. Potrivii numrul pinului cu funcia ndeplinit de ctre acesta pentru multiplexorul cu 8 intrri 74x151, utiliznd catalogul pentru componente digitale Numrul pinului Pinul 1 Pinul 2 Pinul 3 Pinul 4 Pinul 5 Pinul 6 Pinul 7 Pinul 8 Pinul 9 Pinul 10 Pinul 11 Pinul 12 Pinul 13 Pinul 14 Pinul 15 Pinul 16 Funcia ndeplinit Mas Alimentarea A intrare de selecie B- intrare de selecie C intrare de selecie EN (Enable) D0 intrare de date D1 intrare de date D2 intrare de date D3 intrare de date D4 intrare de date D5 intrare de date D6 intrare de date D7 intrare de date Y - ieire Y negat - ieire
Activitatea de nvare 3.3.2. Multiplexoare utilizarea multiplexoarelor; implementarea funciilor logice cu multiplexoare
Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S recunoati multiplexoarele ntr-o aplicaie S explici funcionarea unui multiplexor S utilizezi un multiplexor ntr-o aplicaie din tehnica de calcul S implementezi o funcie logic cu multiplexoare Durata: recomandat a se finaliza proiectul n maxim dou sptmni Tipul activitii: Proiect Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): se poate lucra individual sau n perechi. Sarcina de lucru: 1. Folosii internetul, revistele de specialitate, cataloage pentru echipamente din tehnica de calcul pentru a aduna informaii despre utilizrile multiplexoarelor. Pe baza acestor documente ntocmii un tabel n care s trecei tipul multiplexorului, aplicaia n care este folosit, funcia pe care o ndeplinete n echipamentul respectiv, tabelul de adevr. 2. Ca aplicaie a multiplexorului, implementai funcia logic ce comand un circuit de alarm cu multiplexoare. Descrierea circuitului este urmtoarea: ieirea ALARM este activat ( 1 logic) dac intrarea SPARGERE este n 1 logic sau dac intrarea de ACTIVARE este 1 logic, intrarea de ABSEN este 0 logic i casa nu este protejat; casa este protejat dac fiecare dintre intrrile FERESTRE, UA, i GARAJ are valoarea 1 logic. Circuitul se poate realiza i practic, dac baza material o permite, sau se simuleaz prin soft specific. La intrrile circuitului se conecteaz swich-uri care pot introduce valoarea 1 logic ( + 5V ) sau valoarea 0 logic ( 0V ) iar la ieirea circuitului se poate pune un LED.
Autoevaluare: n funcie de sursele de informaie folosite, de modul de cooperare cu coechipierul, de numrul de aplicaii distincte gsite, de identificarea funciei realizat de multiplexor n aplicaie i de soluia gsit pentru implementarea funciei.
Activitatea de nvare 3.3.3. Multiplexorul analiza i verificarea funcionrii

Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice 15.4 Verific funcionalitatea circuitelor cu componente discrete, a circuitelor integrate analogice i a circuitelor integrate digitale Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S analizezi funcionarea unui multiplexor S verifici funcionarea unui multiplexor S utilizezi n aplicaii specifice un multiplexor Durata: 30 min Tipul activitii: lucrare practic de laborator Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): clasa se mparte pe grupe de cte 2-3 elevi, n funcie de dotarea laboratorului de electronic digital. Grupele de elevi vor efectua independent lucrarea de laborator, avnd la dispoziie cataloage de circuite integrate digitale, aparate de msur i control, machet de laborator pentru studiul multiplexoarelor. Sarcina de lucru Se realizeaz circuitul din figura de mai jos:
Trecei comutatoarele SW1, SW2 i SW3 n poziia 0 logic.
Q1 Care dintre intrrile D1, D2, D3, D4 este conectat la ieire n aceste condiii? 1 D1 2 D2
3 D3 4 D4 Trecei comutatoarele SW1 i SW2 n poziia 0 logic i SW3 n poziia 1 logic Q2 Care intrare este conectat acum la ieire 1. D3 2. nici una 3. D2 4. D1 Modificai succesiv nivelele logice ale semnalelor aplicate cu SW1, SW2, SW3 i verificai fucionarea circuitului n aceast situaie Q3 Care este cauza anomaliei de funcionare n acest caz 1. circuitul nu este alimentat 2. ledul LD1 nu este conectat la ieire 3. circuitul nu a primit semnal de validare 4. intrrile A i B selecteaz ntotdeauna aceeai intrare Trecei comutatoarele SW! i SW3 n 0 logic i SW2 n 1 logic
Q4 Care intrare este conectat la ieire 1. D3 2. D2 3. nici una 4. D1 Indicaii suplimentare: lucrarea de laborator este realizat pe echipamente PHARE ( SIS1, MCM9 ) dar schema se poate realiza i cu alte echipamente adecvate studiului funcionrii multiplexorului. Autoevaluare: se puncteaz cu 2 puncte fiecare rspuns corect i cu 2 puncte realizarea schemei. Total 10 puncte
Tema 3. Circuite logice combinaionale Fia de documentare 3.4. Demultiplexorul

Demultiplexorul este circutul logic combinaional care permite transmiterea datelor de pe o cale de intrare D pe una din cele m ci de ieire, selectate prin cele n linii de cod de adres. ntre numerele m i n exist relaia m = 2n D DEMUX
A1 ... An
O1
O2
Om
Selectarea unei anumite ci de ieire se face prin aplicarea cuvntului de adres corespunztor la intrrile A1........ An La schema logic a unui decodificator, vezi fia de documentare 3.2, liniile de intrare devin linii de cod de adres i se adaud o linie de intrare de date, notat cu D, obinndu-se astfel schema logic a unui demultiplexor. Tabelul de adevr pentru n = 2 arat astfel. Intrarea de date D 0 sau 1 0 sau 1 0 sau 1 0 sau 1 Codul de adres A B 0 0 0 1 1 0 1 1 O0 D D D D O1 O2 O3
Tipuri de demultiplexoare: - demultiplexor cu 3 intrri de adres ( CDB 442E, 7445, 74141, 74145 ) - demultiplexor dublu cu 2 intrri de adres (74155 cu etaj de ieire totempole, 74156- cu etaj de ieire cu colectorul n gol) - 74154 demultiplexor cu 2 intrri i 16 ieiri Prezentm cipul pentru demultiplexorul cu patru linii de adres i 16 ieiri, 74154, cu dispunerea pinilor
Liniile de cod de adres sunt A, B,C,D. Ieirile sunt 0,1,2,3,4,5,6,7,8,9,10,11,12,13, 14,15 active n 0 logic. Intrrile G1, activ n 0 logic, reprezint intrarea de validare a circuitului, G2 este intrarea de date.
Activitatea de nvare 3.4.1 Demultiplexoare - identificarea circuitelor i a pinilor acestora

Competena: 15.2 Identific circuitele integrate analogice i digitale Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S recunoti demultiplexoarele dup simbol i aspect S identifici intrrile i ieirile i s precizai funciile acestora utiliznd cataloagele de componente integrate digitale Durata: 15 min Tipul activitii: de potrivire Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): se poate lucra individual sau cu clasa mprit n grupe de cte 2-3 elevi Sarcina de lucru: 1. Se prezint mai multe tipuri de circuite integrate digitale( pori logice, codificatoare, decodificatoare, multiplexoare, demultiplexoare, etc) i un catalog de componente electronice digitale. Avei sarcina de a alege din multitudinea de circuite pe cele care ndeplinesc fucia de demultiplexor, studiind catalogul de componente integrate digitale . 2. Potrivii numrul pinului cu funcia ndeplinit de ctre acesta pentru demultiplexorul cu patru linii de adres i 16 ieiri, 74x154 Numrul pinului Pinul 1 Pinul 2 Pinul 3 Pinul 4 Pinul 5 Pinul 6 Pinul 7 Pinul 8 Pinul 9 Pinul 10 Pinul 11 Pinul 12 Pinul 13 Pinul 14 Pinul 15 Pinul 16 Pinul 17 Funcia ndeplinit Mas Alimentarea A intrare de selecie B- intrare de selecie C intrare de selecie D intrare de selecie G1 - (Enable) G2 intrare de date Y0 ieire de date Y1 ieire de date Y2 ieire de date Y3 ieire de date Y4 ieire de date Y5 ieire de date Y6 ieire de date Y7 ieire de date Y8 ieire de date
Pinul 18 Pinul 19 Pinul 20 Pinul 21 Pinul 22 Pinul 23 Pinul 24
Y9 ieire de date Y10 ieire de date Y11 ieire de date Y12 ieire de date Y13 ieire de date Y14 ieire de date Y15 ieire de date
Activitatea de nvare 3.4.2. Demultiplexorul analiza i verificarea

funcionrii
Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice 15.4 Verific funcionalitatea circuitelor cu componente discrete, a circuitelor integrate analogice i a circuitelor integrate digitale Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S analizezi funcionarea unui demultiplexor S verifici funcionarea unui demultiplexor S utilizezi n aplicaii specifice un demultiplexor
Durata: 50 min Tipul activitii: lucrare practic de laborator Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): clasa se mparte pe grupe de cte 2-3 elevi, n funcie de dotarea laboratorului de electronic digital. Grupele de elevi vor efectua independent lucrarea de laborator, avnd la dispoziie cataloage de circuite integrate digitale, aparate de msur i control, machet de laborator pentru studiul demultiplexoarelor. Sarcina de lucru Se realizeaz circuitul din figur ( IC3 este un demultiplexor de tip SN 74LS155 ):
Trecei comutatorul SW1 n 1 logic i comutatoarele SW2, SW3 i SW4 n 0 logic Q1 Care ieire este activat n aceste condiii 1. nici una ( circuitul nu este activat) 2. 1Y 3. 2Y 4. 3Y 5. simultan 2Y, 3Y, 4Y Trecei comutatoarele SW1 i SW3 n 1 logic i SW2 i SW4 n 0 logic Q2 Care din urmtoarele funcii este realizat 1. circuitul nu este activat 2. semnalul de la intrare este transferat la ieirea 1Y 3. semnalul de la intrare este transferat la ieirea 2Y 4. semnalul de la intrare este transferat la ieirea 3Y 5. semnalul de la intrare este transferat la ieirea 4Y Trecei comutatoarele SW1, SW2, SW3, SW4, aleatoriu, n 1 i 0 logic. Observai funcionarea circuitului Q3 Care este cauza neaprinderii ledurilor n anumite situaii 1. circuitul este ntotdeauna deblocat, indiferent de starea intrrii SW2 2. intrarea este ntotdeauna 0 independent de SW1 3. intrarea A este ntotdeauna 0 logic independent de SW3 4. intrarea B este ntotdeauna 0 logic independent de SW4 5. circuitul nu este validat ( SW2 este 1 logic) Q4 Care este o posibil utilizare a unui demultiplexor 1. convertor paralel-serie 2. convertor serie-paralel 3. sumator binar 4. generator de funcii logice Q5 Cte intrri de date are uzual un demultiplexor 1. 4 2. 2
3. 1 4. 3 Q6 Dac un demultiplexor are 2n ieiri, ci bii de adres are 1. 1 2. n 3. 2 4. 2n 5. nici unul dintre rspunsurile de mai sus ntocmii un referat de laborator care s cuprind rspunsul la ntrebri, tabelul de adevr pentru demultiplexorul studiat i 3,4 exemple de utilizare a demultiplexorului. Autoevaluare: se acord cte 1 punct pentru fiecare rspuns corect, 2 puncte pentru tabelul de adevr i 1 punct pentru utilizri.
Tema 3. Circuite logice combinaionale Fia de documentare 3.5. Comparatorul digital

Comparatorul digital este circuitul logic combinaional care realizeaz determinarea valorii relative a dou numere binare A i B. Mrimile de intrare ale comparatorului sunt cei n bii ai fiecruia dintre cele dou numere, iar cele trei ieiri au rolul de a indica una dintre relaiile A = B, A < B, A > B care este adevrat. Considernd A i B numere de un bit se construiesc urmtoare funcii: Pentru A = B : f = A B Pentru A > B : f = A B Pentru A < B : f = B A Funciile iau valoarea 1 logic dac este indeplinit condiia pus. Se poate implementa o variant a comparatorului digital pentru un bit, innd cont de funciile de mai sus:
A<B A B A=B A>B
Comparatorul digital se poate extinde pentru un numr reprezentat pe mai muli bii. Un exemplu de circuit de comparare este circuitul 7485 2 comparatoare de cte 4 bii. Comparatorul de 4 bii se poate obine prin interconectarea a patru comparatoare de un bit. Cele dou numere de cte 4 bii fiecare se pot scrie astfel: A = 23A3+22A2+21A1+20A0 ; B = 23B3+22B2+21B1+20B0. Procesul comparrii ncepe cu biii cei mai semnificativi. Astfel, pentru a avea A<B este necesar ca: sau A3 < B3, sau A3 = B3 i A2 < B2, sau A3 = B3 i A2 = B2 i A1 < B1, sau A3 = B3 i A2 = B2 i A1 = B1 i A0 < B0. Rezult funcia: Fi = fi3 +fe3fi2+fe3fe2fi1+fe3fe2fe1fi0. Pentru A = B este necesar ca: A3 = B3 i A2 = B2 i A1 = B1 i A0 = B0. Rezult funcia: Fe = fe3fe2fe1fe0. Pentru A > B este necesar ca: sau A3 > B3,
(1)
(2)
sau A3 = B3 i A2 > B2, sau A3 = B3 i A2 = B2 i A1 > B1, sau A3 = B3 i A2 = B2 i A1 = B1 i A0 > B0. Rezult funcia: Fs = fs3+fe3fs2+fe3fe2fs1+fe3fe2fe1fs0. (3) ntruct relaiile (1), (2) i (3) nu pot fi adevrate simultan, se poate scrie c oricare din cele 3 relaii este adevrat dac celelalte dou sunt false:
Fi = F e F s;
Fe =F i F s;
Fs = F i F e .
Comparatorul de 4 bii se obine prin implementarea funciilor de mai sus. Aspectul fizic al comparatorului pe 4 bii, 7485, este:
Compararea a dou cuvinte binare pentru a afla dac sunt egale este o operaie mult utilizat de sistemele de calcul i de interfeele dispozitivelor. Un circuit care compar dou cuvinte de un bit i indic egalitatea acestora este circuitul SAU EXCLUSIV. Pentru a compara dou cuvinte binare de mai muli bii folosim un circuit logic combinaional care conine mai multe pori logice SAU EXCLUSIV.
Activitatea de nvare 3.5.1. Comparatorul digital analiza funcionrii

Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil : S analizezii funcionarea unui comparator S utilizezi n aplicaii specifice un comparator S extinzi capacitatea unui comparator S utilizezi catalogul de componente electronice digitale Durata: 30 min Tipul activitii: Expansiune Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): clasa se mparte pe grupe mici de cte 2-3 elevi sau se lucreaz individual Sarcina de lucru 1. Pornind de la schema circuitului de mai jos i studiind catalogul de componente electronice digitale, seciunea comparatoare , realizai un eseu de aproximativ 20 rnduri n care s prezentai tipul i funcia ndeplinit de circuitului 7485 utilizat, rolul intrrilor A0, A1, A2, A3, B0, B1, B2, B3, a intrrilor suplimentare Fe, Fs, Fi rolul ieirilor Fe, Fs, Fi, funcia pe care o ndeplinete ntreg circuitul.
2. Extindei schema astfel nct circuitul obinut s poat compara 2 numere de cte 12 bii.
Tema 4. Circuite logice secveniale Fia de documentare 4.1. Circuite bistabile de tip R-S, D, J-K, T
Circuitele logice secveniale sunt circuite cu pori logice la care starea ieirilor depinde att de starea intrrilor ct i de starea anterioar a ieirilor. Datorit reaciei ce apare n aceste circuite ele posed un comportament parial independent de semnalele aplicate la intrare. Se prezint cel mai simplu element de memorare ce poate fi construit pornind de la circuite logice elementare ( NAND, NOR sau alt tip de poart logic elementar) Exemplu: celula de memorare (latch) cu pori NOR R Q Q Se studiaz funcionarea acestui circuit ( celul de memorare asincron) apelnd la fiele de documentare 1.2, 2.1, 2.2 Tabelul de adevr pentru celula de memorare este: S 0 1 0 1 R 0 0 1 1 Qn+1 Qn+1 Qn Qn 1 0 0 1 Stare de nedeterminare
Dac se completeaz schema cu o intrare pentru semnalul de ceas ( CLOCK) i circuitul logic combinaional adecvat ( o poart I pentru R i CLOCK i o poart I pentru S i aceeai intrare CLOCK ) circuitul devine o celul de memorare sincron
1. Bistabilul de tip R S Simbol

CLK
R
Q
S
Q
Tabel de adevr CLK S 0 Da Da Da Da Nu 1 0 1 X
R 0 0 1 1 X
Qn+1 Qn 1 0 Qn
Qn+1 Qn 0 1 Qn
Stare de nedeterminare
De evitat marele dezavantaj al bistabilului R-S: existena strii de nedeterminare ce se manifest atunci cnd ambele intrri sunt active. 2. Bistabil de tip D Dac R = S atunci bistabilul de tip R-S se transform ntr-un bistabil de tip D. Simbol :
CLK
D
Q Q
Tabel de adevr CLK Da Da Nu
D 0 1 X
Qn+1 0 1 Qn
Se elimin starea de nedeterminare. Bistabilul D ntrzie datele de la intrare cu un tact. 3. Bistabil de tip J-K Relund n discuie bistabilul de tip R-S i adugnd o bucl de reacie suplimentar, se poate construi un bistabil cu dou intrri ce comut determinist, numit bistabil de tip J-K. Simbolul bistabilului J-K:
J
Q
K
Q
Schema electric este:
Tabelul de adevr este: CLK J Nu X 0 Da Da Da Da 0 1 1
K X 0 1 0 1
Qn+1 Qn Qn 0 1 Qn
Qn+1 Qn Qn 1 0 Qn
4. Bistabil de tip T Dac se impune condiia J = K, atunci se va obine un bistabil de tip T
innd cont de funcionarea porilor logice, se construiete tabelul de adevr CLK Da Da Nu T 0 1 X Qn+1 Qn Qn negat Qn
Bistabilul de tip T poate fi un divizor de frecven pentru semnalul de ceas Circuitele integrate digitale bistabile se folosesc n tehnica de calcul pentru: registre de deplasare, numrtoare, divizoare de frecven, etc.
Structura master slave a bistabilelor este urmtoarea:
Se observ dou celule de memorare, una master i cealalt slave. Masterul ( B) comand slave-ul ( D). Seciunea A i C reprezint circuitele logice combinaionale prin care se aplic semnalul de CLOCK, circuitul devenind sincron.
Activitatea de nvare 4.1.1. Circuite bistabile digitale tabele de adevr,

utilizri Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S completezi tabelele de adevr pentru bistabilele R-S, D, J-K, T S explici funcionarea bistabilele R-S, D, J-K, T S utilizezi bistabilele R-S, D, J-K, T n aplicaii specifice tehnicii de calcul Durata: 20 min Tipul activitii: peer learning metoda grupurilor de experi Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): clasa de elevi se mparte n 4 grupe de lucru, fiecare grup primind o sarcin de lucru pe care o realizeaz n 10 min. Dup ce ai devenit experi n subtema studiat, se reorganizeaz grupele astfel nct n grupele nou formate s existe cel puin o persoan din fiecare grup iniial. Timp de 10 minute vei mpri cu ceilali colegi din grupa nou format cunotinele acumulate la pasul anterior. Sarcina de lucru Fiecare grup va trebui s completeze cte o linie a tabelului, reprezentnd simbolul, tabelul de adevr i utilizrile unui tip de bistabil Tipuri de circuite bistabile digitale Bistabil R-S Bistabil D Bistabil J-K Bistabil T Alte sugestii si recomandari : Suplimentar, se poate face o comparaie ntre cele patru tipuri de bistabil privind avantajele i dezavantajele. Simbol Tabel de adevr Minim 2 utilizri n tehnica de calcul
Activitatea de nvare 4.1.2. Circuite bistabile digitale analiza i verificarea

funcionrii
Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice 15.4 Verific funcionalitatea circuitelor cu componente discrete, a circuitelor integrate analogice i a circuitelor integrate digitale Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S analizezi funcionarea unui bistabil de tip R-S, D, J-K, T S verifici funcionarea bistabililor de tip R-S, D, J-K, T S utilizezi n aplicaii specifice bistabilii de tip R-S, D, J-K, T Durata: 50 min Tipul activitii: lucrare practic de laborator Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): clasa se mparte n grupe de cte 2-3 elevi, n funcie de dotarea laboratorului de electronic digital. Grupele de elevi vor efectua independent lucrarea de laborator, avnd la dispoziie cataloage de circuite integrate digitale, aparate de msur i control, machet de laborator pentru studiul circuitelor bistabile digitale. Sarcina de lucru Se realizeaz circuitul din figur ( IC8 este un bistabil de tip R-S):
Q1 De ce ledul LD1 este aprins i ledul LD2 este stins 1. deoarece intrarea SET este activ 2. deoarece intrarea RESET este activ 3. deoarece nici o intrare nu este activ 4. deoarece semnalul RESET este pe nivel 1 logic
Deconectai J27 i conectai J30 ca n figura
Q2 De ce se schimb nivelul semnalelor Q i Qnegat ( LD1 i LD2) 1. deoarece intrarea SET este activ 2. deoarece intrrile d i CLOCK sunt deconectate 3. deoarece intrarea RESET este activ 4. deoarece semnalul RESET este pe nivel 1 logic Conectai J30 i J27 n acelai timp
Q3 De ce ambele leduri sunt aprinse 1. deoarece ledul LD1 nu este operabil 2. deoarece i semnalul SET i RESET sunt pe nivel logic 0 ( condiie de nedeterminare) 3. deoarece intrarea de date nu este conectat 4. Deoarece ledul LD2 nu este operabil Realizai schema din figura de mai jos ( bistabil de tip D)
Punei SW1 pe 1 logic Deconectai J30 Apsai butonul PS1 ( semnal de clock)
Q4 De ce ledul LD1 se reaprinde cnd se apas PS1 1. deoarece pe frontul anterior al semnalului aplicat la intrarea de clock, ieirea Q este pus pe acelai nivel cu intrarea D 2. deoarece SET este pe nivel logic 1 3. deoareceRESET este pe nivel logic 1 4. deoarece SET i RESET sunt simultan pe nivel logic 1 Apsai PS1 de mai multe ori
Q5 De ce ieirile rmn n aceeai stare 1. deoarece semnalul generat de PS1 determin transferarea spre ieire a aceluiai semnal prezent pe intrarea D 2. deoarece intrarea de SET este mereu activ 3. deoarece bistabilul este ntotdeauna resetat 4. deoarece pe fiecare puls al semnalului de ceas bistabilul inverseaz ieirea Punei SW1 pe 0 logic Apsai butonul PS1
Q6 De ce se schimb starea ledurilor LD1 i LD2 1. deoarece pe fiecare puls al ceasului ieirile sunt inversate 2. deoarece intrarea D este 1 logic pe frontul anterioar aplicrii semnalului de ceas 3. deoarece intrarea D este 0 logic pe frontul anterioar aplicrii semnalului de ceas 4. deoarece semnalul aplicat pe RESET este schimbat Apsai butonul PS1 de mai multe ori
Q7 de ce semnalul de pe ieirea Q este ntotdeauna 1 logic, indiferent de starea lui SW1 1. deoarece intrarea de SET este actv i are prioritate intrrii D 2. deoarece semnalul RESET este activ 3. deoarece nu avem semnal pe intrarea D 4. deoarece semnalul conectat la intrarea D este 1 logic Realizai schema din figura de mai jos ( bistabil de tip D transformat n T)
Apsai butonul PS1 de cteva ori pentru a genera impulsuri de ceas
Q8 De ce fiecare impuls de ceas determin schimbarea strii ieirii Q 1. pentru c ieirea Q negat este conectat la intrare 2. deoarece semnalul de ceas este activ pe front posterior 3. deoarece semnalul de ceas este activ pe front anterioar 4. deoarece semnalul de ceas i intrarea D sunt pe nivel logic1 Realizai schema din figura de mai jos ( bistabil de tip J-K)
Punei SW1 pe poziia 1 logic i SW2 pe poziia 0 logic
Q9 Ce valoare logic are ieirea Q cnd este acionat intrarea CLOCK a semnalului de ceas 1. 1 logic 2. 0 logic 3. rmne cu valoarea pe care o avea nainte 4. i schimb nivelul la fiecare semnal de ceas Punei butoanele SW1 i SW2 pe poziia 1 logic, obinnu-se un bistabil de tip T i verificai ieirile la fiecare semnal de ceas Q10 Ce este un circuit logic secvenial 1. un circuit ce repet mereu acelai ciclu 2. un circuit la care ieirile depind numai de intrri 3. un circuit care conine elemente de memorare i ieirile depind att de intrri ct i de starea anterioar a ieirilor 4. un circuit compus dintr-o secven de pori logice elementare Sugestii i indicaii suplimentare: lucrarea de laborator este conceput de machete PHARE dar circuitele se pot realiza independent utiliznd bistabile, comutatoare pentru 1 logic i 0 logic, leduri, push buton pentru generarea semnalului de ceas sau un generator de impulsuri dreptunghiulare ce poate fi comandat manual, surs de alimentare.
Tema 4. Circuite logice secveniale Fia de documentare 4.2. Numrtoare

Un bistabil T este un circuit, comandat prin T = 1, de numrare binar. Pentru obinerea unui numrtor de capacitate mai mare se folosesc circuite formate din mai multe bistabile de tip T. n funcie de modul de conectare a acestora se definesc dou categorii de numrtoare: - numrtoare asincrone, la care impulsul de ceas nu comut n acelai moment de timp pentru toate celulele de numrare ( bistabil de tip T sau J-K) i la care intrrile de tip T sunt costant egale cu 1 logic. - numrtoare sincrone, caracterizate prin faptul c impulsurile de ceas sunt aplicate simultan i ntotdeauna tuturor bistabililor, iar intrrile de tip T pot lua cele dou valori logice n funcie de tranziia realizat de sistem. Exist i posibilitatea implementrii numrtoarelor pornind de la bistabili de tip D. n acest caz circuitul nu mai este o colecie de automate independente ci formeaz un automat complex, cu o bucl global introdus peste sistemul iniial. Numrul strilor distincte ale unui numrtor format din n bistabile este 2n, deci numrtorul este modulo 2n. Fiecrei stri i se poate asocia cte un cuvnt de cod binar de lungime n, reprezentnd ieirile celor n bistabile pentru starea dat a numrtorului. Codul de numrare este dat de succesiunea cuvintelor de cod asociate strilor numrtorului. Numrtoare asincrone Se analizeaz funcionarea unui numrtor asincron cu patru celule de numrare. Tabelul de succesiune a strilor pentru numrtorul binar de 4 bii este Stare 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Q3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Q2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 Q1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Q0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
Folosind proprietatea bistabilului JK cu intrrile J = K = 1 , sau a bistabilului T, de a trece n starea complementar la fiecare impuls de tact, pentru realizarea numrtorului se aplic impulsurile de tact bistabilului asociat bitului de rang inferior ( Q 0). Ieirea primei celule de numrare devine semnal de ceas pentru celula urmtoare. La fiecare
comutare din 1 logic n 0 logic a primului bistabil se obine un front negativ care se utilizeaz pentru comanda bistabilului asociat bitului urmtor, Q 1. Se obine circuitul din figura urmtoare:
T Se obine un numrtor asincron, cu numrare direct, cu patru celule de numrare Utiliznd cunotinele acumulate anterior, analizai funcionarea acestui numrtor. Diagrama de timp pentru numrtorul prezentat este:
Dezavantajul numrtoarelor asincrone este dat de timpul de comutare ridicat (n cazul cel mai defavorabil, suma timpilor de comutare ale tuturor bistabilelor). De aceea, ele nu se pot utiliza la frecvene nalte. Avantajul const n simplitatea schemei logice, bistabilele interconectndu-se fr circuite suplimentare. Numrtoare sincrone n cazul numrtoarelor sincrone, impulsurile de tact sunt aplicate simultan la toate bistabilele astfel nct toate vor comuta n acelai timp i nu succesiv ca n cazul numrtoarelor asincrone. Astfel se elimin ntrzierile cumulative datorit bistabilelor, frecvena de lucru nefiind limitat dect de ntrzierea introdus de un singur bistabil i de porile logice adugate. Considerm un numrtor binar cu patru celule de numrare (modulo 16). Pentru realizarea acestuia n varianta sincron cu bistabile de tip J-K conectate ca bistabile de tip T, consultm tabelul de succesiune a strilor. Se poate observa c un anumit bistabil din numrtor, cu excepia bistabilului Q 0, care comut la fiecare impuls de tact, comut numai atunci cnd toate bistabilele de ordin inferior au ieirea 1 logic n starea anterioar. De exemplu, Q3 comut atunci cnd Q2, Q1, Q0 sunt n 1 logic n starea anterioar. Din aceast observaie, rezult ecuaiile intrrilor bistabilelor J-K:
J0 = K0 = 1 J1 = K1 = Q0 J2 = K2 = Q0 Q1 J3 = K3 = Q0 Q1 Q2 care se mai pot scrie i n felul urmtor: J0 = K0 = 1 J1 = K1 = Q0 J2 = K2 = Q0 J1 J3 = K3 = Q2 J2 Rezult schema logic a unui numrtor sincron cu patru celule de numrare, cu numrare n sens direct:
CL este un semnal de tergere asincron ( semnal de reset). Presupunnd starea Q3Q2Q1Q0 = 1011 ( 11 n sistem zecimal), la primul impuls de tact bistabilul Q0 comut, devenind Q0 = 0, bistabilul Q1 comut de asemenea (deoarece n starea anterioar Q0 este 1 logic) devenind 0 logic. Deoarece n starea anterioar Q1Q0 a fost 11, bistabilul Q2 comut, devenind Q2 = 1, iar Q3 nu i modific starea deoarece anterior Q2 a fost 0 logic. Rezult starea Q3Q2Q1Q0 = 1100 ( 12 n sistem zecimal). Pentru proiectarea unui numrtor cu lungimea ciclului de numrare mai mic dect 2n ( unde n este numrul celulelor de numrare), sau pentru numrarea ntr-un alt cod, se pot utiliza diagramele Karnaugh i tabelele de adevr ale bistabilelor pentru determinarea ecuaiilor intrrilor. Modul de funcionare al numrtorului este complet specificat prin secvena de numrare, care reprezint succesiunea de stri ale acestuia. Din secvena de numrare se pot ntocmi tabelele de adevr ale bistabilelor, de unde rezult funciile de comand (ecuaiile intrrilor). Cel mai utilizat numrtor este 74x163, un numrtor sincron de 4 bii, cu intrri de ncrcare i de tergere active pe 0 logic. n interiorul acestui numrtor sunt utilizate bistabile de tip D, pentru ca funciile de ncrcare i de tergere s se realizeze mai uor. Fiecare intare D este comandat de un multiplexor cu dou intrri, format dintr-o poart SAU i dou pori AND. Ieirea multiplexorului este 0 logic dac semnalul de intrare CLRnegat este confirmat. n caz contrar poarta AND din partea de sus a ciruitului las s treac semnalul de date de intrare ( A,B,C au D) ctre ieire, dac este confirmat semnalul de intrare LD activ pe 0 logic. Semnificaiile intrrilor i ieirilor sunt: LD ncrcare numrtor cu starea de la care ncepe s numere
CLR aducerea la zero a numrtorului ( tergere) CLK semnalul de ceas ENP, ENT semnale de activare a circuitului RCO ripple carry out transport pieptene ctre exterior, este 1 logic dac toi biii de numrare sunt 1 logic , iar ENT este confirmat
Activitatea de nvare 4.2.1 Numrtoare - identificarea circuitelor i a pinilor acestora

Competena: 15.2 Identific circuitele integrate analogice i digitale Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S recunoti numrtoarele dup simbol i aspect S identifici intrrile i ieirile i s precizai funciile acestora utiliznd cataloagele de componente integrate digitale Durata: 15 min Tipul activitii: de potrivire Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): se poate lucra individual sau cu clasa mprit n grupe de cte 2-3 elevi Sarcina de lucru: 1. Se prezint mai multe tipuri de circuite integrate digitale( pori logice, codificatoare, decodificatoare, multiplexoare, demultiplexoare, circuite bistabile logice, numrtoare, A. Pori logice B. Multiplexoare C. Demultiplexoare D. Circuite bistabile logice E. Numrtoare 2. Potrivii numrul pinului cu funcia ndeplinit de ctre acesta pentru numrtorul 74x163 Numrul pinului Pinul 1 Pinul 2 Pinul 3 Pinul 4 Pinul 5 Pinul 6 Pinul 7 Pinul 8 Pinul 9 Pinul 10 Pinul 11 Funcia ndeplinit Mas Alimentarea A intrare de selecie a secvenei de la care se ncepe numrarea B- intrare de selecie a secvenei de la care se ncepe numrarea C intrare de selecie a secvenei de la care se ncepe numrarea D intrare de selecie a secvenei de la care se ncepe numrarea ENT - intrare de activare a circuitului etc) i un catalog de componente electronice digitale. Avei sarcina de a selecta cipurile i a le potrivi n una din urmtoarele clase:
Pinul 12 Pinul 13 Pinul 14 Pinul 15 Pinul 16
ENP intrare de activare a circuitului QA ieire QB ieire QC ieire QD ieire RCO ieire de transport pieptene ctre exterior CLK intrare de ceas CLR intrare de tergere LD intrare pentru validarea ncrcrii secvenei de la care ncepe numrarea
Activitatea de nvare 4.2.2. Numrtoare analiza i verificarea funcionrii

Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice 15.4 Verific funcionalitatea circuitelor cu componente discrete, a circuitelor integrate analogice i a circuitelor integrate digitale Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S analizezi funcionarea unui numrtor sincron sau asincron S verifici funcionarea numrtoarelor S utilizezi n aplicaii specifice numrtoarele Durata: 50 min Tipul activitii: lucrare practic de laborator Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): clasa se mparte n grupe, recomandabil de cte 2-3 elevi, n funcie de dotarea laboratorului de electronic digital. Grupele de elevi vor efectua independent lucrarea de laborator, avnd la dispoziie cataloage de circuite integrate digitale, aparate de msur i control, machet de laborator pentru studiul numrtoarelor Sarcina de lucru Se realizeaz circuitul din figur ( IC1 este un numrtor asincron):
Setai SW5 i SW6 pe 1 logic Q1 Care dintre urmtoarele stri este valabil 1. reset 2. numrare validat 3. ncrcare paralel
4. numrtor modulo 5 Apsai de cteva ori butonul PS1 ( folosit ca semnal de ceas) i simultan setai 1 i 0 logic pentru SW6 ( folosit ca semnal de resetare)
Q2 Cnd se reseteaz numrtorul 1. pe frontul cresctor al semnalului de RESET 2. pe frontul descresctor al semnalului de RESET 3. pe nivel logic 0 al semnalului de RESET 4. pe nivel logic 0 al semnalului de RESET i n prezena semnalului de ceas Q3 Pentru a avea valoarea 5 la ieirea numrtorului care este configuraia intrrilor A, B, C, D 1. 1010 2. 0001 3. 0101 4. 1111 Setai SW1, SW2, SW3 pe nivel logic 1 Pstrnd SW6 pe nivel 1 logic i setnd SW5 pe nivel 0 logic, apsai butonul PS1 i trecei apoi SW5 n 1 logic. Observai ce se ntmpl cu LED-urile de la ieirile numrtorului Q4 Cnd devin activ semnalul LOAD ( LD) 1. pe frontul cresctor al semnalului LD 2. pe frontul descresctor al semnalului LD 3. pe nivel 0 al semnalului LD i n prezena semnalului de ceas 4. pe nivel 0 al semnalului LD Apsai butonul PS1 de cteva ori Setai SW6 pe 0 logic, apoi pe 1 logic Q5 Care este cauza a ceea ce obsevai n funcionarea circuitului ( ca o anomalie) 1. numrtorul nu este alimentat 2. circuitul este ntotdeauna resetat independent de SW6 3. circuitul ncarc ntotdeauna aceeai dat, 0 logic 4. LED-urile LD1, LD2.LD4 nu sunt funcionabile niciodat Realizai circuitul din figur ( IC4 este numrtorul 7490)
Setai SW1 i SW2 pe 0 logic
Q6 Cum variaz ieirile numrtorului 1. n mod obinuit 2. secvenial, ca numrtor hexazecimal 3. secvenial, ca numrtor zecimal ( BCD) 4. secvenial ca numrtor modulo 8 5. nu numr Setai SW1 n 1 logic Q7 De ce este numrtorul blocat 1. pentru c semnalul de reset R0(1) este pe nivel logic 1 2. pentru c semnalul de reset R0(2) este pe nivel logic 1 3. pentru c semnalul de reset R9(1) este pe nivel logic 1 4. pentru c semnalul de reset R9(2) este pe nivel logic 1 5. deoarece semnalul de ceas este tot timpul pe nivel 0 logic Realizai circuitul din figur
Punei SW1 i SW2 pe 0 logic
Q8 La ieirea circuitului gsim strile caracteristice: 1. numrtorului modulo 8 2. numrtorului hexazecimal 3. numrtorului zecimal 4. numrtorului din 2 n 2 5. numrtorului blocat ( nu numr) Q9 Cum sunt activate semnalele R0(1), R0(2) , R9(1) , R9(2) 1. pe front cresctor 2. pe front descresctor 3. pe nivel logic 1 4. pe nivel logic 0 5. pe nivel logic 0 n prezena semnalului de ceas
Q10 cu un numrtor putem realiza 1. dublarea tensiunii 2. divizor de frecven a semnalului 3. divizor cu 2 a tensiunii Autoevaluare: se acord cte un punct pentru fiecare rspuns corect i cte 2 puncte pentru realizarea fiecrui circuit Sugestii i informaii suplimentare: macheta sugerat n aceast lucrare de laborator este modulul MCM 9 din dotarea PHARE dar se poate realiza independent, folosin circuitele indicate. R0(1), R0(2) sunt intrri de tergere a numrtorului 7490 R9(1) , R9(2) sunt intrri de poziionare n starea 9 ( 1001) a numrtorului 7490
Activitatea de nvare 4.2.3. Numrtoare analiza funcionrii

Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S explici funcionarea unui numrtor sincron sau asincron S reprezini diagrama de timp a unui numrtor dat S utilizezi un numrtor pentru a numra un anumit numr de impulsuri S compari un numrtor sincron cu un numrtor asincron din punct de vedere a performanelor Durata: 50 min Tipul activitii: cubul Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): clasa se mparte n 6 grupe. Pe fiecare fa a cubului se gsete cte o sarcin de lucru. Se rostogolete cubul i fiecare grup primete una dintre cele ase sarcini de lucru, pe care o rezolv n 20 min. La sfrit fiecare grup prezint rezolvarea sarcinii de lucru, n 5 min, astfel nct, la sfrit, toi elevii vor fi capabili s rezolve toate cele 6 sarcini de lucru. Sarcina de lucru: 1. Interconecteaz trei circuite bistabile de tip J-K pentru a realiza un numrtor asincron care numr 8 stri. 2. Reprezint diagrama de timp a unui numrtor sincron modulo 8. 3. Interconecteaz trei circuite bistabile de tip J-K pentru a realiza un numrtor sincron care numr 8 stri. 4. Explic funcionarea unui numrtor sincron modulo 8 5. Transform un numrtor asincron modulo 8 ntr-un numrtor asincron modulo5 6. Compar numrtorul asincron cu numrtorul sincron din punct de vedere al parametrilor i performanelor.
Sugestii suplimentare: pentru rezolvarea sarcinilor de lucru consultai fiele de documentare pentru numrtoare i circuite bistabile digitale, reviste i cri de specialitate.
Activitatea de nvare 4.2.4. Utilizarea numrtoarelor n aplicaii specifice

Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice 15.4 Verific funcionalitatea circuitelor cu componente discrete, a circuitelor integrate analogice i a circuitelor integrate digitale Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S analizezii funcionarea unui numrtor sincron sau asincron S verifici funcionarea numrtoarelor S utilizezi n aplicaii specifice numrtoarele S lucrezi n echip
Durata: se recomand a se finaliza proiectul n maxim patru sptmni Tipul activitii: Proiect Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): clasa se mparte n grupe, recomandabil de cte 3-4 elevi, care s formeze echipa de proiect. Profesorul va determina coordonatorul de proiect iar echipa va determina sarcinile care revin fiecrui membru al echipei i programul activitilor, cu termene i responsabiliti.. Sarcina de lucru: apelnd la cunotinele deja acumulate, la materiale informative ( internet, reviste de specialitate i cri de specialitate), sub ndrumarea cadrului didactic, realizai un proiect care s corespund uneia dintre temele de mai jos: 1. Utilizarea circuitului 74x163 ca numrtor modulo 11, cu succesiunea strilor de numrare 0,1,2, ..10, 0, 1,.. 2. Utilizarea numrtoarelor digitale n realizarea unui divizor de frecven cu 2, 4, 10. 3. Utiliznd un numrtor, circuite bistabile i pori logice realizai un sistem digital de transmisie/ recepie Proiectul trebuie s conin: o list de componente, schema de principiu, analiza funcionrii, o posibil utilizare practic n domeniu, bibliografie Sugestii i informaii suplimentare: complexitatea temelor este n ordine cresctoare ( 1, 2 i 3) posibile surse de informaii: - ElecttronicaVeneta, Digital Electronics II, Module MCM9/ EV ( din dotarea PHARE ) - John F. Wakerly, Circuite digitale principiile i practicile folosite n proiectare, Editura TEORA
soluia dat poate fi implementat i practic ( este recomandat a se realiza i practic)
Tema 4. Circuite logice secveniale Fia de documentare 4.3. Registre de deplasare

Un bistabil master-slave poate fi extins formnd o structur cu un numr par de latchuri. Se obine un registru de deplasare serie . Utiliznd bistabili de tip master-slave se poate realiza i o extensie serie-paralel, sub forma registrului paralel de stocare . De asemenea se pot concepe i structuri n care, prin modul n care sunt interconectate bistabilele de tip D, cu ajutorul unor circuite logice combinaionale, s se poat obine att registre serie, ct i paralel, cu funcia controlat de intrri de selecie. Registre de deplasare serie Un registru de deplasare serie de patru bii este format din patru bistabili D, de tip master-slave
DIN
D0
Q0 CLK
D1
Q1 CLK
D2
Q2 CLK
D3
Q3 CLK
DOUT
CLK
Datorit modului de interconecatre a celor patru bistabili i a aplicrii semnalului de ceas simultan, ntregul ansamblu comut astfel: DINn = Q0n+1 , Q0n = Q1n+1 , Q1n = Q2n+1, Q2n = Q3n+1= DOUTn+1, deci DOUTn = DINn-4 Registre de deplasare paralel Un registru paralel, de stocare, reprezint o colecie de bistabili de tip D acionai sincron de un semnal de ceas CLK. Funcia principal a unui registru paralel este aceea de stocare temporar a unor configuraii binare ntr-o zon uor accesibil prelucrrii. Cu alte cuvinte este o memorie al crei coninut are o dinamic puternic. La primul semnal de ceas, secvena de la intrarea bistabililor ( I0, I1, ..In ) este memorat i transmis ieirilor.
I0 CLK CLK D Q Q0 CLK D Q Q1 CLK D Q Qn I1 In
Seriile uzuale de circuite integrate conin registre cu un numr de patru pn la opt celule de memorare. Registre de deplasare mixte Realizeaz deplasarea datelor att serie ct i paralel. Exemplu: circuitul 74194 poate realiza deplasarea serie de la stnga la dreapta, deplasarea serie de la dreapta la stnga i ncrcarea parallel, n funcie de codul de selecie a intrrilor S0 i S1. Se analizeaz funcionarea circuitului:
S0 (9) S1(10)
RI(2) I0(3)
I1(4)
I2(5)
I3(6)
LI(7)
Q CLK CL
Q CLK CL
Q CLK CL
Q CLK CL
CLK(11)
CL (1)
Q0(15) (LO) Q1(14) Q2(13) Q3(12) (RO)
S0 S1 = 00, pstreaz nemodificat coninutul S0 S1 = 01, Registru serie, deplaseaz la dreapta S0 S1 = 10, Registru serie, deplaseaz la stnga S0 S1 = 11, Registru paralel, ncarc paralel CLR = 0, realizeaz tergerea bistabililor
Exemplu de utilizare a registrului mixt: s se realizeze cu ajutorul unui registru un numrtor n inel cu urmtoarele stri: 1100 0110 1 011 1100( numr n inel 12, 6, 11). Problema se rezolv astfel: starea iniial a registrului este 1100. S1 se leag la 5V ( 1 logic). Se realizeaz un CLC cu funcia f = (QA QC) negat, a crui ieire se aplic intrrii S0. Iniial registrul funcioneaz ca registru serie, S0 S1 = 01. Se introduce serial secvena 0, 1,. n momentul acesta QA= 1, QC= 1, f ia valoarea 1 logic i registrul ncarc paralel secvena 1100 aflat la intrrile paralele.Ciclul de numrare se reia.
Activitatea de nvare 4.3.1. Registre de deplasare analiza i verificarea

funcionrii Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice 15.4 Verific funcionalitatea circuitelor cu componente discrete, a circuitelor integrate analogice i a circuitelor integrate digitale Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S analizezi funcionarea unui registru de deplasare S verifici funcionarea registrelor de deplasare S utilizezi n aplicaii specifice registrele de deplasare
Durata: 50 min Tipul activitii: lucrare practic de laborator Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): clasa se mparte n grupe, recomandabil de cte 2-3 elevi, n funcie de dotarea laboratorului de electronic digital. Grupele de elevi vor efectua independent lucrarea de laborator, avnd la dispoziie cataloage de circuite integrate digitale, aparate de msur i control, deplasare. Sarcina de lucru Se realizeaz circuitul din figur ( circuitul integrat este un registru de deplasare SN 74LS95): machet de laborator pentru studiul registrelor de
Punei SW1 i SW2 pe 0 logic i conectai alimentarea circuitului Punei SW1 pe 1 logic i apsai butonul PS1 o dat Q1 Ce funcie realizeaz circuitul n acest caz
1. 2. 3. 4.
ncrcare paralel deplasare la dreapta deplasare la stnga incrementarea valorii de la ieire
Nu modificai poziia comutatoarelor SW1 i SW2 Apsai butonul PS1 de nc 3 ori Q2 De ce ledurile LD1, LD2, LD3 i LD4 sunt toate aprinse ( 1 logic ) 1. deoarece valoarea ieirii este inversat cu patru semnale de ceas 2. deoarece ieirile sunt incrementate pe fiecare semnal de ceas 3. deoarece cei patru bii de date D1, D2, D3, D4 sunt ncrcati pe cele 4 semnale de ceas 4. deoarece nivelul 1 logic de la intrarea serial este ncrcat n registru pe cele patru semnale de ceas Trecei SW1 pe 0 logic i apsai PS1 o dat Q3 De ce ledul LD1 este stins ( 0 logic) 1. se face deplasare spre stnga 2. se face ncrcare paralel 3. deoarece pe intrarea serie de date avem valoarea logic 0 4. deoarece ieirea a fost decrementat inei apsat PS1 i modificai valoarea comutatorului SW1 Q4 De ce ledul LD1 nu se aprinde 1. deoarece valoarea lui D1 este trecut spre ieire 2. deoarece nu este validat deplasarea 3. deoarece nu avem semnal de ceas 4. deoarece data introdus are valoarea 0 logic Realizai circuitul din figur ( n cazul acesta intrrile A,B,C,D sunt conectate la un selector BCD)
Punei SW1 pe 0 logic i SW2 pe 1 logic Cu selectorul BCD setai valoarea dorit Apsai o dat butonul PS1
Q5 Observnd ledurile de la ieire, ce tip de operaie a fost executat 1. deplasare la dreapta 2. deplasare la stnga 3. resetare 4. ncrcare parallel Q6 Care este o posibil aplicaie a registrelor de deplasare 1. un convertor serie parallel pentru numere binare 2. un sumator 3. un divisor de frecven Q7 Ci bii pot fi memorai ntr-un registru de deplasare care are n celule 1. 2n bii 2. 1 bit 3. 2 bii 4. n bii 5. 2n bii Sugestii i informaii suplimentare: macheta sugerat n aceast lucrare de laborator este modulul MCM 8 din dotarea PHARE dar se poate realiza independent, folosind circuitele indicate.
Activitatea de nvare 4.3.2. Utilizarea registrelor de deplasare n aplicaii specifice

Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S analizezi funcionarea unui registru de deplasare S utilizezi n aplicaii specifice registrele de deplasare
Durata: se recomand a se finaliza acas, pn la edina urmtoare Tipul activitii: Studiu de caz Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): se poate lucra individual sau n perechi. De asemenea se lucreaz difereniat, n funcie de aptitudinile tehnice ale elevului ( teme de complexitate diferit). Profesorul este cel care hotrte tema pentru fiecare elev. Sarcina de lucru: apelnd la cunotinele deja acumulate, la materiale informative ( internet, reviste de specialitate i cri de specialitate), sub ndrumarea cadrului didactic, gsii o soluie pentru urmtoarea situaie: 1. Un convertor paralel - serie a unor cuvinte de 8 bii, dac avem la dispoziie registre de deplasare 7495, studiate n lucrarea de laborator ( complexitate medie) 2. Un circuit care s realizeze nmulirea i mprirea binar cu o putere a lui 2, utiliznd registre de deplasare 74194 ( complexitate ridicat) Autoevaluare: conectarea corect a circuitelor, gndirea critic, originalitatea soluiei Sugestii i indicaii suplimentare: consultai cartea de specialitate Circuite integrate digitale de Gheorghe tefan i alii.
Tema 5. Memorii Fia de documentare 5.1. Memorii ROM

Memoria ROM ( Read Only Memory) este un convertor de cod compus dintr-un decodificator i un codificator. Interpretnd vectorul de intrare al decodificatorului ca un cod de adres, datele obinute la ieirea codificatorului reprezint informaia nmagazinat la adresa respectiv. Schema bloc a unei memorii ROM este: W0 A0 A1 D C D W1 C D O0 O1
An-1 Wm-1
Ok-1
Cele n linii de adres sunt decodificate n m = 2n linii de cuvnt iar codificatorul (CD), care constituie matricea de memorie, furnizeaz la ieire m cuvinte de cte k bii. Capacitatea C a memoriei fixe este C = mk bii. Clasificarea memoriilor ROM Dup tehnologia de realizare: - Memorii ROM n tehnica bipolar - Memorii ROM n tehnica MOS Dup modul de programare: - programabile la productor prin masc - programabile la utilizator ( PROM ) Memoriile PROM pot fi programate o singur dat de ctre utilizator. Celula de memorie a unor astfel de circuite are la baz un fuzibil din polisiliciu sau din crom-nichel care este ars la programare, cu ajutorul unui programator de memorii. Iniial toate fuzibilele celulelor de memorie exist, constituind un scurtcircuit. Programarea celulei nseamn arderea fuzibilului din nodul respectiv i nscrierea n celul a cifrei binare 1. n categoria memoriilor ROM n tehnica MOS, programabile la utilizator, ntlnim i memoriile EPROM ( Erase Programable ROM), EAROM ( Electricaly Alterable ROM) i EEPROM ( Electricaly EPROM ). Memoriile EPROM folosesc pentru realizarea celulei de memorie un tranzistor cu efect de cmp cu dubl poart, una comandat i una izolat. De exemplu cu tranzistoarele MOS cu canal n, dac pe poarta izolat este acumulat sarcin electric negativ, atunci aplicarea unei tensiuni pozitive pe cea de-a doua poart nu poate aduce n stare de conducie tranzistorul. Dac pe poarta izolat nu este acumulat o sarcin, atunci aplicarea tensiunii pozitive pe cea de-a doua poart creaz un cmp care duce la formarea canalului n i la conducia tranzistorului. Nivelul logic pe linia de bit este 1 cnd tranzistorul este blocat i 0 cnd tranzistorul conduce. Pentru tergerea
informaiilor din celul i revenirea la starea neprogramat se expune circuitul la aciunea radiaiilor ultraviolete. Memoriile EEPROM folosesc un principiu asemntor cu cel al memoriilor EPROM, numai c pentru trecerea electronilor prin stratul izolator utilizeaz efectul tunel. Organizarea tipic a unei memorii ROM Se constat c selecia unui cuvnt de 8 bii nu se face cu ajutorul unui DCD cu 1024 linii de ieire ci, n scopul reducerii numrului de pori folosite, sunt utilizate un DCD cu 128 linii i un MUX cu 8 linii de intrare. Intrrile de selecie CS 1 i CS2 permit selectarea sau deselectarea capsulei de memorie prin intermediul celor 8 amplificatoare de ieire care sunt prevzute cu etaje de inire open colector sau sunt circuite cu trei stri. Aceste dou tipuri de circuite de ieire fac posibil interconectarea ieirilor a mai multor capsule de memorie respectiv, conectarea capsulei la o magistral. n cazul memoriilor programabile la utilizator operaia de programare se efectueaz n starea deselectat a capsulei. Pentru memoriile EPROM capsula este prevzut cu o intrare suplimentar la care sunt aplicate impulsurile de programare. Memoriile ROM sunt memorii permanente, informaiile memorate putnd fi doar citite. Faptul c informaiile doar se citesc conduce la obinerea unor timpi de acces foarte mici. Rolul acestor memorii este de a stoca programe cu grad mare de generalitate i o frecven sporit de utilizare. Memoriile Flash ROM sunt actualele EEPROM disponibile la calculatoarele personale. Coninutul este divizat n blocuri iar tergerea i renscrierea datelor se poate realiza pentru unul sau mai multe blocuri de memorie.
Activitatea de nvare 5.1.1. Caracteristicile memoriilor ROM

Competena: 15.2 Identific circuitele integrate analogice i digitale 15.3 Analizeaz funcionarea montajelor cu circuite electronice Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S caracterizezi o memorie ROM dup parametrii S identifici o memorie ROM n funcie de rolul pe care l are n circuit S utilizezi n aplicaii specifice o memorie ROM
Durata: 15 min Tipul activitii: Diagrama pianjen Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): clasa poate fi organizat n grupe mici de cte 2-3 elevi sau se lucreaz individual Sarcina de lucru: folosind surse diferite ( internet, caietul de notie, reviste de specialitate, cri de specialitate, cataloage de componente electronice digitale, etc.) obinei informaii despre memorii ROM i organizai-le dup modelul urmtor Tipul Memoriei ( ROM, PROM, EPROM, EEPROM, flash ROM Capacitatea memoriei
Timpul de acces
Memoria ( denumirea cip-ului)
Utilizri Tehnologia de realizare ( bipolar sau MOS, programabil la constructor sau la utilizator.)
Autoevaluare: punctajul se acord n funcie de numrul de informaii importante furnizate
Tema 5. Memorii Fia de documentare 5.2. Memorii RAM

Dac letch-urilor ( bistabil RS) li se adaud un nivel de decodificare pentru adresare i un nivel de multiplexare se definete, din punct de vedere logic, structura de memorie sau memoria cu acces aleator RAM. Modul de funcionare este relativ simplu: decodificatorul acioneaz scrierea n fiecare celul de memorie ( bistabil de tip latch) iar multiplexorul permite selectarea oricrui bistabil la ieirea de date (DOUT). Att decodificatorul ct i multiplexorul sunt comandate cu acelai cod numit adresa locaiei de memorie. Memoria este organizat matriceal. Se poate concepe o structur dinamic a unei matice de memorie care cuprinde: latch pentru adresarea liniilor (LL), latch pentru selectarea coloanei (LC), ceas pentru LL (LCLK), ceas pentru LC (CCLK), decodificator (DCD), multiplexor (MUX), matricea de memorie. Din punct de vedere constructiv dispunem de dou tipuri de memorii dinamice: a. memorii realizate n tehnologia bipolar b. memorii realizate n tehnologie unipolar ce pot fi: 1. memorii statice la care elementul de memorare este realizat cu un latch, deci cu o structur logic digital 2. memorii dinamice la care elementul de memorare este realizat cu ajutorul unei capaciti ce reine un timp limitat o sarcin ce depete un anumit nivel. Tipuri de memorii RAM n tehnica de calcul Ex: module cu memorii SDRAM sau DDRAM
Schema bloc a unui circuit de memorie este prezentat n figura de mai jos, punnd n eviden transferul de date pe o magistral intern
MAGISTRAL INTERN DATE D E MATRICE C Amplif. Amplif. DE O CS R/ W D Dk 0 D1 CITIRE SCRIERE MEMORIE D Am . An.1 I Memoria dinamic are n plus de cea static, blocul GCT ( Generator i Control al m n-m x 2fa F comand 2 Tactului) , care selectorul de linii i de coloane, precum i blocul de intrareI ieire ( I/O ), furniznd impulsurile necesare celulei dinamice. C Memoriile dinamice presupun c o dat la aproximativ 2 ms ( timpul maxim n care A pe condensatorul de memorare este suficient de mic pentru a nu variaia sarcinii T logic dat de potenialul pe condensator) modifica nivelul acces I/ laOfiecare CONTROL s se fac CIRCUITE O celul de memorie. Adresarea memoriei pentru regenerare poate fi limitat la transferul R adresei necesare pentru linii. De exemplu, remprosptarea informaiei pentru RAM 2107 se face prin citirea coninutului celulelor. Deoarece n matricea de memorie se DECODIFICATOR adreseaz simultan toate cele 64 de celule de pe o linie, remprosptarea const n 64 de citiri, la adresele selectate prin liniile de adres A 0 A5. Zona de adresare A6 A11 nu conteaz, pentru c nu intereseaz transmiterea la ieire a biilor citii. Cele 64 de citiri trebuie fcute o dat la cel mult 2 ms. A0 A1 Am-1
Activitatea de nvare 5.2.1. Memoria RAM funcionare

Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S identifici blocurile componente ale unei memorii RAM S explici rolul fiecrui bloc component S pecizezi rolul semnalelor existente la intrarea i ieirea memoriei RAM Durata: 20 min Tipul activitii: Harta conceptual Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): clasa poate fi organizat n grupe mici de cte 2-3 elevi sau se lucreaz individual Sarcina de lucru: realizai o hart conceptual pornind de la schema bloc a unei memorii RAM n care s se regseasc elementele componente ale acesteia, rolul fiecrui element component n funcionarea memoriei RAM, semnalele de intrare i ieire.
A0 A1 Am-1 R/ W Am
.
An.1
Sugestii i informaii suplimentare : pentru rezolvarea sarcinii de lucru este necesar s studiai fiele de documentare aferente fiecrei pri componente i Glosarul de termeni
Activitatea de nvare 5.2.2. Utilizarea memoriilor RAM n aplicaii specifice

Competena: 15.2 Identific circuitele integrate analogice i digitale 15.3 Analizeaz funcionarea montajelor cu circuite electronice Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S identifici memoriile RAM n tehnica de calcul S precizezi rolul memoriilor RAM n tehnica de calcul Durata: se recomand a se finaliza referatul pn la edina urmtoare Tipul activitii: Rezumare ( Referat ) Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): se lucreaz individual, acas Sarcina de lucru: apelnd la cunotinele deja acumulate, la materiale informative (cataloage de memorii, internet, reviste de specialitate i cri de specialitate), observai calculatorul personal pe care l avei acas i identificai toate cipurile de memorie RAM, preciznd tipul lor, rolul pe care l au n sistemul de calcul, parametrii, paii de conectare a cipului n ansamblul de calcul. Toate aceste informaii le sistematizai ntr-un referat de maxim 3 pagini.
Activitatea de nvare 5.2.3. nscrierea i citirea datelor n i din memoria RAM

Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice 15.5. Remediaz defectele montajelor cu circuite Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S descrii modul de nscriere i de citire a unei memorii RAM ntrun PC S precizezi rolul memoriilor RAM n tehnica de calcul Durata: 15 min Tipul activitii: Expansiune Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): se recomand a se lucra n perechi Sarcina de lucru: pornind de la schema de principiu de mai jos, explicai n 2-3 pagini cum se face nscrierea i citirea datelor n i din memoria intern ntr-un PC i precizai defectele care pot aprea n timpul funcionrii i modul lor de remediere ( 2-3 defecte).
Tema 6. Microprocesorul Fia de documentare 6.1. Microprocesorul

Microprocesorul este un circuit integrat la scar foarte, foarte larg. n prezent exist peste 50 de tipuri de microprocesoare compatibile Intel, avnd la baz arhitectura X86. Este componenta cheie a oricrui sistem de calcul. Microprocesorul 8086 Structura intern Microprocesorul 8086 cuprinde 2 uniti funcionale care lucreaz asincron i independent una fa de alta: unitatea de execuie (EU=execution unit) cu rol n executarea instrciunii. Ea obine instruciuni de la unitatea de interfa cu magistrala( n cazul n care coada este vid, ateapt) i le execut lucrnd cu adrese i date. n funcie de rezultatul fiecrei operaii executate, actualizeaz registrul de flags( indicatori de stare). unitatea de interfa cu magistrala sau de pregtire a execuiei (BIU=bus interface unit) cu rol de a aduce instruciunile din memorie i de a transfera operanzii ntre EU
i exteriorul P. Ciclurile de ncrcare ale instruciunilor sunt executate n intervale de timp n care unitatea de execuie nu solicit magistrala.
BIU = realizeaz interfaarea microprocesorului cu exteriorul printr-o: magistral de adrese de 20 linii, din care: primele 16 sunt multiplexate cu magistrala de date, iar ultimele 4 sunt multiplexate cu informaia de stare - magistral de comenzi. Deoarece lucreaz independent de EU, cuplarea celor 2 uniti se face printr-o memorie tampon de tip FIFO ( primul intrat, primul ieit), de capacitate 6 octei, numit ir (coad) de instruciuni. n coad, BIU va introduce instruciuni de citite n avans, pe 2 octei, de la adrese succesive. EU va citi instruciunile din aceast coad. Registrele generale i de stiv Registrele de utilizare general AX, BX, CX, DX sunt adresabile direct pe 16 bii, fiecare putnd servi ca destinaie a datelor. Ele pot fi adresabile i pe bytes, prin specificarea byte-ului inferior(AL, BL, CL, DL) i a byte-ului superior ( AH, BH; CH; DH) Registrele de baz i de stiv sunt: AX ( acumulator) utilizat pentru operaii de nmulire, mprire pe 16 bii, respectiv pentru operaii de intrare/ieire pe 16 bii BX( de baz) utilizat n conversii de cod i ca registru de baz la adrese CX ( contor) are rol de contor de ciclu n cazul structurilor repetitive cu incrementare, fiind utilizat i n operaii cu iruri. DX ( de date) utilizat ca registru de adresare indexat la porturile de intrare/ieire, precum i la operaiile de nmulire/mprire. SP ( vrful stivei) are 16 bii i conine adresa de vrf a stivei BP ( baza stivei) are 16 bii i conine adresa de baz a stivei SI (registru index surs) are 16 bii i particip la calcularea adreselor surs DI ( registru index destinaie) are 16 bii i particip la calcularea adreselor destinaie Registrul indicatorilor de condiii ( registrul flags)
CF ( carry flag) bitul de transport, este 1 dac execuia unei instruciuni a dus la apariia de transport. De asemenea instruciunile de rotire a coninutului unui registru poate poziiona acest bit. PF ( parity flag)- bitul de paritate, este 1 dac rezultatul conine un numr par de 1 AF ( auxiliary flag)- bitul pentru transport auxiliar, este 1 dac a aprut un transport de la rangul 3 la rangul 4. ZF ( zero flag) bitul de zero, este 1 dac rezultatul este zero SF ( sign flag) bitul de semn, este 1 dac rezultatul obinut este negativ TF ( trace flag) bitul de depanare, este 1 cnd se genereaz un semnal de ntrerupere intern. Este utilizat pentru controlul execuiei instruciunilor n regim pas cu pas. IF ( interrupt flag ) bitul de activare/dezactivare a sistemului de ntreruperi, este1 cnd este activat o ntrerupere DF ( direction flag ) bitul de direcie, indic direcia de parcurgere a irurilor, este 0 cnd se parecurge de la valori mici la valori mari. OF ( overflow flag ) bitul de depire n virgul fix, este 1 dac din execuia unei instruciuni aritmetice cu semn a aprut o depire, adic s-a obinut un rezultat care nu poate fi memorat O dat cu apariia microprocesorului Intel 80286, ce permite execuia mai multor taskuri, registrul de flags a fost completat cu biii: IOPL ( input ouput privilege level) indicador al nivelului privilegiat de acces la operaiile de intrare/ieire NT ( nested task) permite revenirea la la task-ul care l-a operat n mod normal( NT=1), sau printr-o instruciune de revenire IRET ( NT=0) La microprocesoarele pe 32 de bii, registrul flags conine indicatorii de stare: RF ( Resume Flag) indicator de rezumat al biilor setai n registrul indicator, util pentru depanarea programelor VM ( Virtual Mode) indicator de comutare n mod real / virtual AC ( Alignment Check) disponibil la 486 i PENTIUM. Controlul alinierii este setat atunci cnd referirile la adresele de memorie un se gsesc n intervalul de adrese atribuit n scopul proteciei. La microprocesoarele de tip Pentium mai exist i indicatorii: VIF ( Virtual Interrupt Flag) indicator de ntreruperi virtuale VIP ( Virtual Interrupt Pending) - indicator de ntreruperi virtuale n ateptare ID ( Identificatioan) determin pe ce clas de microprocesor urmeaz execuia Registrele BIU BIU conine 5 registre de 16 bii: a) 4 registre de segment b)1 registru indicator de adres a) Cele 4 registre de segment sunt: - code segment CS - conine adresa de nceput a segmentului de cod (unde se afl codurile instruciunilor ). - data segment DS - conine adresa de nceput a segmentului pentru date - stack segment SS - conine adresa de nceput a segmentului stiv - extra data segment ES - conine adresa de nceput a unui segment de date suplimentare Primul registru de segment este folosit pentru obinerea codurilor instruciunilor, iar ceilali 3 sunt pentru operanzi (date). Rezult c folosirea lor este implicit (nu trebuie specificat n instruciune). b) Registrul IP ( instruction pointer ) indic offset-ul adresei instruciunii urmtoare celei care se execut (offset n cadrul CS).
Pentru registrul de segment de date, offsetul este un registru de 16 bii din EU. Moduri de adresare Adresare n mod real: alocarea memoriei se realizeaz prin segmentare n segmente de lungime maxim de 64 ko. n prima etap se ncarc un registru de segment cu adresa unui bloc de memorie de 64 K, constituind adresa de baz a segmentului. La adresa fizic de baz a segmentului se adun adresa de offset, care constituie deplasarea ( offsetul) relativ fa de adresa de baz n interiorul segmentului, rezultnd adresa fizic a memoriei. Acest lucru este necesar deoarece buss-ul de adrese conine numai 20 linii de adres. Selecia segmentului i calculul adresei fizice se realizeaz implicit (nu se specific explicit ntr-un cmp de instruciune) pe baza unor reguli prestabilite. Calculul adresei fizice se realizeaz n UA (unitate aritmetic) din BIU, n felul urmtor: - coninutul registrului de segmente folosit se deplaseaz la stnga cu 4 poziii, punnd 0 (zero) n poziiile rmase libere (se realizeaz o nmulire cu 16) - se adun apoi coninutul deplasamentului (offset ) pe 16 bii. Exemplu de calcul a adresei fizice a unei instruciuni Registru de segment de cod (CS)=1150H; (IP)=6753H Adres fizic: 11500+ 6753 17C53H Reprezentarea adresei fizice se face scriind valorile celor 2 registre folosite la calculul ei, desprite de ":" . Primul se scrie registrul de segment folosit i al doilea - offsetul. Pentru exemplul anterior, adresa fizic 17C53H se scrie 1150:6753 Adresarea memoriei n mod protejat: registrele de segment n acest mod de adresare nu conin adresa fizic de baz a segmentului, ci au rol de selectoare avd structura 15 3 2 1 0 Index Ti RPL RPL ( Regisster Privilege) indic nivelul privilegiat al registrului selector. Acesta dispune de patru niveluri de protecie n fucie de softul care solicit adresarea memoriei. Controlul comunicrii ntre programe i sistemul de operare este implementat prin separarea spaiului de adres i mecanismul privilegiat; controlul spaiului de adres separ programele de aplicaie unele fa de altele iar mecanismul privilegiat izoleaz software-ul de baz de cel de aplicaie. O alt modalitate de gestiune a memoriei pentru microprocesoarele pe 32 de bii, utilizat pentru sistemele multitasking o constituie paginarea. Spre deosebire de segmentare, care mparte programele i datele n segmente de lungime variabil, innd seama de logica prelucrrii datelor i a modulelor ce alctuiesc codul, paginarea mparte datele i programele n zone de dimensiune fix, numite pagini. Adresarea memoriei pe 32 de bii: la microprocesoarele pe 32 de bii, memoria intern nu mai este conectat la magistrala de 16 bii a sistemului ci este ataat direct la magistrala local a microprocesorului. Aceasta a extins modurile de adresare a memoriei interne la 4 G RAM pentru adresarea complet liniar i la folosirea paginrii pentru a implementa mecanismul de memorie virtual prin care un bloc de memorie poate fi ncrcat din memoria extern n mod automat ( cu 14 bii se pot selecta 2 14 adrese de cte 232 offset-uri, adic un spaiu de adrese virtuale de 64T). ntreruperi
Capacitatea unui PC de a suspenda activitatea pe care o execut la un moment dat i a comuta pe o alt activitate constituie reacia sistemului la solicitarea unei ntreruperi. Microprocesoarele dispun de capacitatea de a fi ntrerupte, combinat cu posibilitatea de a conserva activitatea ntrerupt pe parcursul prelucrrii solicitate prin ntrerupere. n acest scop microprocesorul folosete stiva n care va memora starea activitii ntrerupte. Dup tratarea ntreruperii va extrage din stiv starea activitii ntrerupte, pe care o va continua exact din locul n care a fost ntrerupt. Exist trei categorii majore de ntreruperi: a. ntreruperi hardware care sunt cauzate de evenimente externe generate de componente PC ( tastatur, discuri, imprimante) b. Excepiile sunt ntreruperi software care rezult dintr-un program de execuie. Ele apar atunci cnd o instruciune nu poate fi executat complet n mod normal. De exemplu mprirea unui numr la 0 zero. Sunt ntreruperi nemascabile ( nu pot fi inhibate) c. ntrerupri software care solicit anumite servicii prin instruciuni de tipul INT utilizate n programe. Aciunile solicitate prin aceste ntreruperi se gsesc sub forma unor funcii din ROM-BIOS. Sunt nemascabile. Pentru localizarea cauzei ntreruperii, microprocesorul asociaz fiecrei surse de ntrerupere un numr numit vector de ntrerupere, memorat ntr-un tabel de descriere a ntreruperilor ( IDT), localizat la nceputul memoriei RAM. Evoluia microprocesoarelor I 8086, 80286, 80386, 80486, PentiunI, Pentium Pro, Pentium II, Pentium III, Pentium IV, Celeron, Pentium Xeon, etc.
Activitatea de nvare 6.1.1. Moduri de adresare a memoriei de ctre microprocesor

Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S recunoti modurile de adresare S calculezi adresa n cazul adresrii n mod real Durata: 10 min Tipul activitii: Exerciiu Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): se recomand a se lucra individual Sarcina de lucru: Reprezentarea adresei fizice este urmtoarea: 7A2C:29B0 a. recunoatei modul de adresare i explicai cum realizeaz microprocesorul aceast adresare b. definii cele dou pri ale adresei fizice reprezentate c. calculai adresa fizic real a locaiei de memorie Autoevaluare: se acord cte 3 puncte pentru rspunsul corect la un item i un punct din oficiu.
Activitatea de nvare 6.1.2. Regitri microprocesorului

Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S enumeri regitri microprocesorului i s i clasifici S precizezi rolul funcional al regitrilor microprocesorului S explici modul de execuie a unei instruciuni innd cont de indicatorii din registrul de flags-uri Durata: 10 min Tipul activitii: Expansiune Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): se recomand a se lucra individual Sarcina de lucru: Pornind de la urmtorul text: Microprocesorul 8086 cuprinde 2 uniti funcionale care lucreaz asincron i independent una fa de alta: unitatea de execuie (EU=execution unit) cu rol n executarea instrciunii. Ea obine instruciuni de la unitatea de interfa cu magistrala( n cazul n care coada este vid, ateapt) i le execut lucrnd cu adrese i date. n funcie de rezultatul fiecrei operaii executate, actualizeaz registrul de flags( indicatori de stare). - unitatea de interfa cu magistrala sau de pregtire a execuiei (BIU=bus interface unit) cu rol de a aduce instruciunile din memorie i de a transfera operanzii ntre EU i exteriorul P. Ciclurile de ncrcare ale instruciunilor sunt executate n intervale de timp n care unitatea de execuie nu solicit magistrala. n EU ntlnim regitri generali, regitri de stiv, regitri index i registrul indicatorilor de stare. n BIU ntlnim regitri ncesari pregtirii execuiei. n urma executrii unei instruciuni, registrul indicatorilor de stare -
a devenit: 15 14 13 1 0
12 0
11 1
10 0
9 0
8 0
7 1
6 0
4 1
2 0
0 1
1. Precizai denumirea regitrilor din fiecare unitate a microprocesorului ( EU i BIU ) i rolul lor funcional al acestora 2. Pornind de la registrul indicatorilor de stare, precizai cum s-a executat instruciunea ( cu sau fr depire, semn, ntreruperi,etc.)
Activitatea de nvare 6.1.3. Evoluia microprocesoarelor

Competena: 15.2 Identific circuitele integrate analogice i digitale 15.3 Analizeaz funcionarea montajelor cu circuite electronice Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S clasifici microprocesoarele n funcie de familia de evoluie S compari microprocesoarele n funcie de performane S explici modul de evoluie a microprocesoarelor Durata: Pn la urmtoarea ntlnire Tipul activitii: Rezumare ( referat) Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): se recomand a se lucra individual Sarcina de lucru: dup ce studiai reviste de specialitate i site-ri de specialitate pe internet prezentai o evoluie a microprocesorului, tratnd comparativ diverse tipuri de microprocesoare ( asemnri, deosebiri, avantaje, dezavantaje, performane, utilizri). Prezentai i chip-ul microprocesorului ( capsul, numr pini) Autoevaluare: varietatea materialelor studiate, modul de documentare, puterea de sintez i analiz
Tema 7. Microcontrolerul Fia de documentare 7.1. Microcontrolerul
Microcontrolerele sunt circuite integrate care pot fi programate pentru controlul unor dispozitive cum ar fi roboi, circuite de alarm, circuite de comand i control, benzi transportoare, etc. Un microcontroler conine: unitate central ( cu microprocesor), porturi de intrare/ieire, memorie, timere, convertoare.
Microcontrolerul C8051F320
Caracteristicile generale ale microcontrolerului C8051F320, aa cum reies din structura hardware a circuitului din figura de mai sus, sunt: - Dedugger pe chip - Controler de USB cu 8 terminale flexibile, transceiver integrat i 1kbyte memorie RAM FIFO ( primul intrat, primul ieit ) - Regulator pentru tensiunea de alimentare (VREG =35V)
- Convertor A/D de 10 bii cu 17 canale i mux analogic - Referin de tensiune (VREF) i senzor de temperatur - Dou comparatoare analogice de tensiune pe chip - Oscilator intern programabil de 12 MHz i multiplicator cu 4 - Memorie FLASH de 16 kbytes programabil n circuit (ICSP) - Memorie RAM 2304 Bytes (256 i+ 1K xram + 1K usb fifo) - Interfee SMBus/I2C, UART extins i SPI - Patru timere de 16 bii - Circuite POR, WDT, VDD Monitor, detector absen clock - Porturi I/O P0, P1, P2 i P3 Memoria FLASH poate fi reprogramat direct n circuitul de aplicaie (ICSP). Un program de utilizator bine realizat, permite un control complet al unuia sau mai multor periferice, astfel nct cele neutilizate s fie dezactivate, n scopul reducerii puterii totale consumate. Cu o interfa specific (interfa cu dou fire - C2), se pot depana programele n circuitul montat n aplicaie, (ICD In Circuit Debugger). Logica de depanare permite: verificri, modificri ale memoriei i registrelor de lucru, i diferite modaliti de rulare ale programului (cu setarea unor bkp-uri, pas cu pas sau rulare integral cu posibilitatea opririi n cazul unor defeciuni). Microcontrolerul lucreaz la o tensiune de alimentare de 2,7V pn la 3,6V dar pinii de acces (pinii de port i de resetare) suport tensiuni de +5V. Microcontrolerul are 25 pini I/O (trei porturi de 8 bii i un port de 1 bit) cu funcii generale intrare-ieire plus cteva funcii auxiliare: - Fiecare pin de port poate fi configurat ca intrare analogic sau intrare/ieire digital; - Pinii selectai pentru funcia de intrare/ieire digital pot fi setai cu ieire pushpull sau open-drain; - Opiunea weak pull-ups poate fi dezactivat global, micornd astfel consumul de putere. Digital Crossbar permite alocarea resurselor HW ( hardware) pinilor de port I/O Microcontrolerul C8051F320 are implementate patru circuite Timer/Counter. Dou dintre ele sunt timer/counter de 16 bii compatibile cu cele din circuitul 8051 standard; Celelalte dou sunt timere de 16 bii cu autoreload. Circuitele Timer sunt utilizate de ADC, SMBus, USB sau n aplicaii de msurri de intervale de timp, numrtoare de evenimente i generare periodic a unor cereri de ntrerupere. Structura hardware a lor permite programarea urmtoarelor moduri de lucru:
Structura hard-ware a timerelor T0 i T1 este: Fiecare din cele dou timere au implementate hardware patru moduri de lucru. Fiecare timer este format din dou registre numrtor de 8 bii, TL0 i TH0, respectiv TL1 i TH1. O serie de pori logice i trei registre de comand i control de 8 bii permit configurarea timerelor pentru realizarea funciei timer sau counter n unul din cele patru moduri de lucru.
Pentru realizarea funciei Timer, timerele T0 i T1 au pe intrarea de tact impulsuri generate de una din 5 surse posibile, selectabile prin setarea/resetarea unor bii din registrul CKCON (biii T0M, respectiv T1M i SCA0, respectiv SCA1). Pentru funcia Counter, realizat doar de T0 i T1, impusurile de numrare nu trebuie s fie neaprat periodice, dar trebuie s fie pe nivel logic 1 (HIGH), pentru cel puin dou perioade ale oscilatorului sistemului. Structura HW general (pentru T0), care realizeaz aceste funcii, este: - Timerele T0 i T1 au alocate urmtoarele registre: - TCON registru de control, - TMOD registru de configurare funcii i moduri de lucru, - TL0 (TL1) Timer 0 (1), octet inferior - TH0 (TH1) Timer 0 (1), octet superior - CKCON Registru de control al sursei semnalului de tact intern - INT01CF Registru de setare a polaritii frontului activ al tactului pentru counter
Structura hard-ware a microcontrolerului C8051F320este:
Programarea microcontrolerului Microcontrolerul se programeaz folosind limbajul de asamblare. Prezentm, mai jos, setul minim de instruciuni
Rn @Ri Rel direct #data #data 16 Bit addr 11 addr 16 Register R0-R7 of the currently selected register bank. Data RAM location addressed indirectly through register R0-R1 8-bit, signed (twos compliment) offset relative to the first byte of the following instruction. Used by SJMP and all conditional jumps. 8-bit internal data locations address. This could be a direct-access Data RAM location (0x0-0x7F) or an SFR (0x80-0xFF). 8-bit constant 16-bit constant Direct-addressed bit in Data RAM or SFR. 11-bit destination address used by ACALL and AJUMP. The destination must be within the same 2K-byte page of program memory as the first byte of the following instruction. 16-bit destination address used by ACALL and AJUMP. The destination may be anywhere within the 64K-byte program memory space.
OPERAII ARITMETICE
Mnemonic
Description
Bytes
Clock Cycles
ADD A,Rn ADD A,direct ADD A,@Ri ADD A,#data ADDC A,Rn ADDC A,direct ADDC A,@Ri ADDC A,#data SUBB A,Rn SUBB A,direct SUBB A,@Ri SUBB A,#data INC A INC Rn INC direct INC @Ri DEC A DEC Rn DEC direct DEC @Ri INC DPTR MUL AB DIV AB DA A ANL A,Rn ANL A,direct ANL A,@Ri ANL A,#data ANL direct,A ANL direct,#data ORL A,Rn ORL A,direct ORL A,@Ri ORL A,#data ORL direct,A ORL direct,#data XRL A,Rn XRL A,direct XRL A,@Ri XRL A,#data XRL direct,A XRL direct,#data CLR A
OPERAII ARITMETICE Add register to A Add direct byte to A Add indirect RAM to A Add immediate to A Add register to A with carry Add direct byte to A with carry Add indirect RAM to A with carry Add immediate to A with carry Subtract register from A with borrow Subtract direct byte from A with borrow Subtract indirect RAM from A with borrow Subtract immediate from A with borrow Increment A Increment register Increment direct byte Increment indirect RAM Decrement A Decrement register Decrement direct byte Decrement indirect RAM Increment Data Pointer Multiply A and B Divide A by B Decimal Adjust A OPERAII LOGICE AND Register to A AND direct byte to A AND indirect RAM to A AND immediate to A AND A to direct byte AND immediate to direct byte OR Register to A OR direct byte to A OR indirect RAM to A OR immediate to A OR A to direct byte OR immediate to direct byte Exclusive-OR Register to A Exclusive-OR direct byte to A Exclusive-OR indirect RAM to A Exclusive-OR immediate to A Exclusive-OR A to direct byte Exclusive-OR immediate to direct byte Clear A
1 2 1 2 1 2 1 2 1 2 1 2 1 1 2 1 1 1 2 1 1 1 1 1 1 2 1 2 2 3 1 2 1 2 2 3 1 2 1 2 2 3 1
1 2 2 2 1 2 2 2 1 2 2 2 1 1 2 2 1 1 2 2 1 4 8 1 1 2 2 2 2 3 1 2 2 2 2 3 1 2 2 2 2 3 1
OPERAII ARITMETICE CPL A RL A RLC A RR A RRC A SWAP A Complement A Rotate A left Rotate A left through carry Rotate A right Rotate A right through carry Swap nibbles of A 1 1 1 1 1 1 1 1 1 1 1 1
BOOLEAN MANIPULATION CLR C CLR bit SETB C SETB bit CPL C CPL bit ANL C, bit ANL C, /bit ORL C, bit ORL C, /bit MOV C, bit MOV bit, C JC rel JNC rel JB bit, rel JNB bit, rel JBC bit, rel Clear Carry Clear direct bit Set Carry Set direct bit Complement Carry Complement direct bit AND direct bit to Carry AND complement of direct bit to Carry OR direct bit to carry OR complement of direct bit to Carry Move direct bit to Carry Move Carry to direct bit Jump if Carry is set Jump if Carry is not set Jump if direct bit is set Jump if direct bit is not set Jump if direct bit is set and clear bit 1 2 1 2 1 2 2 2 2 2 2 2 2 2 3 3 3 1 2 1 2 1 2 2 2 2 2 2 2 2/3 2/3 3/4 3/4 3/4
Exemplul 1: Pentru exemplificarea modului de programare a unui microcontroler se va explica o aplicaie simpl cu memoria intern i extern a MCU, care execut urmtoarele operaii ( de exemplu): o ncarc registrele generale R5, R6 i R7 cu constantele 05, 0A6H i 0C7H; o Transfer apoi coninutul acestor registre la adresele 50H, 60H i 70H, prin adresare direct; o Transfer coninutul locaiilor de memorie de la adresele 30H, 31H.....3FH n memoria extern ncepnd cu adresa 200H, folosind registrul DPTR. Se vor utiliza pentru aceast aplicaie registrele generale din bank 0. Etapele sunt: I. EDITAREA PROGRAMULUI. Aceast etap se va realiza folosind editorul propriu al mediului de programare integrat Silicon Laboratories IDE executnd urmtoarele operaii de programare: Se lanseaz n execuie programul Silicon Laboratories IDE Fereastra care se deschide pstreaz toate elementele i setrile aplicaiei precedente Din meniul Project, submeniul New se va deschide un nou proiect. Fereastra de ntmpinare este prezentat n figura de mai jos:
Ffereastra programului pentru New Project Se lanseaz n execuie Editorul de texte cu File New File. n workspace se deschide fiierul cu nume implicit (Source1) n care se va scrie textul programului. Se salveaz cu nume.asm (de exemplu transfer.asm), ntr-un folder de proiect (care se va crea tot acum), cu nume sugestiv, de exemplu TRANSFER . Textul programului pentru aceast aplicaie este: ; OPERAII DE TRANSFER N MEMORIA INTERN I EXTERN A MCU ; Declaraii asupra MCU $NOMOD51 ; MCU nu este Intel 8051 $include (c8051f320.inc) ; Include fiierul de definiie a SFR-urilor pentru MCU C8051F320. ; Directive de asamblare cseg AT 0 ; Se definete segment de cod absolut la adresa 0 Transfer segment CODE ; Se definete segmentul de program cu simbolul Transfer rseg Transfer ; Se activeaz acest segment using 0 ; Specific bank-ul de registre (n acest caz bank 0) din care ; vor fi folosite registre generale n cadrul programului ; Instruciunile de execuie ale programului ljmp Main ; Se va executa un salt la adresa de start a memoriei program Main: MOV R5,#05H MOV R6,#0A6H MOV R7,#0C7H MOV 50H,R5 MOV 60H,R6 MOV 70H,R7 MOV R0,#30H MOV DPTR,#200H LABEL:
MOV A,@R0 n R0
; Transfer n A coninutul locaiei a crei adres este
MOVX @DPTR,A INC R0 ; Crete cu 1 coninutul registrului R0 INC DPL CJNE R0,#40H,LABEL ; Compar coninutul lui R0 cu const 40h. Dac nu sunt egale, execut salt la LABEL. LJMP Main END II. CONSTRUIREA PROIECTULUI. Operaia de construire se execut numai pentru un proiect bine definit. Aceasta presupune executarea urmtoarelor operaii de programare: Includerea n proiect a fiierului surs se face cu comanda Add Files to Project, fie din pop up menu pe cmpul cu numele proiectului n Project Window, fie din meniul Project. Includerea fiierului surs pentru a fi construit, operaie care se execut cu comanda Add nume.asm to Build din pop up meniu pe cmpul cu numele fiierului surs. Salvarea i denumirea proiectului, cu comanda Project SaveProject As..... Se seteaz calea pentru folderul proiectului cu comanda Project Target Build Configuration. Se d comanda Build/Make Project fie din meniul Project, fie cu butonul . Se va urmri mesajul din Output Window, care informeaz utilizatorul asupra execuiei cu succes sau nu a operaiei de construire a proiectului Se va trece n etapa urmtoare doar dac toate operaiile (asamblarea i linkeditarea) au fost executate cu succes. Dac au fost semnalate erori (de sintax n fiierul surs sunt cel mai des ntlnite), acestea se vor corecta corespunztor, se vor salva noile fiiere i se va reconstrui proiectul cu comanda Rebuild all. III. CONECTAREA KITULUI LA CALCULATOR I NCRCAREA PROGRAMULUI. Conectarea la program a plcii pe care se afl kitul de dezvoltare cu microcontrolerul C8051F320 trebuie s fie fcut numai dup ce se execut urmtoarele verificri: o Se verific conexiunea hardware ntre plac, alimentare prin adaptor de tensiune, debugger USB i calculator. o Se verific existena fiierului cu extensia .obj n folderul proiectului o Se verific i, eventual se seteaz, opiunea de conectare USB Debug Adapter cu comanda Options Connection Options Cu aceste verificri/setri efectuate se poate conecta placa, adic se vor executa operaiile: Se conecteaz cu comanda Connect fie din meniul Debug fie cu butonul Se execut ncrcarea programului (fiierul obiect din folderul proiectului) n memoria FLASH a microcontrolerului cu comanda Download Object File fie din meniul Degug fie cu butonul . Dup executarea cu succes a acestei operaii, se poate trece la etapa urmtoare. IV. RULAREA / DEPANAREA PROGRAMULUI APLICAIEI N SISTEM
Pentru verificarea rulrii corecte a acestui program, trebuie s rmn deschis fiierul surs, n plus vor mai fi deschide urmtoarele ferestre: o Fereastra memoriei RAM (RAM Window), o Fereastra cu registrele generale (Register Window), o Fereastra cu registre cu funcii speciale (8051 SFR s), o Fereastra memoriei externe. Pentru deschiderea lor se va folosi fie comanda View Debug Windows ..., fie cu butonul corespunztor, adic unul din aceste patru butoane Se ruleaz programul step by step. Se recomand folosirea butonului . Cu fiecare pas cursorul, activ n fiierul surs, dar i n memoria de cod sau n Disassembly Window, dac acestea dou din urm sunt deschise, va indica instruciunea executat Se va urmri modificarea coninutului registrelor implicate n transfer i vizibile n ferestrele deschise Se fixeaz cursorul n dreptul ultimei linii de program, cu click mouse n stnga liniei respective i se d comanda Run to Cursor din pop up meniu. Se verific modificarea coninutului registrelor implicate n aplicaie. Exemplul 2: Pentru a exemplifica modul de lucru al microcontrolerului i programarea lui, vom face o aplicaie n care folosim timerele T0 i T1. Aplicaia const din comanda LEDului de pe pinul P2.2 ( modulul de ieiri a microcontrolerului) cu 20 impulsuri de frecvena de 20Hz i factor de umplere 1/5 generate de T0. Calculul constantelor pentru registrele TH1 i TL1: Frecvena de 50Hz nseamn T = 50ms Factor de umplere 1/5 nseamn durata puls = 10ms, durat pauz = 40ms. Aceste valori de temporizri impun mod 1 de lucru pentru T0 (Timer de 16 bii). Pentru o frecven a tactului la intrarea timerului de 125KHz (T = 8s), sunt necesare 10.000/8 = 1250 impulsuri de tact. (1250D=4E2H, transformare din codul zecimal n cod hexazecimal) pentru puls i 40.000/8 = 5000 impulsuri de tact (5000D = 1388H) pentru pauz. Rezult c ncrcarea registrelor TH1 i TL1, se va face alternativ, o dat cu: FFFFH+1H - 4E2H = 0FB1EH, apoi cu valoarea FFFFH+1H -1388H = 0EC78H. Textul programului pentru aplicaie trebuie s conin: - Declaraii asupra MCU $NOMOD51 ; MCU nu este Intel 8051 $include (c8051f320.inc) ; Include fiierul de definiie a SFR-urilor pentru MCU C8051F320. - Directive de asamblare ; se definete segmentul de cod absolut la o anuumit adres, se atribuie segmentului de cod un simbol, se activeaz segmentul de program, se specific utilizarea registrelor dintr-un anumit bank de memorie. - Instruciunile de execuie ale programului Programul aplicaiei menionat mai sus este:
$NOMOD51 $include (c8051f320.inc) GREEN_LED equ P2.2
; Este definit simbolul GREEN_LED pentru P2.2
cseg AT 0 ; Se definete segment de cod absolut la adresa 0. Timer_0 segment CODE ;Se atribuie segmentului de cod simbolul Timer_0 rseg Timer_0 ; Activeaz segmentul de program using 0 ; Se specific utilizarea registrelor din bank 0 ljmp INITIALIZE org 0Bh ljmp Timer0Int INITIALIZE: mov R0,#00h ; Initializare sysclk mov OSCICN, #0x80 1,5 MHz) ;R0, utilizat ca registru contor, se iniializeaz ; Selecteaz /activeaz osc int/8 (12MHz/8 =
; Initializare port anl PCA0MD, #NOT(040h) ; Dezactiveaz WDT (WDTE=0 si CPS2CPS0=100B) ; adic se va utiliza tactul sistemului mov XBR0, #00h mov XBR1, #40h ; Activeaz Crossbar (XBARE=1) orl P2MDOUT, #04h ; Configureaz pinul LED-ului ca ieire push-pull (P2MDOUT.3=1) clr GREEN_LED ; Iniializeaz LED-ul n stare OFF ; Iniializare registru numrtor R0 mov R0, #0x00 ; Iniializare Timer_0 clr TR0 clr EA clr ET0 clr TF0 orl CKCON, #00h divizare 12. anl TMOD, #00 orl TMOD, #01h mov TL0, #0x078 mov TH0, #0x0EC corespunznd setb EA setb ET0 setb TR0 LOOP:
; Selecteaz prescaler pentru clk, cu factor de ; Configureaz T0 pentru MOD1 ;iniializeaz reg numrtor cu 0EC78,
; unei temporizri de 40ms. ; Activeaz EA si ET0 ; Start T0
sjmp LOOP ; Subrutina de tratare intreruperi Timer0Int: clr TF0 cpl GREEN_LED jnb GREEN_LED, PAUSE mov TL0, #0x01E mov TH0, #0x0FB SJMP RET1 PAUSE: mov TL0, #0x078 mov TH0, #0x0EC CONDITION: inc R0 cjne R0, #0x14, RET1 clr TR0 clr GREEN_LED RET1: reti end Capsule de microcontrolere: ; Se incrementeaz registrul contor ; Dac R0=14h (20D), salt la RET1 ; Stop T0
Activitatea de nvare 7.1.1. Identificarea microcontrolerelor Competena: 15.2 Identific circuitele integrate analogice i digitale Obiectivul/obiective vizate: S recunoti un microcontroler dup simbol i aspect S identifici intrrile i ieirile i s precizezi funciile acestora utiliznd cataloagele de componente integrate digitale Durata: 15 min Tipul activitii: de potrivire Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): se poate lucra individual sau cu clasa mprit n grupe de cte 2-3 elevi Sarcina de lucru: 1. Se prezint mai multe tipuri de circuite integrate digitale( pori logice, circuite logice combinaionale, circuite logice secveniale, microprocesoare, microcontrolere, etc) i un catalog de componente electronice digitale. Avei sarcina de a alege din multitudinea de circuite pe cele care ndeplinesc fucia de microcontroler. 2. Urmtoarea figur reprezint configurarea pinilor pentru microcontrolerul PIC 16F84
Studiind catalogul de componente digitale, potrivii numrul pinului din coloana A cu funcia ndeplinit de ctre acesta din coloana B A. Numrul pinului B. Funcia ndeplinit Pinul 1 a.Mas Pinul 2 b.Alimentarea Pinul 3 c. TOCK1 care funcioneaz ca timer se Pinul 4 gsete de asemenea la acest pin. Pinul 5 d. Reseteaz intrarea i tensiunea de Pinul 6 programare Vpp a microcontrolerului I 1 Pinul 7 e. al treilea pin la portul A. Nu are funcie Pinul 8 adiional. Pinul 9 f.Al doilea pin la portul A. Nu are funcie
Pinul 10 Pinul 11 Pinul 12 Pinul 13 Pinul 14 Pinul 15 Pinul 16 Pinul 17 Pinul 18
adiional. g. Pin de zero la portul B. Intrarea ntrerupere este o funcie adiional. h. Primul pin la portul B. Nu are funcie adiional. i. Al doilea pin la portul B. Nu are funcie adiional. j. Al treilea pin la portul B. Nu are funcie adiional. k. Al patrulea pin la portul B. Nu are funcie adiional. l. Al cincilea pin la portul B. Nu are funcie adiional. m. Al aselea pin la portul B. Linia de 'Clock' n mod programare. n. Al aptelea pin la portul B. Linia 'Data' n mod programare o. Pin desemnat pentru conectarea la un oscilator. p. Pin desemnat pentru conectarea la un oscilator. r. Pinul 0 la portul A. Nu are funcie adiional. s. Primul pin la portul A. Nu are funcie adiional. Autoevaluare: se acord cte un punct pentru fiecare potrivire corect
Activitatea de nvare 7.1.2. Prile componente ale unui microcontroler i rolul acestora Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S recunoti blocurile componente ale unui microcontroler S precizezi rolul funcional al blocurilor componente recunoscute S explici modul de interconectare a blocurilor componente i funcionarea microcontrolerului S utilizezi un microcontroler n aplicaii simple Durata: 30 min Tipul activitii: Expansiune Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): se recomand a se lucra individual sau pe grupe Sarcina de lucru: Pornind de la urmtoarea schem a unui microcontroler
a. Identificai blocurile componente i precizai rolul fiecrui bloc identificat b. Explicai, n linii generale ( maxim 20-30 rnduri ) cum fucioneaz microcontrolerul c. Dai cel puin dou exemple de aplicaii cu microcontroler Sugestii i indicaii suplimentare: utilizai pentru documentare fia de documentare, reviste i cri de specialitate i internetul.
Activitatea de nvare 7.1.3. Programarea microcontrolerului

Competena: 15.3 Analizeaz funcionarea montajelor cu circuite electronice Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S utilizezi instruciuni de programare S redactezi un program pentru o operaie simpl realizat cu un microcontroler Durata: 20 min Tipul activitii: Exerciiu Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): se recomand a se lucra individual sau pe grupe Sarcina de lucru: Utiliznd instruciunile de programare din fia de documentare, realizai un mic program care s adune dou numere. Primul numr, 45H, se ncarc n registrul R5, prin adresare direct. Al doilea numr, 20H, se ncarc n registrul R6, prin adresare direct. Rezultatul se depune la adresa de memorie 30H. Se vor utiliza pentru aceast aplicaie microcontrolerul de la exemplele din fia de documentare i registrele generale din bank 0 de memorie. Dac dotarea loboratorului o permite, se poate realiza programul i practic.
Tema 8. Metode de protejare a mediului nconjurtor Fia de documentare 8.1. Depozitarea i reciclarea deeurilor
Productorii i importatorii de echipamente electrice i electronice au obligaia, n conformitate cu legislaia european i legislaia din Romnia, de a finana i organiza sistemul de colectare, tratare, eliminare sau reciclare a deeurilor rezultate din astfel de echipamente. Deeurile electrice i electronice (DEEE) au n compoziia lor substane deosebit de periculoase pentru mediu i sntate, cum ar fi: mercur, plumb, crom, brom, substane halogene ( CFC- cloro-fluoro-carbon, responsabil pentru diminuarea stratului de ozon. Prezentm cteva exemple: - un tub catodic al unui televizor sau monitor polueaz 50 metrii ptrai de sol timp de 30 de ani - sistemul electronic al ceasului detepttor conine mercur - telefoanele celulare, calculatoarele, conin metale grele i metale rare - frigiderele conin cloro-fluoro-carbon - dac ar fi incinerate, deeurile de echipamente electrice i electronice ar elibera annual o cantitate de 36 tone de mercur i 16 tone de cadmiu Fiind att de periculoase, aceste deeuri nu mai trebuie s ia drumul gropilor de gunoi. Se impune colectarea lor separat i reciclarea lor. Beneficiile reciclrii sunt: - reducerea cantitii de energie i de materii prime necesare fabricrii de noi produse - reintrarea n circuitul economic a unor importantecantiti de materie prim - reducerea cantitilor de deeuri depozitate la rampele de gunoi sau la incineratoare - reducerea riscurilor asupra sntii i a mediului - reducerea polurii apei i a aerului n acest contest este imperios necesar, pentru toi, s ne implicm n depozitarea corect a deeurilor i n reciclarea acestora. Preocuparea permanent fa de mediu este o necesitate i o responsabilitate pentru fiecare din noi. . Educaia pentru mediu este o problem foarte important pentru epoca noastr. Legislaia n domeniul gestionrii deeurilor cuprinde urmtoarele acte normative: directiva a fost transpus prin publicarea HG 448/2005 privind deeurile de echipamente electrice si electronice, n 19 mai 2005 (MOF nr. 491 din 10.06.2005) Legea nr. 426/2001 pentru modificarea O.U.G. nr. 78/2000 privind regimul deseurilor; Ordin nr. 706 din 18 aprilie 2007 pentru modificarea Ordinului ministrului mediului si gospodaririi apelor si al ministrului economiei si comertului nr. 1.223/715/2005 privind procedura de inregistrare a producatorilor, modul de evidenta si raportare a datelor privind echipamentele electrice si electronice si deseurile de echipamente electrice si electronice
Ordin nr. 706 din 18 aprilie 2007 / Format PDF, 68 Kb Hotarare nr. 816 din 21 iunie 2006 pentru modificarea si completarea Hotararii Guvernului nr. 992/2005 privind limitarea utilizarii anumitor substante periculoase in echipamentele electrice si electronice Hotarare nr. 816 din 21 iunie 2006 / Format PDF, 79 Kb Ordin nr. 556 din 5 iunie 2006 privind marcajul specific aplicat echipamentelor electrice si electronice introduse pe piata dupa data de 31 decembrie 2006 Ordin nr. 556 din 5 iunie 2006 / Format PDF, 101 Kb HG 448/2005 privind deseurile de echipamente electrice si electronice HG 448/2005 / Format PDF, 186 Kb Ordin 901/2005 privind aprobarea masurilor specifice pentru colectarea deseurilor de echipamente electrice si electronice care prezinta riscuri prin contaminare pentru securitatea si sanatatea personalului din punctele de colectare Ordin 901/2005 / Format PDF, 72 Kb Ordin 1225/2005 privind aprobarea Procedurii si Criteriilor de evaluare si autorizare a organizatiilo colective in vederea preluarii responsabilitatii privind realizarea obiectivelor anuale de colectare, reutilizare, reciclare si valorificare a deseurilor de echipamente electrice si electronice Ordin 1225/2005 / Format PDF, 110 Kb Ordin 1223/2005 privind Procedura de inregistrare a producatorilor, modul de evidenta si raportare a datelor privind EEE si WEEE Ordin 1223/2005 / Format PDF, 127 Kb Hotarare 992/2005 privind limitarea utilizarii anumitor substante periculoase in echipamentele electrice si electronice Hotararea 992/2005 / Format PDF, 83 Kb Ordin nr. 910/2007 pentru modificarea Ordinului ministrului mediului si gospodaririi apelor si al ministrului economiei si comertului nr. 1.225/721/2005 privind aprobarea Procedurii si criteriilor de evaluare si autorizare a organizatiilor colective in vederea preluarii responsabilitatii privind realizarea obiectivelor anuale de colectare, reutilizare, reciclare si valorificare a deseurilor de echipamente electrice si electronice Ordin nr. 910/2007 / Format PDF, 68 Kb Ordin nr. 1099 din 02.07.2007 pentru modificarea Ordinului ministrului mediului si gospodarii apelor nr. 66/2006 privind constituirea Comisiei de evaluare si autorizare a organizatiilor colective in vederea preluarii responsabilitatii privind realizarea obiectivelor anuale de colectare, reutilizare, reciclare si valorificare a deseurilor de echipamente electrice si electronice, cu modificarile si completarile ulterioare Ordin nr. 1099 din 02.07.2007 / Format PDF, 97 Kb Ordin nr. 1108 din 5 iulie 2007 privind aprobarea Nomenclatorului lucrarilor si serviciilor care se presteaza de catre autoritaile publice pentru protectia mediului in regim de tarifare si cuantumul tarifelor aferente acestora Ordin nr. 1108 din 5 iulie 2007 / Format PDF, 140 Kb Ordin nr. 1226 din 30 iulie 2007 pentru modificarea anexei la Hotararea Guvernului nr. 992/2005 privind limitarea utilizarii anumitor substante periculoase in echipamentele electrice si electronice Ordin nr. 1226 din 30 iulie 2007 / Format PDF, 82 Kb
Activitatea de nvare 8.1.1. Depozitarea i reciclarea deeurilor Competena: 15.5. Remediaz defectele montajelor cu circuite electronice Obiectivul/obiective vizate: n urma acestei activiti de nvare eti capabil S identifici procedurile de siguran i potenialele pericole S depozitei corect deeurile S identifici i s reciclezi deeurile reciclabile
Durata: 2 ore Tipul activitii: vizit de documentare ( observare ) Sugestii (cu privire la modalitile de organizare a clasei de elevi pentru derularea activitii): activitate de grup. Vizita se realizeaz cu toat clasa iar pentru fiele de observaie se mparte clasa pe grupe de 3-4 elevi. Sarcina de lucru: Realizai o vizit de documentare ntr-un centru de depozitare i reciclare a deeurilor electronice i completai mpreun cu colegii din grup o fi de observaie n care s trecei tipurile de materiale depozitate n centru, modul de depozitare a acestora, legislaia respectat, identificarea materialelor reciclabile, modul de reciclare a acestora, impactul pe care l are aceste deeuri asupra calitii mediului.
III. Glosar
Fanout numr de intrri ce pot fi comandate de ieirea unei pori logice fr a depsi caracteristicile ei de sarcin specificate pentru cazul cel mai defavorabil. Analiza referitoare la fanout trebuie efectuat n ambele stri HIGH i LOW ale ieirii. Timp de tranziie intervalul de timp n care semnalul de ieire al unui circuit trece dintr-o stare n cealalt. Timp de cretere ( tc ) trecera din starea LOW n starea HIGH Starea LOW starea 0 logic Starea HIGH starea 1 logic Timp de scdere ( ts ) trecera din starea HIGH n starea LOW Timp de propagare ( tp ) al cii de semnal intervalul de timp necesar unei variaii a semnalului de intrare pentru a produce o variaie la ieire Timp de acces, tA ( pentru memorii) este intervalul cuprins ntre schimbarea adresei la intrare i apariia datelor la ieire Ciclul de citire tRC ( pentru memorii) este intervalul minim de timp cuprins ntre dou schimbri succesive ale adresei n vederea citirii. Ciclul de scriere tWC ( pentru memorii) este intervalul minim de timp cuprins ntre dou schimbri succesive ale adresei n vederea scrierii. Marginea de zgomot diferena dintre valorile tensiunilor garantate pentru strile logice ale unui circuit logic care comand i valorile tensiunilor permise ale unui circuit de acelai tip comandat. Cale de semnal - traseul curentului electric ntre o anumit intrare de semnal i o anumit ieire ale unui element logic. Hazard semnalele tranzitorii nedorite ( vrfuri de semnal) care apar n sistemele logice combinaionale Putere static disipat consumul de putere al unui circuit digital al crui semnal de ieire se menine ntr-o singur stare. Putere dinamic disipat PD puterea disipat n timpul tranziiilor Mintermen este un termen normal, produs a n variabile literale Maxtermen este un termen normal, sum a n variabile literale Termen normal este un produs sau o sum n care nici o variabil nu se repet Circuitele logice combinaionale ( CLC) sunt circuite cu pori logice la care starea ieirilor depinde numai de starea intrrilor Circuitele logice secveniale ( CLS) - sunt circuite cu pori logice la care starea ieirilor depinde att de starea intrrilor ct i de starea anterioar a ieirilor. Datorit reaciei ce apare n aceste circuite ele posed un comportament parial independent de semnalele aplicate la intrare. Circuit sincron circuit care nu are semnal de ceas( de sincronizare) Circuit asincron - circuit care are semnal de ceas( de sincronizare) TTL tranzistor-tranzistor -logic CMOS metal,oxid, semiconductor n tehnologie complementar MSI BCD cod de numrare zecimal LD intrare de activare a ncrcrii unui cod ( load) CL sau CLR intare de activare a tergerii coninutului unui circuit ( bistabil, numrtor, registru, etc)
DIP - este prescurtarea de la Dual In Package Debugging Debugging - eroare fcut n scrierea programului, eroare de care nu suntem n cunotiin. Erorile pot fi chiar simple ca erori de tastare, i chiar complexe ca folosirea incorect a limbajului programului. Assembler-ul va gsi majoritatea acestor erori i le va raporta fiierului '.LST'. Alte erori se vor cuta prin ncercarea i urmrirea funcionrii dispozitivului. ROM, EPROM, EEPROM, FLASH, RAM - tipuri de memorie pe care le ntlnim la folosirea microcontrolerului. Prima nu poate fi tears, ceea ce ai scris n ea rmne pentru totdeauna, i nu poate fi ters. A doua este posibil de ters electric cu sursa adus separat, i tensiunea peste aceea la care funcioneaz microcontrolerul. A treia poate de asemenea fi tears electric, dar folosete tensiunea la care funcioneaz microcontrolerul. A patra este electric posibil de ters, dar spre deosebire de memoria EEPROM, dar nu are un numr aa de mare de cicluri de scriere i tergere n locaiile de memorie. A cincea este rapid, dar nu reine coninutul ca i cea anterioar cnd se ntrerupe alimentarea. Astfel, programul nu este memorat n ea, dar servete pentru diferite variabile i inter-rezultate. Digital Crossbar permite alocarea resurselor hardware modulelor de I/ O ale microcontrolerului Setare trecerea bitului sau biilor n 1 logic Resetare trecerea bitului sau a biilor n 0 logic DIP dual n line pin, capsul CIP-uri cu pentru perechi de pini aliniai SSI small scale integration, integate la scar mic MSI medium scale integration, integrate la scar medie LSI large-scale integration integrate la scar larg ADC convertor analog-digital SMBus System Management Bus USB port universal Ieire push- pull sau open drain- circuitul push-pull conin dou tranzistoare complementare i se ntlnesc n circuitele integrate TTL sau CMOS. Ele comand (conduc) alte circuite cu cureni pozitivi sau negativi. Open drain este similar cu opencolector i nseamn circuite cu dren n gol.
IV. Bibliografie
1. Gheorghe M. tefan, Ioan V. Drghici, Tiberiu Murean, Eneia Barbu, (1983), Circuite integrate digitale, Bucureti: Editura didactic i pedagogic 2. John F. Wakerly, ( 2002), Circuite digitale, principiile i practicile folosite n proiectare, editura TEORA 3. Radu Mran (2001) Calculatoare personale,elemente arhitecturale , Bucureti: editura BIC ALL 4. Albu, Ion. (2008). Componente electronice. La www.unsite.ro/pag.html, 24.o4.2009 5. www.responsabilitateasociala.ro/editoriale/despre-reciclarea-deseurilorelectrice-si-electronice,html, 07.05.2009 6. www.business-adviser.ro/internet_deseuri_electronice.html 07.05.2009 7. Monitorul Oficial 8. Decodificatoare, codificatore, multiplexoare la www.utm.md, 25.04.2009 9. www.ee.tuiasi.ro, 25.04.2009 10. UPB- microcontrolere material la cursul de perfecionare continu a cadrelor didactice din domeniul electronic 11. www.allaboutcircuits august 2009 12. www.datasheetcatalog.com 13. www.datasheetcatalog.org 14. www.datasheetarchive.com 15. www.electronics-lab.com 16. ElectronicaVeneta, Digital electronics, Module 8, 9, Theory and Experiments, Teacher/ Student manual 17. Mihaela Markovits, Electroni digital- culegere de probleme, Editua RISOPRINT, Cluj-Napoca 2003 18. http://www.e-referate.ro/ Microcontrolere

Carmen Musat Circuite Electronice in Tehnica de Calcul B

Încărcat de

Informații document

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Carmen Musat Circuite Electronice in Tehnica de Calcul B

Încărcat de

Drepturi de autor:

Formate disponibile

nvmntul profesional i tehnic n domeniul TIC Proiect cofinanat din Fondul Social European n cadrul POS DRU 2007-2013

Beneficiar Centrul Naional de Dezvoltare a nvmntului Profesional i Tehnic

Titlul modulului CIRCUITE ELECTRONICE N TEHNICA DE CALCUL Material de nvare partea II

Domeniul: Informatic Calificarea: Tehnician echipamente de calcul Nivel 3 avansat

COORDONATOR: SIDOR COSTINAI Profesor drd., Colegiul Tehnic INFOEL, Bistria

Competena / Rezultatul nvrii 15.2. Identific circuitele integrate analogice i digitale.

Teme Tema 2. Pori logice

Tema 3. Circuite logice combinaionale

Tema 4. Circuite logice secveniale

Fia de documentare 4.2. Numrtoare

Competena / Rezultatul nvrii

Fia de documentare 6.1. Microprocesoare Activitatea de nvare 6.1.3. Evoluia microprocesoarelor

Fia de documentare 7.1. Microcontrolere Activitatea de nvare 7.1.1. Identificarea microcontrolerelor

15.3 Analizeaz funcionarea montajelor cu circuite electronice

Tema 1. Funcii logice. Forme de reprezentare a funciilor logice

Competena / Rezultatul nvrii

Tema 2. Pori logice

Tema 3. Circuite logice combinaionale

Competena / Rezultatul nvrii

Tema 4. Circuite logice secveniale

Competena / Rezultatul nvrii

Competena / Rezultatul nvrii

Elemente component RAM

Tema 2. Pori logice

Tema 3. Circuite logice combinaionale

Competena / Rezultatul nvrii

Tema 4. Circuite logice secveniale

Competena / Rezultatul nvrii

15.5. Remediaz defectele montajelor cu circuite electronice

Tema 3. Circuite logice combinaionale

Tema 8. Metode de protejare a mediului nconjurtor

Recunoatem: f0(x,y)=0 funcia ZERO f3(x,y)= x funcia NOT 13

f8 funcia I (AND) ia valoarea 1 f7

variabilele de intrare iau valoarea 1

funcia I NEGAT (NAND) realizeaz produsul logic negat x 0 0 1 1 y 0 1 0 1 f7(x,y)= x y 1 1 1 0

f7 funcia I NEGAT (NAND) ia valoarea 0 valoarea 1 f14

variabilele de intrare iau

funcia SAU (OR) realizeaz suma logic x + y x y f14(x,y)=x+y 0 0 0 0 1 1 1 0 1 1 1 1

f14 funcia SAU (OR) ia valoarea 0 f1

variabilele de intrare iau valoarea 0

funcia SAU NEGAT (NOR) realizeaz suma logic negat x 0 0 1 1 y 0 1 0 1 f1(x,y)= x +y 1 0 0 0

f1 funcia SAU NEGAT (NOR) ia valoarea 1 valoarea 0

variabilele de intrare iau

f6 funcia SAU EXCLUSIV (XOR) realizeaz suma logic modulo2 x y x 0 0 1 1 y 0 1 0 1 f6(x,y)=

f6 funcia SAU EXCLUSIV (XOR) ia valoarea 0 iau valoarea 0 sau valoarea 1

Obs.: Vezi fia de documentare 1.1 Funcii logice

Exemplul 2 : Pentru funcia de 3 variabile dat prin tabelul de adevr: 0 1 2 3 4 5 6 7 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 f 0 0 0 1 0 1 1 0

f = P3 + P5 + P6 (fcnd) forma canonic normal disjunctiv

forma canonic normal conjunctiv (fcnc)

f = i S i (se iau n consideraie acei i egali cu 0) unde i

(fcnc)- forma canonic normal conjunctiv

6. Diagrama Veitch Karnaugh.

c. funcii de 4 variabile AB CD 00 01 11 10 00 P0 P1 P3 P2 01 P4 P5 P7 P6 11 P12 P13 P15 P14 10 P8 P9 P11 P10

Funcia minimizat este f = A + B Exemplul 2: diagrama Veitch Karnaugh pentru funcia f= A B C D + A B C D + A B C D + A B C D

Funcia minimizat este f= B D

Exemplul 3: diagrama Veitch Karnaugh pentru funcia f= A B C + A B C + A B C + A B C

Funcia minimizat este f= C

Principalele porile logice sunt: 1. Poarta I ( AND) Simbol A B Tabel de adevr A 0 0 1 1 B 0 1 0 1 AB 0 0 0 1 AB

Configurarea pinilor pentru circuitul 74LS08

Aspect fizic, configurarea pinilor pentru circuitul 7432:

Aspec fizict, configurarea pinilor pentru circuitul 74LS04:

Aspect fizic pentru circuitul 74LS 02:

Aspect fizic pentru circuitul 74LS86:

Tipuri de capsul: DIL14, SO14

A=0 B=1 f=0 A 0 0 1 1 B 0 1 0 1 AB 0 0 0 1 AB n urma verificrii