Sunteți pe pagina 1din 3

Circuite logice elementare

Circuitele logice elementare pot fi realizate fie cu componente discrete, fie n tehnologie integrat.

3.1. Circuite logice elementare cu componente discrete


n funcie de tipul de componente discrete care intr n structura circuitului respectiv, distingem circuite logice elementare cu componente discrete pasive, respectiv active.

3.1.1. Circuite logice elementare cu componente pasive


Acest tip de circuite logice utilizeaz numai componente pasive, adic componente de circuit care nu posed capacitatea de a amplifica semnalul aplicat la intrare. Dintre acestea, componentele de circuit cele mai utilizate sunt diodele i rezistenele. 3.1.1.1. Circuitul logic I (AND) pasiv Circuitul logic I (AND) pasiv are schema din figura 3.1 i tabelul de adevr tab. 3.1.
+E R D1 D2 y V0 Tab. 3.1. Tabelul de adevr al funciei I (AND)

x1 x2 VI1 VI2

x2 0 0 1 1

x1 0 1 0 1

y 0 0 0 1

Fig. 3.1. Circuitul logic I (AND) pasiv

Funcionare: Prezentm o descriere simplificat a funcionrii circuitului, considernd diodele D1 i D2 ideale. Astfel, pentru combinaia logic de intrare x 2x1=00 (prima linie a tabelului de adevr), V I1=VI2=0V i, practic, catozii celor dou diode sunt ca i legai la mas, aa cum am ncercat s artm n schema echivalent din fig. 3.2 a. Cele dou diode sunt direct polarizate i conduc pe traseul +E, R, D 1//D2, mas, la bornele lor regsindu-se tensiunea de prag a unei diode ideale, deci V0=0. Rezult y=0 logic.
+E R y=0 D1 D2 V0=0 D1 (D2) D2 (D1) +E R y=0 V0=0 D1 D2 +E R y=1 V0=+E

a) x2x1=00;

b) x2x1=01 (10);

c) x2x1=11.

Fig. 3.2. Explicativ pentru nelegerea funcionrii circuitului logic I (AND) pasiv

Pentru combinaia de intrare x2x1=01 (a doua linie a tabelului de adevr), V I2=0, VI1=+E, deci catodul diodei D2 rmne conectat la mas, iar cel al diodei D1 se conecteaz la +E, fig. 3.2 b. Dioda D2 conduce ca i n cazul precedent, n timp ce D 1, avnd catodul conectat la potenialul cel mai pozitiv al schemei, este blocat. Evident, V0=0 i y=0 logic. Pentru x2x1=10 este valabil tot schema echivalent din fig. 3.2 b n care rolul diodelor D 1 i D2 se inverseaz. Rezultatul este y=0 logic. n sfrit, pentru x2x1=11, vom avea: VI1=VI2=+E, i ambele diode vor fi conectate cu catozii la +E, fig. 3.2 c, deci vor fi blocate. Potenialul +E se transfer la ieire prin rezistena R, deci V 0=+E i y=1 logic. Se confirm afirmaia iniial conform creia tab 3.1 este tabelul de adevr al funciei I (AND). 3.1.1.2. Circuitul logic SAU (OR) pasiv Circuitul logic SAU (OR) pasiv are schema din fig. 3.3 i tabelul de adevr tab. 3.2. Funcionare: Pentru combinaia logic de intrare x 2x1=00, deci VI1=VI2=0V, anozii celor dou diode sunt practic conectai la potenialul masei, aa cum rezult din schema echivalent din fig. 3.4 a. ntruct nu exist nici o diferen de potenial n schem, prin rezistena R nu circul curent i, prin urmare, V0=0V, deci y=0 logic.
x1 x2 VI1 VI2 Tab. 3.2. Tabelul de adevr al funciei SAU (OR) D1 D2 R y V0

x2 0 0 1 1

x1 0 1 0 1

y 0 1 1 1

Fig. 3.3. Circuitul logic SAU (OR) pasiv

+E D1(D2) y=0 D1 D2 R V0=0 D2(D1) y=1 R V =+E 0

+E D1 D2 y=1 R V0=+E

a) x2x1=00;

b) x2x1=01 (10);

c) x2x1=11

Fig. 3.4. Explicativ pentru nelegerea funcionrii circuitului logic SAU (OR) pasiv

Pentru x2x1=01, deci VI2=0V i VI1=+E, dioda D2 rmne conectat cu anodul la mas, n timp ce D 1 se conecteaz cu anodul la +E, fig. 3.4 b. Dioda D1 va conduce pe traseul: +E, D1, R, mas i fiind ideal, pe ea nu cade nimic. ntreaga cdere de tensiune se regsete la bornele rezistenei R, blocnd dioda D2 i genernd la ieirea schemei tensiunea V0=+E, deci y=1 logic. Combinaia de intrare x2x1=10 produce o situaie similar celei anterioare, fig. 3.4 b, poziia diodelor inversndu-se. Rezult y=1 logic. Pentru x2x1=11, vom avea VI1=VI2=+E i ambele diode vor fi conectate cu anozii la +E, fig. 3.4 c, deci vor conduce i vor transfera potenialul +E la ieire. Rezult V0=+E i y=1 logic. S-a verificat astfel faptul c tab. 3.2 este tabelul de adevr al funciei SAU (OR).

3.1.2. Circuite logice elementare cu componente active


Acest tip de circuite logice conin i elemente active de circuit (tranzistoare) care, dup cum se tie, sunt capabile s amplifice un semnal. 3.1.2.1. Circuitul logic NU (NOT) Circuitul logic NU (NOT) are schema din fig. 3.5 i tabelul de adevr tab. 3.3.
+Vcc RC x VI RB1 T RB2 V0 y Tab. 3.3. Tabelul de adevr al funciei NU (NOT)

x 0 1

y 1 0

Fig. 3.5. Circuitul logic NU (NOT)

Funcionare: Cnd x=0, VI=0V i borna de intrare a circuitului este conectat la mas, fig. 3.6 a.
+Vcc RC T RB2 VBE V0=+Vcc RB1 y=1 RB2 VBE RC y=0 T V0=0 +Vcc

RB1

a) x=0

b) x=1 Fig. 3.6. Explicativ pentru nelegerea funcionrii circuitului logic NU (NOT)

Baza tranzistorului este conectat la mas printr-o rezisten echivalent R B=RB1//RB2, deci VBE=0 i tranzistorul T este blocat. Potenialul +VCC se transfer la ieire prin Rc i V0=+VCC, deci y=1 logic. Pentru x=1, VI=+VCC i ne aflm n situaia schemei echivalente din fig. 3.6 b. Divizorul R B1, RB2 este astfel dimensionat nct VBE0,7V, deci tranzistorul T este saturat i VCE=V00,1V. Rezult y=0 logic. 3.1.2.2. Circuitul logic I-NU (NAND) Circuitul logic I-NU (NAND) prezint schema din fig. 3.7, obinut prin conectarea n cascad a unui circuit I (AND) pasiv i a unui circuit NU (NOT). Tabelul de adevr, tab. 3.4, se obine din tab. 3.1. al funciei I (AND), modificat n sensul negrii valorilor logice din coloana funciei.

+Vcc RC x1 VI1 V I2 x2 R D1 D2 RB1 RB2 NU (NOT) y T V0 Tab. 3.4. Tabelul de adevr al funciei I-NU (NAND)

SI (AND)

x2 0 0 1 1

x1 0 1 0 1

y 1 1 1 0

Fig. 3.7. Circuitul logic I-NU (NAND)

3.1.2.3. Circuitul logic SAU-NU (NOR) Circuitul logic SAU-NU (NOR), fig. 3.8, se obine prin conectarea n cascad a circuitului SAU (OR) din fig. 3.3 cu circuitul NU (NOT) din fig. 3.5.
+Vcc x1 x2 VI1 VI2 D1 D2 R RB1 VBE RB2 NU (NOT) RC T V0 y Tab. 3.5. Tabelul de adevr al funciei SAU-NU (NOR)

x2 0 0 1 1

x1 0 1 0 1

y 1 0 0 0

SAU (OR)

Fig. 3.8. Circuitul logic SAU-NU (NOR)

Tabelul de adevr 3.5 se obine din tab. 3.2 prin negarea valorilor logice din coloana funciei de ieire y.