Testarea Echipamentelor Electronice i de Telecomunicaii

TESTAREA CIRCUITELOR LOGICE PRIN NUMRAREA VALORILOR BINARE

1. Descriere
Lucrarea urmrete testarea unui circuit logic combinaional pentru detecia erorilor de tip blocat pe utiliznd tehnica numrrii valorilor binare. n prima parte a lucrrii va fi analizat circuitul supus testrii pentru determinarea numrului de valori logice 1 pe care le furnizeaz la ieiri n funcionarea corect i n prezena fiecreia dintre erorile considerate, iar n cea de-a doua parte va fi conceput un circuit de test care, pe baza rezultatelor obinute anterior, va aprinde un indicator luminos verde dac circuitul funcioneaz corect sau unul rou dac circuitul funcioneaz eronat. Verificarea rezultatelor se va realiza utiliznd aplicaia de simulare Multisim 10.

2. Breviar teoretic
Pentru testarea circuitelor logice este obligatorie aplicarea unui set de stimuli de test, ns n ceea ce privete interpretarea rezultatelor sunt posibile dou abordri distincte: Compararea: pentru fiecare vector de test aplicat se memoreaz rspunsul circuitului n funcionarea corect, iar decizia funcionare corect sau funcionare eronat se ia prin compararea rspunsului furnizat de circuit cu cel memorat. Schema bloc a unui astfel de sistem de testare este prezentat n figura 1.

Figura 1 Schema bloc a unui sistem de testare cu comparare

Aceast abordare prezint avantajul unei testri rapide, deoarece numrul vectorilor de test aplicai este de obicei redus, acetia fiind determinai n urma unei analize prealabile a circuitului. De asemenea, testarea prin comparare ofer certitudinea c fiecare eroare detectabil poate ntr -adevr fi detectat n urma aplicrii testului, cu condiia ca vectorul de test corespunztor s fie inclus n secvena de testare. Testul este ns costisitor att din punctul de vedere al circuitului de testare ct i al generrii vectorilor de test. Analiza fluxului de date: o alt abordare menit s reduc att costul circuitului de testare ct i complexitatea generrii testului se bazeaz pe aplicarea unui numr mare de stimuli de test arbitrari (generai aleator sau ntr-o succesiune prestabilit, indiferent de structura circuitului). Pentru a decide dac circu itul funcioneaz sau nu corect se analizeaz fluxul de date furnizat la ieire de ctre circuit, cteva dintre tehnicile utilizate fiind analiza statistic sau analiza semnturilor. Una dintre cele mai simple forme de analiz o reprezint numrarea valorilor binare, pe baza unei scheme bloc de tipul celei prezentate n figura 2. Implementarea acesteia este considerabil mai simpl dect cea a unui circuit de testare prin comparare, deoarece generatorul de vectori de test nu necesit memorie (un simplu numrtor !) iar pentru interpretarea rezultatelor este suficient memorarea i compararea unei singure valori.

Marius Rangu, 2008

Testarea Echipamentelor Electronice i de Telecomunicaii

Figura 2 Schema bloc a unui sistem de testare prin numrarea valorilor binare

Pe de alt parte, testarea prin numrarea valorilor binare necesit un numr mare de stimuli de test pentru ca fluxul de date de la ieire s conin suficient informaie pentru a se putea face distincie ntre funcionarea corect i cea eronat, iar acoperirea testului nu este de obicei 100% dect n cazul circuit elor foarte simple. Succesiunea operaiilor ce trebuie realizate pentru concepia i aplicarea unui test prin numrarea valorilor binare este urmtoarea: 1. Determinarea setului de erori-int Prin analiza relaiilor de echivalen i dominan, se determin setul minimal de erori ce trebuie detectate pentru testarea complet a circuitului 2. Numrarea valorilor binare Prin simularea circuitului n funcionarea corect i n prezena fiecreia dintre erorile int, se determin numrul de valori logice 1 obinute la ieire atunci cnd la intrare se aplic o secven de stimuli de test predefinit (cel mai frecvent toate combinaiile posibile, generate de ctre un numrtor) 3. Analiza erorilor nedetectate n situaia n care fluxul de date de la ieire conine acelai numr de valori 1 att n funcionarea corect ct i n prezena unei erori f, exist dou posibiliti: fie eroarea este redundant, fie aceasta este detectabil ns doar prin alt form de analiz a fluxului de date sau prin metoda comparrii. Pentru a determina care dintre cele dou situaii este cea real, se ncearc determinarea vectorilor de test care s detecteze f prin metoda activrii unei ci. Dac se concluzioneaz c eroarea este detectabil atunci va trebui inut cont de aceasta la proiectarea analizorului. 4. Proiectarea analizorului Analizorul reprezint circuitul care primete la intrare secvena de date furnizat de circuitul supus testrii i, fr a recurge la compararea cu o secven de referin memorat anterior, ia decizia de funcionare corect sau eronat. Modalitatea n care se ia decizia depinde de topologia circuitului analizat, astfel nct analizorul poate fi: - Un circuit programabil, care ruleaz pe baza unui software ce permite reconfigurarea n funcie de specificul circuitului supus testrii - Un circuit dedicat, ce implementeaz hardware discriminarea dintre funcionarea corect i cea eronat Cu toate c prezint dezavantajul lipsei de flexibilitate, analizorul dedicat este un circuit conceptual mai simplu dect cel programabil, astfel nct n cadrul lucrrii va fi proiectat i simulat un analizor dedicat construit cu ajutorul unor numrtoare i pori logice.

2
Marius Rangu, 2008

Testarea CL prin numrarea valorilor binare

3. Desfurarea lucrrii
Se consider circuitul logic combinaional prezentat n figura 3.

Figura 3 Circuitul supus testrii

n urma analizei relaiilor de echivalen i dominan, setul erorilor int ce trebuie detectate pentru testarea complet a circuitului este cel prezentat n tabelul 1.

x1-SA-0 x22-SA-0 y11-SA-0

x1-SA-1 x3-SA-0 y11-SA-1

x2-SA-0 x3-SA-1 y12-SA-1

x2-SA-1 x4-SA-0 y31-SA-0

x21-SA-1 x4-SA-1 y32-SA-1

Tabelul 1 Erorile-int ce trebuie detectate pentru testarea complet a circuitului din figura 3.

1. Se lanseaz n execuie programul Multisim 10 i se deschide fiierul num1.ms10 2. Se deschide fereastra de configurare a generatorului de cuvinte logice i se poziioneaz cursorul pe primul stimul de test, aa cum ilustreaz figura 4.

Figura 4 Poziionarea cursorului generatorului de cuvinte logice

3. Utiliznd butonul Run Simulation, se execut simularea circuitului pe durata generrii tuturor stimulilor de test configurai. Acetia includ toate combinaiile posibile ce pot fi aplicate la intrarea circuitului supus testrii i suplimentar un semnal de tact ce va fi utilizat ulterior la implementarea analizorului secvenei de date.

3
Marius Rangu, 2008

Testarea Echipamentelor Electronice i de Telecomunicaii

4. Utiliznd butonul Run Simulation se oprete simularea, apoi cu ajutorul butonului Grapher / Analyses List se vizualizaz formele de und obinute la cele dou ieiri ale circuitului supus testrii 5. Se numr valorile logice 1 obinute la fiecare ieire a circuitului i se noteaz n tabelul 2. Repretnd paii 2...4 pentru fiecare dintre erorile prezentate n tabelul 1, se completeaz toate liniile tabelului 2.

Nr 0 1 15

Eroare fct. Corecta x1-sa-0 y32-sa-1

1s(z1) 4

1s(z2) 2

Tabelul 2 Numrul valorilor 1 corespunztro funcionrii corecte i fiecreia dintre erorile int

6. Se analizeaz tabelul 2 i se identific erorile ce nu pot fi detectate prin numrarea valorilor binare. Pentru fiecare dintre acestea se aplic metoda activrii unei ci pentru a determina vectorii de test ce permit detectarea erorilor respective. - Dac aceti vectori exist, vor fi luai n considerare la proiectarea analizorului prin includerea unui circuit logic combinaional care s discrimineze ntre rspunsul circuitului n funcionarea corect i cea eronat la cel puin unul dintre vectorii de test. - Dac n urma aplicrii metodei activrii unei ci nu se gsete nici un vector de test care s detecteze erorile n cauz, se decide c acestea sunt redundante. 7. Se proiecteaz i se implementeaz n mediul Multisim un analizor care s discrimineze, pe baza numrrii valorilor binare, ntre funcionarea corect i cea eronat a circuitului supus testrii. Se vor parcurge urmtoarele etape. 7.1 La fiecare ieire a circuitului se conecteaz , utiliznd butonul Place TTL, cte un numrtor 74LS191 astfel nct numrarea s fie comandat de semnalul CLK furnizat de ctre generatorul de cuvinte logice i validat de valoarea 1 la ieirea corespunztoare a circuitului. Figura 5 prezint structura i semnificaiile terminalelor acestuia

Figura 5 Numrtorul 74LS191

7.2 Ieirile fiecrui numrtor se utilizeaz pentru a discrimina ntre numrul valorilor 1 obinute la ieirea circuitului supus testrii n funcionarea corect, respectiv n funcionarea eronat. Pentru aceasta va fi conceput cte un circuit logic combinaional ce va fi conectat la ieirea fiecrui numrtor, urmnd exemplul prezentat mai jos.

4
Marius Rangu, 2008

Testarea CL prin numrarea valorilor binare

Se scriu valorile ce pot fi obinute la ieirea numrtorului, att n sistem zecimal ct i n binar. n exemplul din figura 6 numrtorul poate furniza valorile 3, 4, 6 sau 8, dintre care valoarea 4 este cea corespunztoare funcionrii corecte, prin urmare trebuie discriminat ntre aceasta i oricare din celelalte trei. Se identific bitul de la ieirea numrtorului c are are n ct mai puine situaii de funcionare eronat aceeai valoare ca n funcionarea corect. n exemplul de mai jos, bitul b2 are valoarea 1 n funcionarea corect (4) i doar ntr-o singur situaie de funcionare eronat (6). Soluia nu e unic ! Analiznd doar liniile de tabel selectate n etapa anterioar (4 i 6 n exemplul considerat), se identific bitul de la ieirea numrtorului prin care se poate discrimina ntre funcionarea corect i cea eronat. n exemplul din figura de mai jos, bitul b1 este cel care poate discrimina ntre linia 4 (b1=0) i linia 6 (b1=1)

Figura 6 Exemplificarea metodei de deducere a funciei logice a circuitului combinaional d e discriminare

Se scrie funcia logic a circuitului combinaional de discriminare ntre funcionarea corect i cea eronat. n exemplul de mai sus, decizia de funcionare corect se ia dac b2=1 i b1=0, prin urmare funcia cutat este .

7.3 Se implementeaz n Multisim circuitul logic de discriminare aferent fiecrui numrtor. Ieirile acestora se conecteaz, printr-o poart I i un inversor, la dou indicatoare luminoase (Place Indicator --> Probe), unul verde i unul rou, dup modelul din figura de mai jos. Se dorete ca indicatorul verde s se aprind n funcionarea corect iar cel rou n funcionarea eronat a c ircuitului supus testrii.

Figura 7 Circuitul de indicare a funcionrii corecte / eronate

8. Se verific corectitudinea etapelor de analiz a circuitului i proiectare a analizorului, simulnd circuitul n funcionarea corect i n prezena oricrei erori de tip blocat pe, cu excepia celor identificate ca fiind redundante (dac e cazul).

5
Marius Rangu, 2008