Sunteți pe pagina 1din 38

Introducere

n cadrul proiectului dat vom proiecta un dispozitiv pe baza microprocesorului Intel i8088 sau analogul sau rus K1810BM88. Dispozitivul reprezint un bloc functional pe baz de microprocesor, cu memorie RAM R!M si periferie " o tastier cu #$ de taste. Scopul principal al proiectrii este de crea o cale de cone%iune &ntre tastatur 'i microprocesor, necesar evident pentru introducerea a diferitor date 'i comenzi propuse procesorului pentru prelucrare. (a formarea acestei cone%iuni vor participa diferite microcircuite care vor fi descrii &n cadrul proiectului . )n acest proect vom incepe cu analiza sc*emei bloc a calculatorului cu ar*itectur desc*is, care st la baza tuturor sistemelor pe baz de microprocesor necesare pentru introducerea, prelucrarea, ob+inerea 'i vizualizarea datelor. )deea ar*itecturii desc*ise a calculatorului const &n e%isten+a unor canale standarte de transmitere a informa+iei 'i de cuplare a blocurilor calculatorului la aceste canale dup necesitate. Structura este standart 'i permite cre'terea ei ,adugarea blocurilor noi- fr sc*imbarea configura+iei. Dup acest principiu de ar*itectur sunt realizate practic toate calculatoarele contemporane. n calculatorul contemporan ,fig..- e%ist trei tipuri de magistrale. ! magistral con+ine un anumit numr de bi+i.

Fig.1. Schema bloc simplificata a sistemului propus spre proectare in baza i8088 cu 3Kb RAM
Coala Mod Coala Nr. Document Semnt. / Data

UTM.FRT.TLC-101 "/"

"/"

Stracutura sistemului si functiile unitatilor structurale: MA - Magistrala de adrese 0 prin ea se transmit adresele celulelor de memorie 'i dispozitivelor e%terne. Magistrala de adrese este unidirec+ional, adic adresele se transmit &ntr"o singur direc+ie. MD - Magistrala de date 0 serve'te pentru transmiterea informa+iei prelucrate ,datelor-. De regul MD este bidirec+ional. MC - Magistrala de comand M!" 0 con+ine semnale standarte de comand ale sistemului. Con+inutul MA, MD, MC au ie'iri la interfaa de sistem. (a interfa+ putem conecta diferite blocuri. )nterfa+a este &nzestrat cu cuplele pentru e%tensii. Blocul 1. Procesorul " efectueaz opera+ii asupra datelor 'i diri1eaz cu procesul de prelucrare a datelor, cu celelalte unit+i a calculatorului 'i cu dispozitivele e%terne. 2oate datele se prelucreaz &n procesor, care &ndepline'te func+ia de diri1are. 3rocesorul determin posibilit+ile calculatorului4 viteza de lucru, capacitatea magistralei de date, volumul memoriei operative, posibilit+ile 'i tipurile unit+ilor de intrare 0 ie'ire, tipurile de opera+ii asupra datelor prin setul de instruc+iuni, regimurile de lucru ale calculatorului. n procesul func+ionrii calculatorului procesorul &ndepline'te urmtoarele opera+ii4 formeaz adresele de memorie a celulelor5 prime'te instruc+iunea urmtoare5 decodific instruc+iunea5 organizeaz ciclul de e%ecutare a instruc+iunii5 efectueaz opera+ii de citire 'i &nscriere &n memorie5 efectueaz sc*imbul de informa+ii cu dispozitivele e%terne5 recep+ioneaz 'i trateaz semnalele de &ntrerupere 'i acces direct la memorie de la dispozitivele e%terne. 3rocesorul con+ine dou module 4 A#$ aritmetical-logical unit" 0 unitatea aritmetico"logic, care serve'te pentru efectuarea opera+iilor logice, aritmetice. !$ command unit" 0 unitatea de comand, care este destinat pentru producerea semnalelor de comand. Blocul 2. 0 unitatea de intrare"ie'ire ,6nit ) !- 0 con+ine dispozitive e%terne 'i controlere pentru deservirea lor. Destina+ia este de a efectua sc*imbul de informa+ie dintre calculator 'i utilizator. Controlerele adapteaz dispozitivele e%terne la formatul semnalelor interne ale calculatorului. Blocul 3. 0 memoria intern, ce con+ine R!M ,memoria fi%- 'i RAM ,memoria operativ-, &n care se pstreaz datele 'i programele utilizatorului. R!M serve'te pentru pstrarea programelor de ini+ializare 'i testare a calculatorului si coduri de procram fi%e. Memoria intern este cuplat la MA, MD, MC. 6lterior ne vom opri detaliat la fiecare componenta structurala a sistemului in bazaunor module circuite functionale. (a ane%a proiectul va fi insotit de o sc*ema principala care va prezenta sistemul functional pentru asamblare.

Coala Mod Coala Nr. Document Semnt. $ Data

UTM.FRT.TLC-101 "$"

"$"

Capitolul 1.
1.1 Descrierea arhitecturii Microprocesorului Intel 8 88. Microprocesoarele 7.8.9:M88, )ntel 8988 - sunt create conform te*nologiei M!S, tensiunea de alimentare a acestuia fiind de ; <= , curentul de alimentare preval&nd &ntre valorile /99>/$9mA.

a-

)ntel 8988 microprocesorului 7.8.9:M88

b- 7.8.9:M88 con+ine dou dispozitive func+ionale

?ig./ Aspectul carcasei pentru microprocesoarele studiate Structura independente4 dispozitivul de prelucrare 'i dispozitivul de 1onc+ionare. Dispozitivul de prelucrare ,A(6, RD@, RAM superoperativ, registrul fanioanelor- &ndepline'te opera+ii asupra datelor 'i determin adresele func+ionale din memorie. Dispozitivul prime'te datele sau adresele de la magistral intern, le prelucreaz, iar rezultatul &l pstreaz &n RAM superoperativ sau pe magistrala intern. Dispozitivul de 1onc+ionare ,sumatorul de adrese SMA, registrele segmentelor 'i )3 RAM superoperativ, registrele tampon, 'irul de instruc+iuni )A 'i interfa+a magistralei-, determin adresele fizice a memoriei, alege 'i a'eaz &n 'irul instruc+iunile, realizeaz sc*imbul de date &ntre magistral intern 'i cea e%tern, formeaz semnalele la ie'irile magistralei e%terne. Ambele dispozitive lucreaz paralel, datorit acestui fapt alegerea 'i realizarea instruc+iunilor este corelat &n timp. Corelarea nu se realizeaz dac 'irul este &ncrcat, se realizeaz instruc+iunile sau este cererea pentru sc*imb de date de la magistrala e%tern. (ungimea 'irului instruc+iunilor pentru 7.8.9:M88 este de $:. Modulul de operare const din unitatea aritmetico"logic ,A(6-, registre de fanioane 'i un set de registre de uz general. Registrul de fanioane con+ine informa+ia suplimentar despre efectuarea opera+iilor. Destina+ia lor este4

Coala Mod Coala Nr. Document Semnt. < Data

UTM.FRT.TLC-101 "<"

"<"

?ig.$% Structura microprocesorului% CarB 0 fanion de transport sau de supra&ncrcare,,dac cC.atunci avem supra&ncrcare ,D-, dac cC9 atunci este normal,8--. Zero 0 fanionul rezultatului zero, dac zC. atunci RC9, zC9 atunci R9. aritB 0 fanionul de paritate, dac pC. rezultatul con+ine un numr par de unit+i. !ing 0 fanionul semnului, dac SC. rezultatul e negativ, dac SC9 rezultatul e pozitiv. "C,*alfcarB-0fanionul semitransferului,dac ECC.,are loc transferul din bitul $ &n <. Re#i$trele de u% #eneral 0 s&nt registre de 8 bi+i 'i servesc ca memorie superoperativ ,cu vitez mare-, pentru pstrarea datelor &n microprocesor. !pt registre la numr4 F 'i G 0 neadresabile5 :, C5 D, H5 E, ( 0 pot fi adresate cu a1utorul instruc+iunilor ca fiind perec*i de registre 'i av&nd .# bi+i. 2ot &n blocul de registre avem dou registre specializate. Contorul de program ,3C- 0 registru de .# bi+i, serve'te pentru pstrarea adresei instruc+iunii curente 'i pentru formarea adresei urmtoare. (a &nceputul e%ecutrii instruc+iunii, adresa din 3C se transmite prin MA &n memorie, asigurnd citirea instruc+iunii curente. (a sf&r'itul e%ecutrii ei &n 3C se formeaz adresa instruc+iunii urmtoare prin incrimentare. Astfel se asigur e%ecutarea instruc+iunilor una dup alta.
Coala Mod Coala Nr. Document Semnt. # Data

UTM.FRT.TLC-101 "#"

"#"

)ndicatorul memoriei stive S3 ,stacI pointer- 0 registru de .# bi+i, con+ine adresa celulei de v&rf a memoriei stive. (a opera+ii de &nscriere adresa se implimenteaz automat, la citire se decrementeaz ,se mic'oreaz cu .-. n modulul de comand intr4 " registrul instruc+iunii 0 registru de 8 bi+i, serve'te pentru pstrarea codului de instruc+iune &n timpul e%ecutrii ei. " unitatea de comand ,6C- serve'te pentru decodificarea instruc+iunii 'i organizarea ciclului de e%ecutare a ei. (a e%ecutarea instruc+iunii curente C36 0 formeaz adresa celulei de memorie 'i o transmite prin MA. Concomitent prin MC se transmite comanda transmiterea instruc+iunii prin MD &n C36. n procesul e%ecutrii instruc+iunii C36 poate efectua sc*imbul de date cu memoria 'i unitatea )!. n acest caz el formeaz adresele 'i semnalele de comand necesare. Dup e%ecutarea unei instruc+iuni &n mod automat se &ncepe e%ecutarea instruc+iunii urmtoare. 6C produce 'i prime'te urmtoarele semnale de comand4 D:)N 0 citirea datelor5 FR 0 &nscrierea datelor &n MD5 )N2 'i )N2A 0 tratarea &ntreruperilor5 E!(D 'i E(DA 0 semnale pentru tratarea regimului de acces direct la memorie5 FA)2 'i RHADJ 0 semnale pentru organizarea lucrului cu dispozitivele lente5 SJNC 0 semnal destinat pentru controlerul d sistem, devine activ atunci c&nd prin MD se transmite cuv&ntul de comand5 K. 'i KL 0 semnale de ceas5 RHSH2 semnal de ini+ializare 0 opre'te e%ecutarea instruc+iunii 0 anuleaz toate semnalele active, &n 3C &nscrie adresa de &nceput 'i M3 &ncepe e%ecutarea programului de la aceast adres. n regim ma%imal M3 are magistral de stare de trei bi+i, codul la ie'irea creia se utilizeaz pentru diri1area cu interfa+a 'i dispozitivele de memorie 'i e%terne prin itermediul controlerului de magistral. Celelalte ie'iri se utilizeaz pentru sincronizarea coprocesorului ,AS.,9 'i RA H.,9- 'i blocarea accesului la magistrala de sistem ,(!C7-. H%ecutarea instruc+iunilor se face p&n la primirea instruc+iunii EA(2. Dup primirea ei M3 trece &n stare de oprire. ?iecare segment are un volum de #$I: 'i se adreseaz cu o adres de .# bi+i locul segmentului &n volumul de memorie se indic cu o adres de L9 de bi+i, care const din adresa segmentului din .# bi+i 'i $ bi+i inferiori. Segmentele se situeaz cu pasul L $ C.# bai+i, &n orice loc al memoriei. Cuv&ntul &n memorie se situeaz &n ordinea cresc&nd a numrului baitului, baitul inferior corespunde adresei inferioare 'i invers. Spa+iul adreselor dispozitivelor e%terne are o organizare logic #$7%8 bai+i, nesegmentat 'i adresat cu un cod de adrese de .# bi+i. Hste posibil de adresat semispa+iul cu volumul L<# bai+i cu o adres de 8 bi+i.
Coala Mod Coala Nr. Document Semnt. M Data

MRD care asigur

UTM.FRT.TLC-101 "M"

"M"

Simbolul electric al microprocesorului 7.8.9:M88 , cu asignarea concret a pinilor este redat &n figura de mai 1os 4

?ig.< Simbolul electric cu destinatia terminalelo pentru microprocesorului K&8&0'M88 n contiuare vom studia destina+ia pinilor pentru microprocesorul 7.8.9:M88 , trebuie de remarcat faptul c blocul procesorului poate fi realizat nu numai dintr"un singur microprocesor dar din mai multe microprocesoare de acela'i tip. 3entru regimul minimal de func+ionare blocul procesorului este format dintr"un singur microprocesor , iar respectiv pentru regim ma%imal blocul ,procesorului este format dintr"un anumit numr de microprocesoare care sunt conectate &ntre ele dup o anumit configura+ie. Destina+ia pinilor microprocesorului 7.8.9:M88 poate fi configurata in functie de regimul de func+ionare. Astfel poate fi in4 " regim minim, sau "regim ma%im in dependenta de asigurarea functionala a pinilor la conectare ,&i#ura '-

Coala Mod Coala Nr. Document Semnt. 8 Data

UTM.FRT.TLC-101 "8"

"8"

?ig.#. (estina)ia terminalelor microprocesorului K&8&0'M88 cu semnale intrare*iesire 3redestinatia terminalelor este4 ADM>AD9 0 liniile magistralei adresedate5 A.D>A8 0 liniile magistralei de adrese5 S2L>S29 0 starea magistralei,z 0 regim de captare-5 S2: 0 strobarea adresei5 DH 0 prelucrarea datelor,z-5 !3 )3 0 direc+ia transmiterii ,. 0 ie'ire, 9 " intrare-, ,z-5 M )! 0 accesul la 6M sau la DH.
R(

" citirea informa+iei de la dispozitivele e%terne sau de la memorie,z-5

FR 0 &nscrierea informa+iei,z-5 MN MN 0 regim de lucru ma%imal c&nd este 9 'i minimal c&nd este .5 C(R 0 sincronizarea5 C(7 0 ini+ializarea5 RDJ 0 confirmarea c dispozitivul adresat este gata s lucreze reciproc cu M3 la transmiterea datelor ,9 0 nu este gata, . " este gata-5 )N2A 0 rspuns la &ntrerupere5 E(DA 0 rspuns la acces direct5 )N2 0 &ntrerupere mascat5 NM) 0 &ntrerupere nemascat5 E!(D 0 acces la magistrale.

Coala Mod Coala Nr. Document Semnt. D Data

UTM.FRT.TLC-101 "D"

"D"

Codul format de combina+ia semnalelor SS2!, )! M, !3 )3 indic 8 stri de func+ionare a magistralei de sistem. Acest cod poate fi utilizat de circuitele e%terne pentru formarea semnalelor de comand. Microprocesorul are ie'iri aparte a magistralei de adrese de 8 bi+i A.<...A8 'i magistral multiple%at tristabil de adrese date A!M...AD!. )e'irea de adrese ale registrelor de segment la terminalele S2/, S2$ permite de a lrgi spa+iul de adresare a memorie p&n la $ M:, utiliz&nd pentru fiecare segment memorie aparte cu volum .M:. Regimul de oprire are loc la terminarea e%ecutrii programului, dup instruc+iunea E(2 procesorul &nceteaz citirea instruc+iunilor 'i e%ecutarea lor. n acest caz &n regim minimal apare un semnal la ie'irea S2: la ie'irile S2L...S29. n acest regim procesorul nu genereaz nici un semnal de comand. Din regimul de oprire microprocesorul poate fi scos cu semnalul RHSH2 sau semnalul de &ntrerupere la intrare )N2.n regimul de resetare microprocesorul 7.8.9:M88 trece dup semnalul activ la intrarea C(R. Hl de obicei se formeaz la conectarea alimentrii 'i trebuie s ac+ioneze timp de <9 ms dup atingerea valorii nominale a tensiunii de alimentare. 3entru resetarea &n timpul lucrului este necesar de format semnalul C(R la intrare cu durata nu mai pu+in de $ tacte a impulsurilor de sincronizare C(7. (a aplicarea semnalului RHSH2 procesorul &ntrerupe e%ecutarea opera+iilor interne 'i instaleaz &n starea a treia terminalele A.D...A.#5 AD.<...AD!5 :EH5 M )!5 S2L5 !3 )35 S2.5 DH5 S2!5 FR5 (!C75 RD cu trecere prin unitate 'i &n stare dezactiv terminalele )N2AC., S2:C9, E(DAC9, RA HC.. Dup trecerea semnalului R(!(T &n starea 9 are loc ini+ializarea registrelor microprocesorului. Dup finisarea acestei opera+ii procesorul trece la e%ecutarea programului de pe adresa ????! .#. 3e aceast adres se afl instruc+iunea de trecere la &nceputul programului. ?unc+ionarea microprocesorului &n momentul e%ecutrii comenzilor nu reprezint alt ceva dec&t o consecutivitate a ciclurilor de magistral , &n de cursul crora microprocesorul se adreseaz ctre unitatea de memorie pentru citirea comenzilor , sau pentru sc*imbul de date cu unitatea de memorie sau cu dispozitivele e%terne . ?iecare ciclu de magistral const din $ tacte 2. , ....2$. n regim de a'teptare , &ntre tactele 2/,2$ se e%ecut tactele de a'teptare 2F, numrul crora se determin de continuitatea semnaluilui e%tern. Ciclurile de magistral se &ndeplinesc atunci c&nd se e%ecut 'irul de comenzi sau se &nfptuie'te sc*imbul de date &n procesul de e%ecutare a unei comenzi . H%emplu , la efectuarea comenzii de &mul+ire a bi+ilor este necesar de dou cicluiri de magistral care corespunde cu 8 tacte 'i #L....#D tacte de mers &n gol.

Coala Mod Coala Nr. Document Semnt. .9 Data

UTM.FRT.TLC-101 " .9 "

" .9 "

?ig.M (iagramele de func)ionare +n timp ale microprocesorului K&8&0'M88 +n regim minimal Diagramele &n timp a ciclului de magistral &n regim minimal sunt reprezentate &n ?ig.M. n tactul 2. la ie'irea :EH S2M , A.D>A.# S2#>S2/ 'i AD.<.....AD9 se emite adresa unit+ii de memorie sau a dispozitivului e%tern 'i semnalul de separare a 6M )!6 la ie'irile M )! ,)! M- .n tactul 2L la ie'irile :EH S2M, A.D>A.# S2#>S2M, se emite starea microprocesorului , iar magistrala de adrese la citire trece &n stare de rezisten+ &nalt , iar la &nscriere emite date. n decursul tactului 2/ datele se primesc conform semnalului de citire la ie'irea RD sau se adreseaz pentru &nscriere , &nso+ite la ie'ire de semnalul FR. n tactul 2$ sc*imbul dat se termin. Microprocesorul va trece &n regim de a'teptare ,tactele 2F- atunci c&nd RDJC9, care trebuie s apar &naintea tactului 2/ si s se pstreze p&n la tactul 2$. Strile ie'irile magistralelor se pstrez .3entru a ie'i din regimul de a'teptare trebuie ca RDJC9 'i care trebuie s apar &nainte de tactul 2/.
Coala Mod Coala Nr. Document Semnt. .. Data

UTM.FRT.TLC-101 " .. "

" .. "

n regimul de a'teptare a programului microprocesorul intr la comanda FA)2 atunci c&nd la ie'irea 2HS2 avem un semnal de nivel sczut, ce activeaz minimum < tacte a impulsurilor de sincronizare . 3e durata regimul de a'teptare a programului este posibil &ntreruperea procesului de lucru a procesorului . Cu toate acestea procesorul va termina &ndeplinirea comenzii FA)2, 'i va trece la deservirea cererii de &ntrerupere , iar cu rentoarcerea din subprogram se va rentoarce la e%ecutarea comenzii FA)2 . n regim de &ntrerupere microprocesorul e%ecut L cicluri nu se men+ioneaz &n sc*imb se formeaz impulsul de strobare la ie'ire . 3rimul ciclu de de magistral , care sunt separate de ctre L cicluri de mers &n gol . 3e durata ambelor cicluri adresa &ntrerupere ne mrturise'te despre &nceputul ciclului 'i piermite pregtirea ctre primirea bitului de &ntrerupere . Al doilea ciclu const &n citirea bitului de &ntrerupere , care este necesar de amplasat &n partea inferioar a 1umtate din magistrala de date . microprocesorul formeaz 3rimind codul de &ntrerupere adresa vectorului de &ntreupere , iar &n urmtoarele cicluiri de

magistral cite'te noua destina+ie a segmentului de comenzi CS , &nscriind &n celule con+inutul fanioanelor ?, mai apoi con+iunutul anterior al registrului CS, selecteaz codul opera+iei primei comenzii a subprogamului de deservire a &ntreruperilor 'i &nscrie &n celule con+inutul anterior al registrului )3 . Dup aceasta microprocesorul trece la deservirea &ntreruperilor 4 acesta recurge la completarea 'irului de comenzi . Numrul de tacte de la sf&r'itul comenzii , &n decursul e%ecutrii creia a intervenit &ntreruperea , p&n la &ndeplinirea e%ecu+iei programului este egal cu #. de tacte . Cosecutivitatea cicluirilor de magistral la prezen+a &ntreruperilor se remarc doar prin absen+a de confirmare a &ntreruperilor acest fapt aduce la mic'orarea tactelor p&n la <. pentru comanda )N2 / 'i a regimului de pas cu <L de tacte pentru comenzile )N2/ 'i </ tacte pentru comanda )N2!. n regimul de acaparare a magistralelor &n regim minimal , microprocesorul va intra dup semnalul de cerere la intrarea E!(DC. la pu+in timp dup o durat unui sincroimpuls la sf&r'itul opera+iei ciclului de magistral , &ntre tactele 2$ sau 2.-. Cererea se reproduce dac sincroimpulsul apare la un interval de timp numai mic de /<nSecunde . (a ie'irea E(DA se emite semnalul de confirmare a acaparrii magistralelor , 'i toate ie'irile care au cite / stri trec &n a treia strare de rezisten+ &nalt la ie'ire . )e'irea din regimul de acaparare se efectuez peste .,L intervale de tact dup omiterea de la ie'ire a semnalului E!(D . (a e%ecu+ia comenzii (!C7 acapararea magistralelor se re+ine pe durata unui ciclu de magistral , magistrala se elibereaz dup &ndeplinirea comenzii care urmez dup comanda (!C7.

Coala Mod Coala Nr. Document Semnt. .L Data

UTM.FRT.TLC-101 " .L "

" .L "

?ig.8 .(iagramele +n timp ale ciclurilor de magistral +n regim minimal

?ig.D (iagramele de acaparaea a magistralelor +n regim minimal 1.!Descrierea schemei "loc selectate# 3entru diri1area cu memoria de uz general 'i interfe+ele din familia 73<89 este necesar de utilizat magistrala de sistem buferizat. n ?ig..9. este reprezentat structura M3 cu magistrala de sistem buferizat de 8 bi+i &n baza microcircuitului 7.8.9:M88. )nterfa+a magistralei de adrese este realizat pe baza registrelor tampon 73<89OP8L iar interfa+a magistralei de date pe baza formatorului de magistral 73<89:A8#. Multiple%orul 7<<<73.. formeaz semnale separate de citire scriere &n memorie 'i dispozitivele e%terne. Curentul nominal &n magistral este /L mA. Hste posibilitatea de a organiza regim de acces direct la memorie ,DMA- &n procesoarele pe baza microcircuitelor din seria 73<89.

Coala Mod Coala Nr. Document Semnt. ./ Data

UTM.FRT.TLC-101 " ./ "

" ./ "

?ig..9% Schema-bloc a procesorului K&8&0'M88A Microcircuitele men+ionate sunt utlilizate &n sc*ema bloc a procesorului , deoarece anume aceste tipuri microcircuite au fost formate de ctre &ntreperinderile ruse care se ocup cu producerea microprocesoarelor microprocesor . 2rebuie de men+ionat faptul c microcircuitele pentru interfa+a magistralei de adrese pe baza registrelor tampon 73<89OP8L 'i a magistralei de date pe baza 73<89:A8# sunt tilizate &n blocul procesorului at&t &n regim minimal c&t 'i"n regim ma%imal de fun+ionare . Multiple%orul 7<<<73.. formeaz magistrala de comand 'i este utilizat numai &n cazul c&nd lucrm &n regim minimal de func+ionare a microprocesorului . n regimul ma%imal de func+ionare a microprocesorului se va utiliza microcircuitul 7.8.9:Q88 acesta se utilizeaz din motivul c &n cadrul blocului procesorului sunt utilizate mai multe microprocesoare de acela'i tip iar anume acest fapt aduce la amplasarea &n interiorul blocului a unei magistrale interne locale .
Coala Mod Coala Nr. Document Semnt. .$ Data

7.8.9:M88 , s corespund e%act tipului dat de

UTM.FRT.TLC-101 " .$ "

" .$ "

?ig...% Schema-bloc a procesorului K&8&0'M88A +n regim ma,imal Dup cum am mai men+ionat &n cadrul proiectrii vom forma blocul procesorului pe baza unui singur microprocesor vom lucra &n regim minimal deci se vor utiliza microcircuitele din ?ig..9. 1.$ %la"orarea schemei principiale a "locului procesorului Dup cum este evident la elaborarea sc*emei principiale a blocului procesorului se datoreaz sc*emei bloc din ?ig. .9 , conform acesteia am trasat linile de cone%iune &ntre microcircuitele prezente &n blocul procesorului &n corespundere cu numerotare pinilor din reprezentarea func+ional a fiecrui microcircuit utilizat .

Coala Mod Coala Nr. Document Semnt. .< Data

UTM.FRT.TLC-101 " .< "

" .< "

?ig. .L Schema electric pincipial a blocului procesorului n continuare vom studia cone%iunele dintre microcircuite 'i semnalele care circul &ntre acestea . @eneratorul de sistem 73.8.9QK8$ prezint un generator cu stabilizare cu cuar+ a frecven+ei de tact a semnalelor de sincronizare pentru toate componentele sistemului. Semnalul C(7 e destinat unit+ii centrale a procesorului 'i determin viteza efecturii opera+iilor asupra datelor. Semnalul RDJ este destina pentru instalarea microprocesorului confirmarea c dispozitivul adresat este gata s lucreze reciproc unitatea de memorie 'i dispozitivele e%terne . (a formare cone%iunelor dintre microprocesor cu registrele tampon 73<89OP8L 'i controlerul pentru magistrala de date 73<89:A8# am utilizat o magistral comun pentru acestea cu scopul de a simplifica reprezentarea cone%iunilor dintre aceste microcicuite din cadrul sc*emei liniile magistralei adrese date "ADM>AD9, liniile direc+ionate ctre cu
Coala Mod Coala Nr. Document Semnt. .# Data

principiale a blocului procesorului. (a magistrala comun avem conectate magistralei de adrese " A.D>A8, din cadrul microprocesorului care sunt

registrele tampon 73<89OP8L 'i controlerul pentru magistrala de date 73<89:A8# . (inile de UTM.FRT.TLC-101 " .# "

" .# "

cone%iune separate de magistala de comun ,dar care de asemenea sun direc+ionate ctre registrul tampon 'i controlerul pentru magistrala de date sunt urmtoarele 4 Semnalul de strobarea adresei 0 S2: din cadrul micropocesorului este direc+ionat ctre intrarea S2: a registrelor tampon 73<89OP8L. Citirea informa+iei de la dispozitivele e%terne sau de la unitatea de memorie se efectueaz cu a1utorul semnalului R( al microprocesorului fiind direc+ionat ctre intrarea L%/ a multiple%orului 7<<<73.. ce formeaz magistrala de comand semnalului R( . nscrierea informa+iei de la dispozitivele e%terne sau de la unitatea de memorie se efectueaz cu a1utorul semnalului FR al microprocesorului fiind direc+ionat ctre intrarea L%$ a multiple%orului 7<<<73.. unde are loc formarea semnalului I&+D ( I)& ,rite* 0 de &nscrierea la un dispozitv e%tern care a preluat func+ia semnalului FR . Accesul la unitatea de memorie sau de la dispozitivul e%tern se efectueaz cu a1utorul M )! 0 care este direc+ionat ctre intarea A din cadrul multiple%orului 7<<<73.. . Direc+ia transmiterii a datelor ,. 0 ie'ire, 9 " intrare- se efectueaz prin semnalul de la ie'irea !3 )3 care este aplicat la intrarea 2 a controlerul pentru magistrala de date 73<89:A8# . din care se formez ulterior

semnalul I&'D ( I)& read* 0 citirea de la un dispozitiv e%tern care respectiv va prelua func+ia

1.-Descrierea microcircuitelor suplimentare )eneratorul de $i$te* " produce semnalul de tact pentru sincronizarea proceselor &n microprocesorul 7.8.9:M88 'i a unit+i de memorie c&t 'i a dispozitivelor e%terne. sincronizare adecvat am ales generatorul 73.8.9QK8$. 3entru o

?ig../ Reprezentarea fuc)ional a microcircuitului K-&8&0./80

Coala Mod Coala Nr. Document Semnt. .M Data

UTM.FRT.TLC-101 " .M "

" .M "

Microcircuitul generatorului de sistem 73.8.9QK8$ este format pe baza te*nologiei bipolare , acesta se alimentez cu o tensiune de ; <= consum&nd un current de .#9 mA. Dup cum am mai men+ionat la &nceput microcircuitul generatorului de sistem 73.8.9QK8$ asigur formarea semnalelor de sincronizare a microprocesorul 7.8.9:M88 'i a unit+i de memorie c&t 'i a dispozitivelor e%terne dar 'i a semnalului de de rentoarcere la regimul ini+ial de func+ionare a microprocesorului . Microcircuitul generatorului de sistem se sincronizeaz cu un generatorul intern sau cu a1utorul unui generator e%tern cu frecven+a de .L>.L<MEz selectat la ie'irea ? C. @eneratotul intern se stabilizeaz cu a1utorul unui rezonator de cuar+ care este conectat intrrile N. 'i NL unde avem posibilitatea de la eviden+ia armonicile de frecven+ &nalt a

generatorului de cuar+ care se efectueaz cu a1utorul conturului oscilant conectat la intrarea 2AN7. Semnalele de sincronionizare a microprocesoarelor , ie'irea C(7 - se formeaz prin divizarea la / a semnalelor generatorului e%tern , iar semnalele de sincronizare a dispozitevelor e%terne , 3C(7- prin divizarea la L a semnalului C(7. 3entru cu au loc procesele de generare a semnalului de sincronizare vom vizualiza diagramele &n timp care sunt redaste mai 1os.

Coala Mod Coala Nr. Document Semnt. .8 Data

UTM.FRT.TLC-101 " .8 "

" .8 "

?ig..$. (iagramele +n timp ale semnale din generatorul de sistem K-&8&0./80 )e'irile generatorului de sistem asigur un current de sarcin cu valoarea de <mA. 3entru sincronizarea fazelor semnalelor de ie'ire se utilizeaz ie'irea CSJN. Semnalul unitar cu durata a dou tracte a sincroimpulsurilor de la ie'irea CSJN )nstalez 'i men+ine divizorul &n starea zero. (a finalizarea semnalului la ie'irea CSJN c&t 'i la ie'irile C(7 'i 3C(7 apar semnalele de sincronizare .Semnalele adresate la ie'irea CSJN sunt sincronizate cu a1utorul ciuitelor e%terne ale sursei de sincroimpulsuri, care sun adresat la ie'irea H?). (a utilizarea generatorului intern vom avea valoarea semnalului CSJN C9 . Microcircuitul asigur sincronizarea semnalului instalare &n regim ini+ial de func+ionare la ie'irea RHS 'i care se ob+ine de la ie'irile RDJ. 'i RDJL. Semnalul de confirmarea faptului c dispozitivul adresat este gata s lucreze reciproc cu microprocesorul care are valoare unitar la ie'irea RDJ. se formez dac RDJ C. atunci c&nd AH.C9 'i RDJLC. c&nd AHLC9. !SC 0 frecven+a de tact necesar pentru diri1area dispozitivelor ce fac parte din sistem pentru sincronizare. Semnalele s&nt sincrone 'i frecven+ele lor s&nt descries de rela+ia4 f!SCC/fC(7C#f3C(7 &n regimul generatorului intern 'i fH?)C/fC(7C#f3C(7 &n regimul generatorului e%tern. Sc*ema formrii semnalului de resetare RHSH2 are la inrare un bistabil S*mitt, iar la ie'ire 0 bistabil form&nd frontal semnalului RHSH2 prin tierea semnalului C(7. Deobicei la intrarea
R1S

se conecteaz un circuit RC, care asigur automat formarea semnalului odat cu conectarea

ei la sursa de alimentare. Re#i$trele +u&&er ,I8282- se folosesc pentru memorizarea adreselor. Am folosit dou registre 73<89O38L conectate &n paralel ob+in&nd astfel o magistral de adrese de .# biti. Structura intern a unuia const din opt bistabile de informa+ie cu trei stri ce au toate semnalul de &nscriere a informa+iei S2:, 'i semnalul ce diri1eaz cu transmiterea informa+iei
21

Coala Mod Coala Nr. Document Semnt. .D Data

UTM.FRT.TLC-101 " .D "

" .D "

?ig..< .Reprezentarea grafic a registrului buffer I8!8!( K-3804-85"

?ig..#. Reprezentarea func)ional a registrul buffer K-3804-85 ,)8L8L- % n sc*ema microcircuitului 73<89O38L la intrrile D9>DMiar pentru )8L8L A.>AM reprezint intrrile la care se aplic datele de intrare, iar prin ie'irile D:9>D:M pentru )8L8L, . . . :.>.:M sunt ie'irile de la care se transmit datele spre celelalte blocuri. Acest microcircuit mai con+ine urmtoarele intrri4 S2: " semnalul de strobare, !H " pemite transmiterea informa+iei. (a aplicarea semnalului de nivel &nalt la intrarea S2:, starea liniilor ,informa+ia- de intrare D)M>D)9 se transmite la ie'ire D9M>D99. Memorizarea &n bistabile a informa+iei se &nfptuie'te la trecerea unui semnal de nivel 1os prin intrarea S2:. Semnalul ie'ire4 la
21 21

diri1az cu buferele de
21

C9 buferul se desc*ide, la

21

C. el se stabile'te &n starea z. Semnalul

nu

influien+eaz nici la starea bistabilelor de informa+ie, nici la memorizarea informa+iei. Deci &n dependen+ de semnalul S2: microcircuitul poate lucra &n dou regime4 .. regim de formator de magistrale, c&nd nivelul semnalului S2: este &nalt, iar al semnalului !H este mic. L. regim de pstrare, c&nd S2: are nivel mic, informa+ia transmis se pstreaz &n bistabilul interior. Controlerul de *a#i$trale de date se utilizeaz ca bufer a MD &n SM3 'i am folosit 73<89:A8# " controlerul CM este format din opt blocuri func+ionale identice cu semnalele continuie de diri1are 2 'i
21

Coala Mod Coala Nr. Document Semnt. L9 Data

UTM.FRT.TLC-101 " L9 "

" L9 "

?ig..M. Reprezentarea functoinala a controlerul K-380'A86%

:locurile func+ionale constau din dou formatoare"amplificatoare cu starea z la ie'iri, care fiind conectate asigur transmiterea datelor &n ambele direc+ii 'i permite realizarea legturii M3 cu dispozitivele periferice ) !.3inii AM>A9 0 intrarea ie'irea liniilor de date. Semnalul 20 determin direc+ia transmiterii, pentru 2C. 0 date de intrare, 2C9 0 date de ie'ire. :M>:9 0 inrarea ie'irea liniilor de date pentru 2C9 date de inrare 'i 2C. date de ie'ire. Semnalul 2 semnal de diri1are cu transmiterea datelor &n direc+ii diferite pentru 2C9 se &nfptuie'te transmiterea :RA, 2C. " AR:. Semnalul
21

" permiterea transmiterii datelor, la

21

C9 se

trece din starea z de la ie'irea formatorului"amplificatorului selectat dup semnalul 2. Controler al *a#i$tralei de comand am folosit microcircuitul S<<<ST... Microcircuitul dat reprezint un multiple%or care desparte semnalele de &nscriere citire a informa+iei din memorie de semnalele de &nscriere citire a informa+iei de la dispozitivele e%terne 'i pentru transformarea unui cod binar regulat &ntr"un cod unitar ,cod unitar 0 semnal activ &ntr"o singur pozi+ie-. Acest decodificator acord M3 posibilitatea de a accesa sau a apela unit+ile memoriei R!M, porturile ) !, controlerul memoriei dinamice. Reprezentarea grafic a microcircuitului S<<<ST.. este artat &n fig.LL.

Coala Mod Coala Nr. Document Semnt. L. Data

UTM.FRT.TLC-101 " L. "

" L. "

?ig..8%Reprezentarea functionala a controlerului 733378&&%

De la M3 prin MA vine adresa din / bi+i, care se decodific &n cod unitar din < bi+i ,8 bi+i posibili-. Acest cod se transmite la unit+ile sus numite, deoarece intrarea fiecruia este negat
!S

, semnalul activ va fi zero. Adic vor lucra toate blocurile &n afar de unul ,la care vine . (a intrarea microcircuitului se aplic semnalele , care multiple%orul 'i
92:R .

logic-.
R(, :R, 92 M

respectiv le separ 'i formeaz cu a1utorul acestor semnale memorie,

MR(, M:R, 92R(

Semnalul MR( prezint citirea informa+iei din memorie,


92R(

M:R

" &nscrierea informa+iei &n


92:R

" citirea informa+iei de la unitatea de intrare ie'ire,

prezint &nscrierea

informa+iei &n unitatea de intrare ie'ire. Semnalul care determin citirea &nscrierea informa+iei din memories au de la unitatea de intrare ie'ire este semnalul care este aplicat de la microprocesor
92 M

. Semnalul

92 M

este

semnalul de comand care a1ut la formarea 'i separarea semnalelor de la ie'irea microcircuitului. Controlerul magistralei de comand se poate de fcut pe baza elementelor logice ,decodificator 'i element logic U)"SA6-.

Capitolul 2
Coala Mod Coala Nr. Document Semnt. LL Data

UTM.FRT.TLC-101 " LL "

" LL "

roiectarea *e*oriei interne a $i$te*ului. 6nit+ile de memorie ale sistemelor de microprocesor sunt destinate pentru pstrarea datelor 'i programelor. Caracteristicile de baz a unit+ii de memorie sunt volumul, viteza de lucru, puterea consumat, rezisten+a la apari+ia erorilor. (a proiectarea memoriei se rezolv problemele de divizare a volumului necesar de memorie &ntre memoria operativ RAM 'i fizic R!M5 proiectarea volumului 'i capacit+ii RAM 'i R!M5 realizarea dispozitivelor de 1onc+ionare a RAM 'i R!M cu magistrala de sistem. 6nit+ile de memorie se construiesc pe baz de circuite integrate de memorie care se caracterizeaz cu capacitatea ni 'i volumul Ni. Capacitatea necesar se proiecteaz prin adugare a 7Cn ni circuite integrate ,C)- conectate &n paralel, iar volumul necesar " prin conectarea a (CN N i :) conectate serie, fiecare bloc constituind din 7 C) de memorie. Sistemele de func+ionare a memoriei cu magistrala de sistem asigur acordarea diagramelor de timp de func+ionare a memorie 'i opera+iile de citire &nscriere, acordarea dup nivele de sarcin a semnalelor. RAM sunt realizate pe baz de C) statice cu volumul N i 'i capacitatea ni are intrri de adrese cu capacitatea mClogLNi, intrrile Hi ie'irile de date cu capacitatea ni, intrrile de citire &nscriere. 3entru a realiza capacitatea necesar n a memoriei, 7Cn ni elemente de memorie se conecteaz &n module, a'a cum e reprezentat &n ?igL/. 2oate C) a modulului au intrri de adres comune, selectare a cristalului 'i citire &nscriere. ntrrile 'i ie'irile de date formeaz &ntrrile 'i ie'irile modulului dat cu capacitatea n bi+i. n acest caz C) RAM static ! pstreaz bi+ii inferiori n i, iar C) RAM statice ,I".- " bi+ii superiori. 3entru a primi volumul necesar N a memoriei se unesc (CN N i blocuri de memorie a'a cum e reprezentat &n ?ig L9. 3entru divizarea adreselor de obicei se folose'te un multiplicator de adrese, numrul de ie'iri ai cruia ( este egal cu numrul de module de memorie, iar numrul intrrilor lClogL(.

2oate intrrile 'i ie'irile modulelor de memorie, &n afar de intrrile de selectare, se unesc &ntre ele, iar intrrile de selectare se unesc &n corespundere cu ie'irele multiple%orului de adrese. Modul RAM static cu organizarea NVn are intrrile de adrese cu m capacitatea ,l;m-Clog LN, m intrrile, ie'irele cu capacitatea n 'i 9 intrare comun de &nscriere citire. )ntrarea de CSde date A(m) CEO CS A(m) CEO selectare CS se folose'te pentru a plasa &n locul necesar al spa+iului de adres al memoriei.
CI RAM statica DO(ni) ni . . . . CI RAM statica DO(ni) ni
Coala

CS

A(m)

CEO

Mod Coala Nr. Document

DO(n) n=kni UTM.FRT.TLC-101 " L/ " ?ig..D. Schema de sporire a capacit)ii memoriei pe !9 RAM static
Semnt. L/ Data

" L/ "

RAM dinamic este realizat pe baz de elemente capacitive de memorie 'i necesit regenerare periodic a informa+iei. 2impul de regenerare se calculeaz &n unit+i de milisecunde. (a volume mari de memorie pentru regenerarea fiecrei celule sunt necesare intervale de timp egale cu frac+iuni de microsecunde. Memoria RAM dinamic cu volumul Ni 'i capacitatea ni are m LC,logLN- L linii de adrese, intrri CAS 'i RAS, intrri 'i ie'iri de date 'i intrare de permitere a citirii R!M sunt realizate pe baz de circuite integrate cu memorie fi% de patru tipuri4 cu mascare, programabile, cu 'tergere electric. R!M cu volumul Ni 'i capacitatea ni are magistrala de adrese cu capacitatea mClog LNi, magistrala de date de ie'ire cu capacitatea ni 'i &ntrri de selectare . C)R!M programabile au &ntrri de programare, iar pentru &nscrierea datelor la programare se folosesc ie'irile de date a C).
CAS RAS A(m/2) CEO m/2 CAS RAS A(m/2) CEO CI RAM dinamica k-1 DI(ni) ni DO(ni) ni DI(n) . . . . CAS RAS A(m/2) CEO CI RAM dinamica 0 DI(ni) ni DO(ni) ni DO(n)

!.1 Proiectarea memoriei 'AM

Coala Mod Coala Nr. Document Semnt. L$ Data

UTM.FRT.TLC-101 " L$ "

" L$ "

3roiectarea memorie RAM pentru sistemul pe baz de microprocessor presupune evident un anumit mod de proiectare dup un anumit criteriu conform cruia vom alege correct tipul de microcircuitului RAM , numrul 'i marca microcicuitului utilizat. 3entru implementarea memoriei RAM a unui sistem pe baz de microprocessor vom selecta tipul microcircuitului RAM dup urmtoarele criterii4 Microcircuitul RAM static se va implementa atunci c&nd volumul memoriei mai mic sau egal cu 87: 4 .#7: . Mcrocircuitul RAM dinamic se va implementa atunci c&nd mare sau egal cu 87: 4 .#7:. Conform datelor ini+iale din sarcina de proiectare volumul memoriei RAM este egal cu /7: deci respective vom utiliza un microcircuit RAM static . Definirea sistemului de magistrale 6rmtorul pas &n proiectare const &n definirea sistemului de magistrale , dup cum 'tim microprocesoarele )ntel 8988 se utilizeaz &n calculatoare la prelucrarea operanzilor de .# bi+i. Dup criteriul dat magistrala de adrese din cadrul blocului procesorului este format din dou microcircuite , care sunt ni'te registre tampon 73<89OP8L repzentate &n ?ig. .M din sc*ema electric pincipial a blocului procesorului.Ca rezultat avem o magistral de adres de .# biti , iar respectiv magistrala de date din cadrul blocului procesorului este de 8 biti 'i este format de ctre microcircuitul 73<89:A8# de asemenea putem ob+ine o magistral tot de 8 biti cu a1utorul microcircuitului 73<89:7L8 , care &n cadrul su mai con+ine elemente de realizare controilerului de formare a magistralei de comand . Conform sc*emei electrice principiale ale blocului procesorului magistrala de adrese de .#biti este format este format de microcircuitul 73<89OP8L , magistrala de date de 8biti este format din microcircuitul 73<89:A8# iar magistrala de comand care con+ine semnalele M'D 'i M+' este format cu a1utorul microcircuitului S<<<ST... Astfel am definit sistemului de magistrale necesare pentru proiectarea unit+ii de memorie conform cerin+elor propuse &n sarcina pentru proiectare . Alctuirea hrii memoriei n primul r&nd am selectat microcircuitul de memorie necesar pentru crearea memoriei R!M 'i RAM . Din tabela <.. pagina numrul .D9 din cartea WTXYZ[\]XY^_`]Z abc `_ d][XYeXYfZggYX_hi. jX\khY^ am selectat pentru memoria RAM microcircuitul 7</M 3l8 cu volumul memoriei L7 % 8 ce corespunde volumului de L7: iar pentru ob+inerea unui volum de / 7: propu'i pentru
Coala Mod Coala Nr. Document Semnt. L< Data

volumul memoriei mai

ale

UTM.FRT.TLC-101 " L< "

" L< "

proiectare vom utiliza respectiv L microcircuite de aceste fel. Dintre care unul va fi utilizat coplet iar altul numai .mL din capacitate Dup care din tabela <./ pagina .D<din aceea'i carte am selectat microcircuitul pentru memoria R!M de tipul 7<M/PKL care are volumul memoriei L7 % 8 corespunde volumului de L7:. 6rmtorul pas este crearea *r+ii memoriei unde vom scrie codurile de adresare ale procesorului ctre memoriea RAM 'i R!M pentru fiecare microcircuit &n parte. Adresa de &nceput a microprocesorului )ntel 8988 este ???? E care corespunde adresei de &nceput a memoriei R!M , pentru cazu dat adresa de &ncepu va fi H??? E.

?ig. L. ;arta memoriei =om &ncepe cu elaborarea ar*itecturii blocului de memorie RAM , dar pentru a forma blocul &n cauz trebuie s analizm *arta memoriei . 3rimii .. biti de la A9 p&n la A.9 sunt aplic+i la intrrile de adres ale microcircuitui 7</M 3l8 care posed .. intrri de adres . Cu a1utorul bitilor de adres A......A.< vom diri1a cu fiecare microcircuit de memorie la consecutivitatea de &ncrcare . Spre e%emplu &n cazul nostru volumul de memorie RAM din sarcina de proiectare trebuie s fie de 87: iar un singur microcircut de memorie are un volum de L 7:.Dup ocuparea &ntregului volum de memorie a primului microcircuit vom trece la urmtorul , aceasta av&nd loc consecutiv p&n la completarea a &ntregului volum de memorie.

Coala Mod Coala Nr. Document Semnt. L# Data

UTM.FRT.TLC-101 " L# "

" L# "

?ig.LL Reprezentarea func)ional microcircuitui K33< -=8 A9........A.9 intrri de adres. D)!9......D)!M"intrri ie'iri de date. FR" intrarea de activare a &nscrierilor de date . RD " intrarea de activare a citirii datelor din microcircuit . CS" intrarea de acces la &nscrieria citirea datelor. Diri1area dat se va efectua cu a1utorul decodificatorului S.<<On$ , la intrrile de adres A 'i : ale acestuia vom conecta bi+ii superiori din magistrala de adres A.. 'i A.L. (a fiecare din ie'iri se ob+ine zero logic pe durata de &ncrcare a microcircuitului de memorie , nivelul de zero logic corespunde cu semnalul activ aplicat la intrarea !S a microcircuitului de memorie . Nivelul . logic se va instala atunci c&nd spa+iu liber de memorie a fiecrui microcircuit se completeaz &n &ntregime, astfel la intrarea !S vom avea nivelul dat care va &ntrerupe &nscrierea datelor . Conform reprezentrii func+ionale ale microcircuitului decodificatorului S.<<On$ ,

acesta con+ine 8 ie'iri de date dintre care $ pentru doar o 1umtate din microcircuit care vor lucra atunci c&nd utilizm decodificatorului S.<<On$ ca decodificator de doi biti. n continuare vom utiliza ie'irile :......:L ale decodificatorului S.<<On$ , acest fapt se asigur prin aplicarea a nivelului zero logic la intrrile negate H/"H<. Dup completarea &ntregului volum de memorie de 87: asigurat de cele $ microcircuite 7</M 3l8 , la intrrile !S ale acestora vom aplica . logic , mai departe putem lucra cu a doua 1umtate a decodificatorului , aceast trecere se face prin aplicare nivelului . logic la intrarea HL 'i H/ din magistrala de adrese de la bitul de adres A./, care face parte din cod de adres de &nc*eiere a ultimului microcircuit de memorie RAM$. Semnalele M'D 'i M+D sunt aplicate la circuitul DD., U) logic -iar a semnalele adreselor A.$ 'i A.< sunt aplicate la un circuit DDL, SA6 logic- , dup care circuitele logice date sunt
Coala Mod Coala Nr. Document Semnt. LM Data

UTM.FRT.TLC-101 " LM "

" LM "

conectate la un circuit DD/, SA6 logic- care transmite un anumit nivel logic la intrrile H. 'i H$ ale decodificatorului S.<<On$.

?ig L/ Reprezentarea grafic a decodificatorului K&334>0

?igL$ Reprezentarea func)ional a decodificatorului K&334>0

!.! Proiectarea memoriei '&M Dup alctuirea *r+ii memoriei din ?ig.L# 'i proectarea memoriei RAM este mai u'or de proiecta 'i blocul memoriei R!M deoarece avem apro%imativ acelea'i principi de proiectare . 3rimii .. biti de la A9 p&n la A.9 sunt aplic+i la intrrile de adres ale microcircuitui 7<M/PKL care posed .. intrri de adres . Cu a1utorul bitilor de adres A......A.< vom diri1a cu fiecare microcircuit de memorie la consecutivitatea de citire a datelor .

Coala Mod Coala Nr. Document Semnt. L8 Data

UTM.FRT.TLC-101 " L8 "

" L8 "

?ig. L< Reprezentarea func)ional a microcircuitui K3<3?/5 A9>>.A.9 intrrile de adres. D!9>>.D!M ie'irile de date . CS" intrarea de selec+ie a microcircuitului . CH9" intrarea de acces la citirea datelor. n cadrul proiectului am selectat dou microcircuite de memorie de acest tip care ne asigur un volum de $7:. Dup citirea &ntregului volum de memorie a primului microcircuit vom trece la urmtorul , aceasta av&nd loc consecutiv citirea a &ntregului volum de memorie. Diri1area dat se va efectua cu a1utorul circuitului U) logic cu / intrri la care sunt aplicate semnalele din magistrala de adres A./,A.$, A.< care asigur nivelul . logic .Aplicm semnalele de la adresa A.L concomitent la un circuit DD<, SA6"N6 - 'i la circuitul DD# , U)"N6 -, totodat ie'irea de la DD< se une'te la intrarea DDM , U)"N6 -.De la ie'irea DD$, U) - se aplic semnalul la DD< 'i DDM. Aceast cone%iune ne piermite ob+inerea semnalelor CS.'i CSL cu a1utorul crora diri1m consecutivitatea de selec+ie a celor dou microcircuite. De la ie'irea DD$, U) - se aplic semnalul la DD< 'i DDM. Aceast cone%iune ne piermite ob+inerea semnalelor CS.'i CSL cu a1utorul crora diri1m consecutivitatea de selec+ie a celor dou microcircuite.

Coala Mod Coala Nr. Document Semnt. LD Data

UTM.FRT.TLC-101 " LD "

" LD "

?ig.L#Schema de arhitectur a unit)ii de memorie a blocului pe baz microprocesorului K&8&0'M88 n continuare vom men+iona care dintre microcircuitele logice utilizate la crearea unit+ii de memorie sub ce model func+ional pot fi &nlocuite . DD$ este alctiuit din microcircuitul '31./3 DDL" DD/ pot fi fiecare &nlocuite cu microcircuitul 1''..1 DD#"DDM pot fi fiecare substituite cu microcircuitul '310.3.

Coala Mod Coala Nr. Document Semnt. /9 Data

UTM.FRT.TLC-101 " /9 "

" /9 "

Capitolul 3. roiectarea porturilor $i$te*ului. $.1 %la"orarea "locului pentru porturile parlele 3rocesul te*nologic const dintr"un 'ir de ac+iuni care trebuie e%ecutate &ntr"o ordine anumit. !rdinea necesar de e%ecu+ie a opera+iilor te*nologice se asigur u'or de ctre sistemul de diri1are programabil. Mecanismul care necesit diri1area poate fi conectat la unul din porturile ) 9. Aparatele reale este inutil de a conecta direct la sistemul microprocesor, deoarece acestuia nu"i a1unge puterea destul pentru a diri1a, func+ia lui este de a controla 'i regla procesul. 3entru a asigura regimul normal de func+ionare este nevoie de un 'ir de dispozitive4 porturi, amplificatoare. Convertorul este unul din aceste dispozitive. Hl permite de a transforma 'irul semnalelor digitale &n semnale analogice 'i invers ,CDA 'i CAD-. Sistema de intrare ie'ire este destinat pentru interconectarea procesorului cu mediul e%tern. Ha reprezint totalitatea canalelor de ) ! fiecare dintre ele deservind un dispozitiv e%tern. Canalul con+ine surse de interconectare cu magistrala de sistem ,interfa+a dispozitivului e%tern- 'i sursele de gestionare cu intrarea 'i ie'irea 'i se realizeaz prin dispozitive te*nice de intrare ie'ire4 dispozitivul ) ! cu soft ) !. )nterfa+a este un comple% de mi1loace EARD 'i S!?2 pentru organizarea transferului de date &ntre dou sisteme. ?iecare interfa+ are un protocol de sc*imb de date. Sistemul de intrare ie'ire se caracterizeaz prin numrul de canale, posibilitatea lor de transmitere 'i capacitatea. 2ransferul de informa+ie dintre procesor 'i dispozitivele e%terne se realizeaz prin dispozitive ) ! care mai sunt numite 'i porturi. Deosebim / tipuri de porturi &n dependen+ de modul de transfer al datelor4 a- porturi paralele ,(32b- porturi serie ,C!M, 6S:c- porturi analogice ,CDA, CAD-. Microcircuitul K '80BB''1 prezint port paralel de &ntrare ie'ire, se utilizeaz &n calitate de dispozitiv de &ntrare ie'ire de destina+ie general ce realizeaz 1onc+ionarea diferitor dispozitive periferice cu magistrala de date a sistemului.

Coala Mod Coala Nr. Document Semnt. /. Data

UTM.FRT.TLC-101 " /. "

" /. "

?ig.LM

Reprezentarea grafic a Microcircuitul K-380''33A

?ig.L8 Reprezentarea func)ional a portului paralel K-380''33A. Destina+ia pinilor microcircuitului4 3AM03A9 " canalul informa+ional A5 3CM03C9 " canalul informa+ional C5 3:M03:9 " canalul informa+ional :5 RD 0 citirea informa+iei5 CS 0 selectarea MC5 A., A9 0 bi+ii inferiori ai MA5 6CC 0 tensiunea de alimentare ;<=5 DM"D9 0 canalul de date5 SR 0 instalare &n pozi+ie ini+ial5 FR 0 &nscrierea informa+iei. 2ransferul de date &ntre magistrala de date 'i microcircuit se realizeaz printr"un canal de 8 bi+i bidirec+ional tristabil ,D-.

Coala Mod Coala Nr. Document Semnt. /L Data

UTM.FRT.TLC-101 " /L "

" /L "

3entru legtura cu dispozitivele e%terne se utilizeaz L$ de linii de &ntrare ie'ire grupate &n / canale de 8 bi+i :A, ::, :C, direc+ia de transmitere a datelor 'i regimul de func+ionare crora se determin modul de programare a portului. Microcircuitul poate func+iona &n trei regimuri de baz. n regimul 9 se asigur posibilitatea transferului sincron diri1at de program a datelor prin L canale independente 3A 'i 3: de 8 bi+i 'i dou canale de $ bi+i :C. n regimul . se asigur posibilitatea &nscrierii sau citirii informa+iei &n sau din dispozitivul periferic prin dou canale independente de 8 bi+i :A 'i :: dup semnale de diri1are. n acest caz liniile canalului C se folosesc pentru recep+ionarea 'i transmiterea semnalelor de diri1are cu transferul de date. n regimul L se asigur posibilitatea de transfer a informa+iei cu dispozitivele periferice prin canalul bidirec+ional de 8 bi+i :A dup semnale de diri1are. 3entru asigurarea transferului se folosesc < linii ale canalului :C. n sistemul proiectat pe baza microprocesorului )8988 portul paralel pe baza microcircuitului 73<89::<<A a fost folosit pentru transferul datelor de la tastatura matricial ,canalele :A 'i ::- 'i de la convertorul digital"analogic ,canalul :C-. $.!Proiectarea dispo.iti/elor periferice Dispozitivele periferice sunt dispozitivele cuplate la sistemul cu microprocesor ,e%. computer- &n mod op+ional 'i care permit de a efectua sc*imbul de informa+ie &ntre utilizator 'i calculator. Din dispozitivele periferice fac parte4 a- tastatura b- manipulatoare ,mouse, 1oBsticIc- dispozitivele pentru vizualizare informa+ie ,monitor, panou, indicatoared- dispozitive al memoriei e%terne ,?loppB Disc, Eard Disc, magnetofoanee- dispozitive intrare ie'ire grafice ,plotere, camere, printere-. Ta$tatura. H%ist dou tipuri de tastatur4 tastatura pe baz de matrice " cel mai simplu tip, se utilizeaz &n sisteme simple. tastatura &n cod serie ,standard- " se utilizeaz &n sisteme mai complicate ,de e%emplu &n calculatoarele moderne-. Sc*ema bloc de conectare a tastaturei se prezint &n fig.LD4

Coala Mod Coala Nr. Document Semnt. // Data

UTM.FRT.TLC-101 " // "

" // "

Fi#.22 Conectarea tastaturei cu microcircuitul 0P18 BB11A 2astatura nu are nici o sc*em electric &n plus 'i prezint ni'te comutatoare aran1ate &n form de matrice. 3entru proiectarea tastaturei, am folosit un port de intrare ie'ire paralel. Se utilizeaz L porturi paralele ,A 'i :- ale microcircuitului SP<89bb<<j, studiat mai sus. n cazul analizat avem nevoie de #$ de taste. (u&nd &n considerare ca portul A are 8 ie'iri 'i portul : are 8 ,adic se poate obtine o tastatur cu4 8%8C#$ butoane-. (a apsarea tastei corespunztoare a liniei 'i coloanei se scurtcircuiteaz form&nd o conectare. Detect&nd pozi+ia liniei 'i coloanei &n care s"a produs scurtcircuitul contactelor se determin codul cuv&ntului corespunztor tastei apsate. 3ortul de ie'ire trimite semnalul zero &n linia zero 'i unu &n restul liniilor, apoi senumr 'i se verific liniile coloanelor. Dac &n linia zero nu este semnalul zero procesul se repet pentru linia unu , apoi pentru linia a doua. C&nd se detecteaz zero se determin tasta apsat, pozi+ia liniei este cunoscut dup combina+ia introdus, iar pozi+ia coloanei dup rezultatul introducerii. mpreun&nd codul pozi+iei liniei 'i coloanei, &n care s"a detectat zero se poate de format un cuv&nt dintr"un simbol art&nd pozi+ia tastei apsate. Claviatura are nea1unsuri4 " apsarea concomitent a dou taste 'i apari+ia proceselor tranzitorii la conectarea 'i deconectarea &ntreruptorului.

Coala Mod Coala Nr. Document Semnt. /$ Data

UTM.FRT.TLC-101 " /$ "

" /$ "

Capitolul 3. (la+orarea $c4e*ei de $tructur5 a $i$te*ului. -.1 2tudierea regimurilor de funcionare a dispo.iti/ului pe "a. de microprocesor 3roiectarea sistemului pe baz de microprocesor se va &ncepe cu elaborarea sc*emei de structur sau mai bine zis a sc*emei bloc . Aceasta rezult din sc*ema bloc calculatorului cu ar*itectur desc*is ,fig..- 'i a sc*emei de structur a procesorului ,fig.L-. Hste evident faptul c sc*emele bloc men+ionate mai sus permit de a forma corect sc*ema bloc a sistemului pe baz de microprocesor , &ns pentru a &n+elege cum vor interac+iona blocurile sistemului &n procesul de lucru , vom analiza regimurile de func+ionare ale dispozitivelor de calcul . n procesul de func+ionare a dispozitivului de calcul acesta se poate afla &n urmtoarele regimuri de func+ionare 4 ..'egimul de e3ecutare liniar a programului 4 Const &n e%ecutarea pe r&nd &n procesor a instruc+iunilor programului. n procesor se formeaz adresa instruc+iunii urmtoare , adresa se transmite prin magistrala de adrese MA &nso+it de semnalul M'D( memor4 read * . 3rin magistrala de date MD se transmite instruc+iunea, iar &n procesor are loc decodificarea instruc+iunii ,mai apoi se organizeaz ciclul de e%ecutare a instruc+iunii. Ca urmare procesorul trece din nou la formare adresei instruc+iunii urmtoare , aceasta asigur e%ecutarea automat a instruc+iunilor una dup alta . (a terminarea programului se trece &n regim de oprire aceasta se cu instruc+iunea 567 .

?ig./9 Schema bloc a regimului de e,ecutare liniar a programului

Coala Mod Coala Nr. Document Semnt. /< Data

UTM.FRT.TLC-101 " /< "

" /< "

L.'egimul de oprire # Are loc la e%ecutarea instruc+iunii 567 , care se efectueaz &n urmtoarele etape4 " Mai &nt&i se decodific instruc+iune 567 . " Adresa instruc+iunii urmtoare nu se formeaz 'i nu se transmite, microprocesorul nu efectueaz nici o ac+iune . Din starea de oprire procesorul poate fi scos numai cu semnalul '%2%7 , &n prezent acest regim se utilizez foarte rar. /. 'egimul de a8teptare # Acest regim apare la sc*imbul de informa+ie &ntre procesor 'i un dispozitiv mai lent ca e%emplu poate fi memoria. Regimul de a'teptare se caracterizez prin faptul c procesorul transmite &n memorie adresa celulei 'i comanda M'D .Din regimul de a'teptare procesorul poate fi scos numai cu unul din semnale4 RHADJ 0activ , RHSH2" ini+ializare cu cerere de &ntrerupere.

?ig./. Schema bloc a regimului de a@teptare -.'egimul de 9ntrerupere4 Const &n &ntreruperea procesului de e%ecutare a programului la cererea unui dispozitiv e%tern. 3rocesorul recep+ioneaz semnalul de cerere de &ntrerupere )N2, analizeaz posibilitatea efecturii &ntreruperii, termin e%ecutarea instruc+iunii curente 'i &ntrerupe e%ecutarea programului. Datele curente s&nt salvate &n memoria stiv 'i mai t&rziu e%ecutarea programului poate fi reluat. 3rocesorul genereaz un rspuns )N2A dispozitivului e%tern 'i trece la e%ecutarea unui program de tratare a &ntreruperii.

Coala Mod Coala Nr. Document Semnt. /# Data

UTM.FRT.TLC-101 " /# "

" /# "

?ig./L Schema bloc a regimului de +ntrerupere 1.'egimul de acces direct la memorie Const &n sc*imbul de date &ntre memorie 'i DH. Se utilizeaz pentru transmiterea volumelor mari de informa+ie. DH transmite un semnal de cerere de acces direct la memorie E(D ,E!(D-. 3rocesorul recep+ioneaz acest semnal 'i analizeaz posibilitatea accesului 'i dac se permite, genereaz un semnal de rspuns 0 E(DA. Dup aceasta se permite utilizarea magistralelor de ctre DH, care efectueaz sc*imbul. (a terminarea sc*imbului de date se reia e%ecutarea programului &ntrerupt.

?ig.// Schema bloc a regimului de acces direct la memorie Conform regimurilor de func+ionare ale dispozitivelor de calcul , am stabilit cum are loc interac+iunea dintre blocurile sistemului pe baz de microprocesor .
Coala Mod Coala Nr. Document Semnt. /M Data

UTM.FRT.TLC-101 " /M "

" /M "

Datorit capitolelor anterioare am stabilit care este bloc sistemului pe baz de microprocesoului 7 .8.9:M88 Rezultatul acestui studiu este ob+inerea sc*emei de structur generalizat a dispozitivului pe baz de microprocesor, care ulterior ne va piermite formarea sc*emei de structur detaliat a dispozitivului pe baz de microprocesor . Sc*ema de structur detaliat va oferi o descriere mai concret a fiecrui bloc &mparte 'i a semnalelor de la intrarea 'i ie'irea blocului dat.

?ig./$ Schema bloc sistemului pe baz de microprocesor% 2oate blocurile sistemului pe baz de microprocesor sunt conectate la )nterfa+a de sistem Care con+ine Cuple pentru e%tensii care nu reprezint altceva dec&t ni'te sloturi 3C), pe care se conecta blocurilor adugtoare .

Coala Mod Coala Nr. Document Semnt. /8 Data

UTM.FRT.TLC-101 " /8 "

" /8 "

Conclu.ii Conform caracteristicilor proiectului am elaborat sc*emele bloc ale unit+ilor &n parte apoi am selectat microcircuitele necesare 'i corespunztoare reie'ind din caracteristicile impuse. Dup sc*emele bloc am efectuat sc*emele electrice pe anumite por+iuni. Dup ce am efectuat sc*emele electrice pe por+iuni &mpreun&ndu"le la un loc am ob+inut sc*ema electric principial a sistemului pe microprocesor &n &ntregime. n ultimul pas am descris func+ionarea 'i caracteristicile microcircuitelor utilizate &n proiectul dat 'i am studiat func+ionarea &n &ntregime a &ntregului sistem. Sistemul pe baz de microprocessor pe care l"am proiectat reprezint baza de proiectare 'i construc+ie a tuturor calculatoarelor , &n cardru proectului sunt descriese principile fundamentale care stau la baza crerii calculatoarelor contemporane.

Coala Mod Coala Nr. Document Semnt. /D Data

UTM.FRT.TLC-101 " /D "

" /D "

BIBLI6)R1FI( .. jX\khY^ b.Q.WTXYZ[\]XY^_`]Z d][XYeXYfZggYX`Yo pqZ[\XY``Y"^rsZgq]\Zqt`Yo _ee_X_\uXr.i veX_^Ys`][. S]Z^ WwZh`][_i .D88. L.Wx]yXY^rZ ] _`_qYzY^rZ ]`\ZzX_q{`rZ d][XYghZdri. veX_^Ys`][ eY| XZ|. v.b.}[u~Y^g[YzY. cYg[^_. WP_|]Y ] g^{i,.DD9. /. Wc][XYeXYfZggYXr ] d][XYeXYfZggYX`rZ [YdeqZ[\r ]`\ZzX_q{`rh d][XYghZdi.veX_^Ys`][. L\. eY| XZ|. b.j._h`Y^_. cYg[^_. WP_|]Y ] g^{i,.D88 $. .T.lzXkdY^. WTXYZ[\]XY^_`]Z pqZdZ`\Y^ ] uqY^ abci cYg[^_. Wbrg_ [Yq_i,.D8M.

Coala Mod Coala Nr. Document Semnt. $9 Data

UTM.FRT.TLC-101 " $9 "

" $9 "