CIRCUITE NUMERICE

Circuite logice integrate CMOS

Prezentare general
CMOS - metal-oxid-semiconductor cu simetrie complementar familia de circuite logice cu parametrii cei mai apropiai de aceia ai unei familii ideale
acceptarea unei game largi a tensiunilor de alimentare: 3-15V (318V pentru unele tipuri) pentru seria 4000; posibilitatea ca n regim static numrul sarcinilor comandate s fie foarte mare (peste 100); n regim dinamic, sarcina de circa 5pF a fiecrei intrri CMOS necesit realizarea unui compromis ntre numrul sarcinilor comandate i vitez; o gam larg a temperaturilor ambiante de funcionare (ntre 40 C i +85 C pentru seria 4000); nivele ale semnalelor de ieire extrem de apropiate de 0V pentru starea 0 logic i, respectiv, de valoarea tensiunii de alimentare pentru starea 1 logic.

Tranzistoare MOS
Un tranzistor MOS poate fi modelat ca un dispozitiv cu 3 terminale care se comporta ca o rezistenta controlata in tensiune Tranzistoare MOS - cu canal P - cu canal N
-

Vin

Rezistenta controlata in tensiune:

sursa

PMOS

+
poarta

Vgs

Scade Vgs

scade Rds

drena

uzual, Vgs<=0

NMOS

+
poarta

drena

Rezistenta controlata in tensiune :

creste Vgs scade Rds

Vgs -

sursa

normal, Vgs >=0

Tranzistoarele NMOS si PMOS in circuite logice

VDD
(a) transistor NMOS
V DD = 0 V V DD

Vg

Vs=0

Contact inchis daca V G = V DD

Contact deschis daca V G = 0 V

V DD

V DD

VS=VDD

(b) transistor PMOS VG

VD V D = V DD Contact inchis daca V G = 0 V

Contact deschis

VD

daca

V G = V DD

Elementul fundamental - inversorul CMOS

Caracteristica de transfer - 5 regiuni distincte Daca VDD<VDDmin = VTN+VTP= 1.5V+1.5V=3V caracteristic de transfer cu histerezis VDDmin=3V pentru circuitele CMOS seria 4000
VDD Qp A Qn A

TENSIUNEA DE INTRARE VIN

0<VIN<VTN
VTN< VIN<VOUT-VTP VOUT-VTP<VIN <VOUT+VTN VOUT+VTN< VIN < VDD-VTP VDD-VTP< VIN < VDD

Zona
I
II III IV V

QP
SATURAT
SATURAT LINIAR LINIAR BLOCAT

QN
Tensiunea de ieire, VOUT

VSS
I II III IV V VDD

BLOCAT
LINIAR LINIAR SATURAT SATURAT

VTN V*IN

VTP VDD

Tensiunea de intrare, VIN

Nivelele logice
VIL - nivelul de tensiune necesar pentru a avea nivel logic "0" la intrare.
valoarea maxim permis este 30%VDD

VIH - nivelul de tensiune necesar pentru a avea nivel logic "1" la intrare.
valoarea minim permis este 70%VDD .

VOL - nivelul de tensiune la ieire n starea 0 logic.

valoarea sa maxim garantat este 0.05V valoarea tipic : 0.01V

VOH - nivelul de tensiune la ieire n starea 1 logic.

valoarea sa minim garantat este VDD-0.5V valoarea tipic: VDD - 0.01V la 25C

Nivelele logice
Circuit logic CMOS (Complementary Metal-Oxide Semiconductor Field-effect Transistor ) alimentat cu o tensiune de 5V
5.0V

Nivel logic 0: 0-1.5V Nivel logic 1: 3.5-5V

3.5V 1.5V

Logic 1 (High)
Nivel logic
nedefinit

0.0V

Logic 0 (Low)

Nivel logic nedefinit:1.5-3.5V

Marginea de imunitate la perturbaii statice

diferena dintre nivelul de semnal garantat la ieirea circuitului de comand de ctre firma productoare corespunztor celor mai defavorabile condiii de funcionare (temperatur, tensiune de alimentare, ncrcare, etc.) i nivelul de tensiune cel mai defavorabil pe care circuitul comandat l mai accept la intrare pentru meninerea la ieire a strii logice dorite MZL = VILmax - VOLmax MZH = VOHmin - VIHmin pentru seria 4000B
marginile tipice de imunitate la perturbaii precizate de firmele productoare sunt egale cu 45% din valoare tensiunii de alimentare VDD marginile garantate 30% din VDD
practic, imunitatea la zgomot este 45..50% din VDD.

Puterea disipat - puterea static

Pt = Pcc + Pdc + Pdf
Pcc puterea static, disipat cnd circuitul este ntr-o stare stabil, datorit curentului rezidual prin tranzistorul blocat Pdc puterea dinamic disipat datorit ncrcrii i descrcrii sarcinii capacitive a circuitului Pdf puterea dinamic n momentul comutrii circuitului, cnd fronturile semnalului de comand sunt nenule, datorit conduciei simultane a tranzistoarelor MOS complementare

Pcc, de ordinul nanowailor (nW) este datorat curenilor reziduali ai jonciunilor pn dintr-un circuit CMOS valoarea curentului rezidual se poate considera proporional cu valoarea sursei de alimentare i i dubleaz valoarea cu fiecare cretere cu 10 C a temperaturii

Puterea disipat - puterea dinamic

Pdf - ambele tranzistoare MOS complementare n regim de conducie pentru o durat mai ndelungat sau mai scurt, n funcie i de mrimea frontului impulsului de comand de la intrare, fapt ce determin extragerea unui vrf de curent din surs ntre 5 i 10 Mhz, consumul circuitelor CMOS standard este identic cu cel al circuitelor TTL echivalente. Pe msur ce frecvena de lucru scade, consumul configuraiilor CMOS raportat la cel al structurilor TTL echivalente se micoreaz ajungnd s fie de numai 1/106 la frecvena de 10 Hz.
VI
VDD 90% VDD-VT VT 10%

tr

tf

IDD IDDmax Irezidual

Pdf = VDD

t
1 Durata frontului I DD max 2 Perioada semnal

Durata frontului VDD - 2 VT t r + t f = Perioada semnal VDD T

2 C VDD 2 Pdc = = C VDD f T

Factorul de ncrcare
datorit impedanei de intrare foarte mari o poart CMOS necesit un curent de intrare foarte sczut (10 pA). o component a curentului de intrare de valoare mai mare o reprezint curentul de ncrcare-descrcare a capacitii de intrare a structurilor CMOS n timpul comutrii, capacitatea static (tipic 5 pF) crete de 5 pn la 10 ori datorit reaciei prin capacitile parazite Curentul de ieire la o poart CMOS :
IOL=0.44mA respectiv IOH=-0.5 mA pentru VDD=5V IOL=0.9 mA iar IOH=-0.9 mA pentru VDD=10 V
!!!! Creste viteza de lucru cu cresterea tensiunii de alimentare

n practic se limiteaz factorul de ncrcare la ieire la valori maxime de 50 valoarea capacitii de ieire se poate considera maxim 8 pF pe ieire

Factorul de calitate
Qf (FC) - produsul dintre timpul de propagare i consumul de putere se exprim n pJ sau n mWns
Odat cu creterea tensiunii de alimentare, factorul de calitate se degradeaz, urmare a influenei parametrului VDD2 ce intervine n calculul puterii dinamice
CMOS-SOS CMOS 3 pJ 60 pJ

NMOS
PMOS TTL

300pJ
1000 pJ 100pJ

STTL
LPSTTL

60pJ
20pJ

Circuite de protecie
posibilitatea distrugerii iminente i ireversibile a stratului de oxid la anumite tensiuni dependente de serie i tehnologie (70-100 V)
electrodul de comand al porii CMOS este izolat de substrat printr -o rezisten de valoare foarte mare grosimea stratului de oxid izolator dintre gril i substrat este extrem de redus (sub 1000 )

rezultatul acestui proces poate consta n scurtcircuitarea permanent a regiunii cuprins ntre poart i substrat, sau ntre poart i zonele p sau n. n circuitele CMOS se afl nglobate reele de protecie contra descrcrii sarcinilor electrice care pot aprea ntre dou terminale ale circuitului

Circuite de protecie
reea de protecie ce poate evita distrugerea stratului izolator contra descrcrilor electrostatice de pn la 1 kV
substrat n p+ D1 VI D2 n+ insula p Q2 D2 n+ insula p p+ Q1 D1 VO VDD

reea de protecie evoluat, (seria 4000) care extinde protecia oxidului de poart pn la tensiuni de 4 KV ntre intrare i ieire
VI

VSS
VDD

substrat n p+ D1 Vox D2 n+ insula p D2 n+ insula p Q2 D2 n+ insula p p+ Q1 D1 insula p D2 R0

VO

VOX max = VdirD 2 + VstrD2 = 1 V + 40 V = 41 V

VSS

D1 reea distribuit diod rezistor - tensiune de strpungere n domeniul 30-50V D2 diod de separare (insul p) - tensiune de strpungere de ordinul 30-40

Circuite de protecie
VDD D1 R VI D2 D2 MMC4049 MMC4050 D2 VSS D2
Intrare

VDD

VO

Dispozitiv CMOS

Ieire

VSS

Circuitele CMOS care se pot comanda cu nivele de intrare Vi >VDD (4049, 4050) sunt prevzute cu o reea de protecie modificat (D1) 12 moduri posibile n care dispozitivul CMOS poate primi o descrcare electrostatic

Interfaarea circuitelor CMOS

scheme de adaptare ntre circuitele CMOS i
circuite din diverse familii logice (TTL, ECL) circuite NMOS dispozitive discrete

a) IOH>IIH; b) IOL>IIL; c) VOLmax < VILmax; d) VOHmin > VIHmin. mrimile din partea stng se refer la circuitul de comand cele din partea dreapt la circuitul comandat

Interfaarea circuitelor CMOS-TTL

5V 5V 3,5V 2,4V 1,5V 0,4V 0V
Ieire TTL Intrare MOS

5V 4,99V

5V
Rx

VCC=5V

2,0V 0,8V 0,1V 0V 0V

VI

TTL

CMOS

VO

0V

Ieire CMOS

Intrare TTL

VDD1

+5V

VCC Rx

VDD

VI

CMOS

R 4049 4050

TTL

* 406

CMOS

VO

R min =
R max =

VCC - VOL IOL

VCC - VOH IOH

Rmin=300 i Rmax=4 K.

Serii de circuite CMOS

4000B - prevzute la ieire cu circuite tampon; 4000UB (unbuffered), o reluare modern a seriei 4000A (funcii analogice cu componente digitale utilizate ca amplificator) 74C/54C - alimentate cu tensiuni cuprinse ntre 5 i 15V.
de doua ori mai rapide dect cele din familia 4000B consumul de putere este de doua ori mai mare este terminal i funcional, nu i semnal compatibil TTL

Seriile rapide HCMOS (High speed CMOS) care cuprind subseriile:

HC, alimentat cu o tensiune 2-6 V, cuprinde la rndul su circuitele HC propriuzise precum i cele de tip HCU (unbuffered) HCT ( High Speed CMOS TTL compatibile) alimentate cu tensiuni de 5V 10%, este funcional, terminal i semnal compatibil cu seriile TTL (ca factor de ncrcare este identic cu seria LSTTL, putnd comanda 2 sarcini TTL sau 10 sarcini LSTTL) ACL (Advanced CMOS Logic ), considerat de trei ori mai rapid dect seriile HCMOS