Circuite logice cu tranzistoare bipolare Eugenie Posdrscu - CED-C08

aei.geniu.ro


- 1 -

Cursul 08

C03 CIRCUITE LOGICE CU TRANZISTOARE BIPOLARE


C03.5 Circuite logice din familia TTL

Au evoluat din DTL modificnd structura, circuitul logic fiind realizat cu ajutorul
unui tranzistor iar ca etaj de ieire se folosete un stlp
totemic dar i prin perfecionarea tehnologiei utilizate.
Poarta standard e de tip shield ca n fig.7.6 unde :
-
1
T i
1
R realizeaz funcia logic
-
4
T i dioda
5
T - repetor care are loc de a ncrca rapid
capacitatea de sarcin
-
3
T - inversor avnd rol de a descrca rapid capacitatea de
revenire
-
2
T - repetor de faz care comand n antifaz cele 2
tranzistoare din stlpul totemic de ieire
-
3
T i
4
T - stlp totemic
Presupunem c ambele intrri sunt alimentate la
CC
V +
1
T funcioneaz n RAI
injectnd curent n baza lui
2
T care se satureaz i l comand pe
3
T saturndul (cu ajutorul
tensiunii din emitor) iar cu tensiunea de colector l comand n baz pe
4
T care se blocheaz
tensiunea de ieire egal cu tensiunea de saturaie a lui
3
T care are un nivel cobort.
Dac una din intrri are nivel cobort
1
T se satureaz i blocheaz pe
2
T deoarece
tensiunea din baza sa nu este suficient pentru a intra n conducie. Tranzistorul
2
T fiind
blocat curentul prin
3
R este 0 deci jonciunea BE a lui
3
T nu este deschis. Baza tranzistorului
4
T este conectat prin
2
R .
Pentru ambele intrri la nivel ridicat avem:
1 1 2 B iL B B
i i i | + = unde
iL
| are valori de ordinul
3
10

2
10

1
1 2 R B B
i i i = ~ .
4
8 . 0 3 5
1
3 2 1
2
1

=

= =
R
V V V V
i i
BE BE BC CC
R B
=0.65 mA
2
3
2
R
V V V
i
BE sat CE CC
sat C

= =2.56 mA
+V
CC
R
1
T
1
R
2
R
4
T
2
T
4
T
3
R
3 1k
16k
1k
130k
4k
fig. 7.6
T
5
Circuite logice cu tranzistoare bipolare Eugenie Posdrscu - CED-C08
aei.geniu.ro


- 2 -

2
02
2
SI 2 B
sat C
B
i
i
i =
|
=
65 . 0
56 . 2
2
2
02
= = |
B
sat C
i
i
~ 4
2
T este saturat
atunci cnd
1
T funcioneaz n RAI
3
3
2 2 3
R
V
i i i
BE
sat C B B
+ = =0.65 + 2.56 0.8 =2.4 mA
iL C
Ni i =
3

sat CE T BE BE sat CE
V V V V V
3 4 3 3
5
+ + = + cele 2 jonciuni (4 i 5) sunt blocate
(dac nu exista
5
T
3 1
T BE T BE
V V =
4
T n conducie )
sat CE
V

~0
2
T blocat
3
T blocat
4
T n conducie prin
2
R .

Caracteristica de transfer a porii TTL

Dac
2
T blocat
3
T blocat
4
T n conducie schema
echivalent din fig.7.8 unde
5
4 4 2 0 0 T BE B CC H
V V i R V V v + = = = = 3.4 V
min 0H
V =2.4 V,
BE sat CE i
V V V = +
1

1 i
V =0.6 V
2
T intr n
saturaie
30 2 2 BE BE sat CE i
V V V V + = +
2 i
V =1.45 V
3
T intr n
conducie
3 2 3 BE BE sat CE i
V V V V + = +
3 i
V =1.6 V,
sat CE L
V V
0
= .
Caracteristica de transfer este cea din fig.7.9 unde tensiunea
de saturaie a lui
3
T are 2 componente :
- este dat de diferena de tensiune intrinsec pe cele dou jonciuni polarizate direct (se
deduce folosind ecuaiile Ebers-Moll);
- este dat de cderea de tensiune pe rezistena ohmic produs de curentul de colector.
Rezistena ohmic a colectorului este ~ 10 O. innd cont de dispersia de fabricaie n
max 0L
V =0.4 V (n cazul cel mai defavorabil de temperatur i ncrcare maxim la ieire).
Din caracteristica de transfer, teoretic, valoarea maxim a
tensiunii de intrare considernd nivelul 0 logic este fie
1 i
V fie
2 i
V
dac valoarea n-a sczut sub 3.4 V. Din dispersia de fabricaie n
catalog
max iL
V =0.8 V
innd cont de aceste date (fig.7.10) se pot determina marginile
statice de zgomot:
min min 0 iH H
V V MZL = =0.4 V,
max 0 max L iL
V V MZL = =0.4 V
logic prag
V

=1.5 V.
fig. 7.7
x
w
n
+V
CC
R
4
R
2
T
4
fig. 7.8
T
5
fig. 7.9
V
0H
v
0
v
i
v
i1
V
0L
v
i2
v
i3
R
2
R
3
V
p
V
0 m a x L
V
i L m i n
V
C C
M Z L
= 2 . 4 V
V
i H m a x
V
0 m i n H
= 0 . 8 V
= 2 . 4 V
= 0 . 4 V
= 2 V
= 5 V
0 V
M Z H
f i g . 7 . 1 0
Circuite logice cu tranzistoare bipolare Eugenie Posdrscu - CED-C08
aei.geniu.ro


- 3 -

Caracteristica de intare a porii TTL
Pentru circuitul din fig.8.1 carcateristica de intrare este cea din fig.8.2 unde :
1
1
R
V V
I
BE CC
iL

~ ~ 1.05 mA
iL
I <1.6 mA (nici n cazul cel
mai nefavorabil
iL
I nu depete 1.6 mA. Cum
) , 0 (
1 i i
V v e
1
1
R
V V V
i
i BE CC
i

= ) , (
2 1 i i i
V V v e
caracteristica este aproximativ o dreapt de pant
) ( ||
2 02 1
R R | .
Dac
3 i i
V v >
1
T funcioneaz n RAI
1 1 1 B i E
i i | =
i
1 1 B i iH
i I | = ' .
n fig.8.3 este prezentat
o seciune prin tranzistorul
1
T
unde
lateral B lateral iH
i I

| = ' ' este
curentul de colector al tranzistorului lateral,
Creterea vitezei de recombinare (micorarea lui
lateral
| )
se face n dou moduri: prin dopare cu Au sau prin mrirea
distanei dintre
1
E i
2
E (aceasta nu poate ns fi mrit prea mult).
Prin reflexie, pot aprea tensiuni negative la intrarea porii
comnadate. Pentru eliminarea refleciei se folosesc diode aa ca n
fig.8.4 unde
iH
I ' ' ' este curentul invers al diodelor de limitare.
Aadar
iH iH iH iH iH iH
I I I I I I ' ' + ' ~ ' ' ' + ' ' + ' = iar valoarea sa este mai
mic de 40 A.
Valoarea maxim a tensiunii de intrare
max i
V =5.5 V nu produce
creterea puternic a curentului de intrare. Creterea curentului de intrare atunci cnd
int
U <0
poate avea dou cauze :
-intrarea n conducie a diodei de protecie
-intrarea n conducie a diodei substrat colector
Dac
int
U >
min i
V >0.

Caracteristica de ieire a porii TTL
Pentru circuitul din fig.8.5 caracteristica de ieire d
dependena
ies
u de
ies
i . Ea se ridic n dou situaii: pentru ieire
aflat n starea 1 logic sau 0 logic

-
- -
V
0H
v
0 v
i
i
i
fig. 8.1
fig. 8.2
v
i
V
i1
V
i2
V
i3
i
i
-I
iL
V
CC
I
iH
fig. 8.3
substrat p ( )
n
n+
p
n+
E
1
C B E
2
f i g . 8 . 4
-
- -
v
0
i
0
fig. 8.5
Circuite logice cu tranzistoare bipolare Eugenie Posdrscu - CED-C08
aei.geniu.ro


- 4 -

a) Caracteristica de ieire pentru ieire n stare 0 logic
Aceast caracteristic este prezentat n fig.8.6 pentru
care avem :
sat C sat CE L
r i V V
0 3 0
+ = i
max 0L
I =16 mA.
Rezistena dinamic prezentat la ieire are valoarea
sat C L
r r
0
= =10 O sau mai mic.
n cazul maxim al curentului de intrare
3 0 B o
i i | ~ =
40 4 . 2 =96 mA tranzistorul
3
T se poate distruge.
b) Caracteristica de ieire pentru ieire n stare 0 logic
n acest caz
1
T i
3
T sunt blocate circuitul devine cel din
fig.8.7 iar caracteristica este cea din fig.8.8.
Presupunem
4
T saturat cnd
ies
u =0
4 2
0 R R sc
i i I + =
,
2
5 4
2
R
V V V
i
BE BE CC
R

= ,
4
5 4
4
R
V V V
i
BE sat CE CC
R

=
sc
I
0
= ~34 mA .
Curentul de scurt are valori cuprinse ntre
22 mA i 50 mA.
Curentul de ieire se calculeaz cu relaia :
0
i =
2
0 5 4
R
v V V V
BE BE CC

+
4
0 5 4
R
v V V V
BE sat CE CC

.
Rezistena dinamic de ieire (cnd
4
T saturat ) este
4 2
|| R R ~ 120 O =
H
r
0
' . Pentru
0 0
V v ' > avem
01
2
0
|
~ ' '
R
r
H
~ 40 O.
sat CE B BE B
V R i V i R
4 4 4 0 4 4 2
| = +
2 4 0
4 4
4
R R
V V
i
sat CE BE
B
|

= . Condiia de saturaie este:
2 4 0
R R > | .
5 4
2 4 0
4 4 2
0
) (
BE BE
sat CE BE
CC
V V
R R
V V R
V V
|

= ' . Pentru
0
| =40
0
V' =3.1 V,
0
I ' =8 mA iar
pentru
0
| =20
0
V' =2.3 V.
H
I
0
>800 A (400 A)
max 0H
I =800 A (400 A).
)
`

=
max
max 0
max
max 0
max
, min
iL
L
iH
H
I
I
I
I
N
- pentru
max 0H
I =800
max
N =min {20,10} =10
- pentru
max 0H
I =400
max
N =10
I
0L
v
i
i
0
i
B3
V
0L
V
CC
fig. 8.6
=2.4 mA
+V
C C
R
4
R
2
T
4
T
5
-
- -
v
0
f ig. 8. 7
I
osc
v
i
V
0
V
CC
i
0
I
0
V
0H
fig. 8.8
Circuite logice cu tranzistoare bipolare Eugenie Posdrscu - CED-C08
aei.geniu.ro


- 5 -

Caracteristica de alimentare a porii TTL
Reprezint dependena curentului absorbit n funcie de tensiunea aplicat pe ambele
intrri.
Aceast dependen este reprezentat n fig.9.2 pentru
schema din fig.9.1. unde avem
-
1 i
V - tensiunea la care intr n conducie
2
T ~ 0.65 V
-
2 i
V - tensiunea la care intr n conducie
3
T ~ 0.065 V / 1.45 V
-
3 i
V - tensiunea de saturaie
3
T ~ 1.6 V
Avem:
-pentru
i
V e (0,
1 i
V ) curentul de alimentare
CC
I =
1
1
1
R
i BE CC
i
R
v V V
=

curentul de alimentare pentru
tensiunea de intare 0
CCL
I ~ 1.05 mA
-pentru
i
V e (
1 i
V ,
2 i
V )

CC
I =
3
2 1
02
1
1
2 1
R
v V V
R
v V V
i i
i BE sat CE i BE CC
R R
+
o +

= +
-pentru
i
V e (
2 i
V ,
3 i
V )
La un moment dat pentru
i
V >
2 i
V ,
2
T ,
3
T i
4
T funcioneaz n RAN. Pentru
2
T ,
3
T i
4
T n conducie avem
CC
I =
4 2 1
R R R
i i i + + , unde
1
1
1
R
v V V
i
i BE CC
R

= .
n continuare presupunem cunoscut
2
BT
i
4 04
4
B R
i i | = ,
2 02 4
2
B B R
i i i | + = ,
3
3
2 02 3
) 1 (
R
V
i i
BE
B B
+ | = , ) ) 1 ((
1 1 1 1
3
3
2 02
04
03
04
3 03
04
3
04
4
4
R
V
i
i i i
i
BE
B
B C E
B
+ |
+ |
|
=
+ |
|
=
+ |
=
+ |
=
2 02 04
3
3
2 02
04
03
1
1
) 1 )( ) 1 ((
1
B
BE
B
i BE CC
CC
i
R
V
i
R
v V V
I + | + + | + |
+ |
|
+

= .
Condiia de saturare pentru
4
T (cnd inc exist relaia
B C
i i
0
| = ) este
sat CE B BE B B
V R i V i i R
4 4 4 04 4 4 2 02 2
) ( + | = + + | .
Notm
2 02 02
3
3
4 4
2
) 1 ( R A
R
V
A V V
i
BE
sat CE BE
B
| + |
+
= ' valoarea lui
2 B
i la care
4
T intr n saturaie i
3
T n
RAN, unde ) (
1
2 4 04
04
03
R R A |
+ |
|
= .
v
i
V
CC
v
0
fig. 9.1
I
CC
fig. 9.2
v
i
V
i1
V
i2
V
i3
i
CC
I
CCH
I
CCL
I
CC varf
Circuite logice cu tranzistoare bipolare Eugenie Posdrscu - CED-C08
aei.geniu.ro


- 6 -

Scriind legea a II a lui Kirchoff pe
sat CE BE CC
V T V T V
3 5 4 2
, , , , obinem
sat CE BE B B CC
V V i i R V
3 4 4 2 02 2
) ( + + + | = valoarea lui
2 B
i la care
3
T intr primul n saturaie
B R R
V
R
R
B V V V V
i
BE sat CE BE BE CC
B
2 02 4 02
3
3
2
3 5 4
2
) 1 ( + | + |
+
= ' ' , unde 1
1
03
02
~
+ |
|
= B .
Dac
0
| =40
2 B
i' =44A i
2 B
i ' ' =38 A
3
T intr primul n saturaie
CC
I ' = 32.5
mA
Dac
0
| =50
2 B
i' =28A i
2 B
i ' ' =31 A
4
T intr primul n saturaie
CC
I ' ' = 32.5
mA
Se alege
f var CC
I ~ 35 mA
2
3 2
1
3 2 1
2 1
R
V V V
R
V V V V
i i I
BE sat CE CC BE BE CB CC
R R CCH

+

= + = ~ 3.2 mA
Puterile sunt
CCL CC CCL
I V P = =5.25 mW,
CCH CC CCH
I V P = =16 mW,
) (
2
1
CCH CCL d
P P P + = ~ 10.7 mW (semnalul de intrare are frecven cobort
Pentru a micora de intrare a sursei de alimantare se conecteaz condensatoare de
decuplare la cel puin dou trei cip-uri.

Regimul tranzitoriu al porii TTL standard
Dup cum se tie TTL este un circuit de mare vitez. Timpul
mediu de propagare a semnalului prin TTL ~ 10 ns. Timpii frontului
semnal de ieire sunt datoarai capacitii de sarcin. Descrcarea
capacitii de sarcin se datoareaz TTL n timp ce descrcare este
asigurat de repetorul
4
T .
n fig.9.3 sunt prezentae duratele fronturilor la ieire care au
valorile :
3 03
0 0
) (
B
S L H
fHL
i
C V V
t
|

= i
S T ies fLH
C R t
) (
4
3 . 2 ~ unde
) (
4
T ies
R ~120
O dac
4
T este saturat i ~ 40 O dac
4
T este n RAN.
Elementul care contribuie la duratele fronturilor (
S
C ) are mai multe componente:
- dac poarta comand un numr N de circuite idendice atunci capacitatea va fi N
int
C unde
este
int
C este capacitatea de intrare a porii (este neliniar) i este dat n mare proporie de
capacitatea de barier a diodei de evitare a reflexiei (polarizat invers) i de capacitatea
jonciunii BE a
1
T . Pe durata tranziiei cnd
2
T este n RAN i
1
T este saturat se mai reflect
la intrare i
int
C a lui
2
T , care este destul de mare datorit amplificrii destul de mari a lui
2
T .
Valorile tipice pentru
int
C sunt 2.53.5 pF.
v
0
v
i
t
fHL
t
fLH
fig. 9.3
Circuite logice cu tranzistoare bipolare Eugenie Posdrscu - CED-C08
aei.geniu.ro


- 7 -

- capacitatea firelor de legtur cu celelalte circuite comandate cu valori tipice de 13
pF
- capacitatea de ieire proprie a poaii format din capacitile de variaie a jonciunii
BE a
5
T i din capacitile de barier a jonciunii de colector (polarizat invers) a
3
T
cu valorea total de ~ 7 pF
n afar de aceste capaciti, la timpii de propagare mai contribuie i timpii de
comutare ai tranzistorilor intrinseci. Timpul de comutare este mic. Comutarea din blocare a
3
T se realizeaz ntr-un timp relativ mic, cci curentul de baz ce comnd comutarea lui
3
T
are valore destul de mare.
Comutarea invers a
2
T (saturare - blocare) se realizeaz ntr-un timp aproximativ
scurt, cci curentul invers de baz al lui
2
T este curentul de emitor al lui
1
T ce lucreaz pentru
scurt timp n RAN.
Comutarea direct (blocare saturare) a lui
3
T se realizeaz n timp scurt, cci
curentul de comnd n baz al lui
3
T este mare.
Comutarea invers a lui
3
T este ns mai lent, cci dup blocarea lui
2
T , practic
curentul invers de baz este
3
3
30
R
V
i
CE
B
= ~ 0.8 mA.
Timpul de comutare al lui
4
T este relativ mic, cci curentul de comand din baz este
mare.