Captulo 1: Introduccin al Procesamiento Digital de Seales. Repaso de los fundamentos tericos sobre Procesamiento Digital de Seales.

1.1- Importancia de los Conversores

Los sistemas de procesamiento digital trabajan con informacin en formato digital, pero las fuentes de informacin as como los canales de comunicacin son analgicos, as que son necesarios interfaces entre el mundo analgico y d igital, estos son los CONVERSORES. Podemos clasificar a los conversores de acuerdo al sentido de conversin (A/D o D/A) ADC: Analog-to-Digital Converter A/D (Conversor Analgico a Digital) DAC: Digital-to-Analog Converter D/A (Conversor Digital a Analgico) Ubicacin de los conversores:

Si observamos los diagramas en bloques podremos apreciar el papel fundamental que juegan.

1.2-

Fundamentos del Procesamiento Digital de la seal

A continuacin desarrollamos conceptos fundamentales de procesamiento digital, necesarios para poder estudiar las principales arquitecturas de los conversores DACs/ADCs. En captulos posteriores recurriremos a bibliografas ms especializadas para profundizar conceptos (Codificacin y Cuantificacin, Teora del Muestreo, Errores ) que nos permitir estudiar las especificaciones que tienen que cumplir los conversores en aplicaciones SDR (Software Defined Radio) Un sistema de procesamiento digital convierte primero una seal analgica (que vara de manera continua en el tiempo) en una serie de niveles discretos (seal digital). Esta serie de niveles sigue las variaciones de la seal analgica y se asemeja a una escalera (ver figura). Este proceso se realiza mediante un circuito de muestreo y retencin (Sample and Hold). A continuacin, la aproximacin en escalera se cuantifica para obtener cdigos binarios que representan cada uno de los pasos discretos de esa aproximacin (esta cuantificacin no se muestra en la siguiente figura).

Luego la seal digital se puede aplicar a un procesador digital de la seal DSP. Este puede realizar diferentes operaciones con los datos por ejemplo. Eliminar interferencias no deseadas Amplificar/Disminuir ciertas frecuencias de la seal Codificar los datos para una transmisin segura Deteccin y correccin de errores.

Despus del procesado la seal se convertirse de nuevo a forma analgica (para controlar algn dispositivo), obtenindose una seal mejorada de la original. Este paso lo realizan los DACs. Resumiendo:

1.3-

Filtrado y Muestreo.

El Filtro anti-aliasing es un filtro pasa bajos que es necesario para eliminar todas las componentes de frecuencia (armnicos) de la seal que excedan la frecuencia de Nyquist, ya que estas son precisamente las que producen aliasing.

Concepto de alias. Cuando la frecuencia de muestreo no es al menos 2 veces la frecuencia mxima de la seal aparece un alias La seal de alias tiene una frecuencia que es inferior a la frecuencia ms alta de la seal analgica ( que se est muestreando y cae dentro de la banda de frecuencias de la seal de entrada, provocando la distorsin de esta. Esta seal espuria aparece en la prctica como parte de la seal analgica cuando realmente no lo es, de ah el trmino alias. Alias: seal imagen que se forma de la combinacin entre la seal de entrada con la seal frecuencia de muestreo de acuerdo a la siguiente frmula: (ver seccin 3.7: el criterio de Nyquist, para ms detalles)

Otra forma de considerar el fenmeno de aliasing:

fmuestreo < 2 f(max)

Los pulsos de muestreo producen un espectro de frecuencias armnicas situado por encima y por debajo de la frecuencia de muestreo. Dichos espectros se solaparan, producindose una interferencia.Por lo tanto, es necesario utilizar un filtro anti-aliasing paso-bajo para limitar el espectro de frecuencias de la seal analgica de entrada. Dada una cierta frecuencia de muestreo (ver figura). Tenemos dos opciones: Incrementamos la frecuencia de muestreo la cual est limitada por las prestaciones del ADC, eliminando as el aliasing, o filtramos la seal de entrada.

Muestreo: El muestreo convierte una seal analgica en una serie de impulsos, cada uno escalados a la amplitud de la seal original en un determinado instante (ver figura).

Cuando se muestrea una seal es preciso que se cumpla el teorema del muestreo para representar de forma precisa (sin prdida de informacin) la seal original. En general una seal analgica contiene un espectro de componentes de frecuencia, denominados armnicos. Estas componentes o armnicos son ondas sinusoidales de diferentes frecuencias y amplitudes de tal manera que si sumamos todos los armnicos el resultado es la seal original. Si definimos la frecuencia mxima como : : es la frecuencia de la componente de la seal de mayor frecuencia. Tambin se conoce como la frecuencia de Nyquist Teorema de Muestreo: El teorema de muestreo establece que para poder representar una seal analgica de manera precisa, la frecuencia de muestreo (fs), debe ser al menos dos veces a la frecuencia mxima. Ecuacin:

1.4-

Retencin del valor muestreado.

El nivel muestreado debe mantenerse constante hasta que se tome la siguiente muestra. Esto es necesario para que el ADC disponga de tiempo para procesar el valor muestreado. Esta operacin de muestreo y retencin genera una forma de onda en escalera que se aproxima a la forma de onda analgica de entrada (ver figura).

Cuantificacin
La conversin analgico-digital es el proceso de convertir la salida del circuito Sample & Hold en cdigos binarios El proceso de convertir un valor analgico en un determinado cdigo se denomina cuantificacin. Durante dicho proceso el ADC convierte cada valor muestreado en un cdigo binario. La conversin se lleva a cabo utilizando un valor constante durante el intervalo de conversin, que es el intervalo comprendido entre los impulsos de muestreo. (Ver figura)

La mayora de los ADC en circuito integrado utilizan entre 8 y 14 bits y la funcin de sample & hold est incluida en el propio chip.

Captulo 2: Principios de Funcionamiento de los Data Converters Tipos de Arquitecturas y topologas tpicas
2.1- Diagrama general de un conversor.

Con el fin de adquirir una buena base terica a continuacin haremos una revisin de los distintos tipos de conversores al estilo de los libros clsicos de electrnica digital. Adems, si bien no necesitaremos disear o construir conversores (al menos en teora), las tcnicas que se utilizan para su construccin nos ofrecern una perspectiva de que factores determinan el rendimiento de un conversor A/D. Empezamos viendo cmo trabaja un AO como comparador (dispositivo muy usado por los conversores).

Cuando el AO se utiliza como comparador, como se muestra en la figura se aplican dos tensiones a las entradas. Cuando estas tensiones de entrada difieren en una pequea cantidad, el AO pasa a uno de sus dos estados de salida saturados, nivel alto o bajo, dependiendo de qu tensin sea mayor

Esquema general de un ADC

El proceso de conversin Analgico /Digital es generalmente ms complejo y largo que el proceso Digital/Analgico. Varios tipos de ADC utilizan un DAC como parte de sus circuitos. La siguiente figura es un diagrama en bloques general para esta clase de ADC.

Funcionamiento. El reloj proporciona la temporizacin para realizar las operaciones. El proceso de conversin comienza cuando el comando de INICIO pasa a alto. A una frecuencia determinada por el reloj, la unidad de control modifica el nmero almacenado en el registro. El nmero binario es convertido a un voltaje analgico, Vax por el DAC. El comparador compara Vax con la entrada analgica Va. Mientras que Vax < Va la salida del comparador permanece en alto. Cuando Vax excede a Va la salida del comparador pasa a Bajo y detiene el proceso de modificacin de nmero del registro. La lgica de control activa la seal FDC, cuando se completa el proceso de conversin.

2.2- ADC Rampa Digital

A continuacin se presenta una de las versiones ms sencillas (ver siguiente figura). El proceso se puede explicar: Pulso inicio pone el contador a cero e inhibe los pulsos de reloj por la compuerta AND. Entonces la salida Vax=0v. Dado que Va>Vax, la salida del comparador es alto. Cuando INICIO regresa a bajo, se habilita la compuerta AND y entonces los pulsos de reloj pasan al contador. A medida que el contador avanza, la salida del DAC,Vax aumenta un paso a la vez. Esto continua hasta que Vax alcanza un paso que excede a Va. Entonces FDC cambia hacia el estado bajo e inhibe el flujo de pulsos hacia el contador, motivo por el cual este deja de contar. El proceso de conversin est terminado, lo cual est sealado por la transicin de alto hacia debajo de la seal FCD, el contenido del contador es la presentacin digital de Va. El contador retiene el valor digital hasta el prximo pulso INICIO

2.3- Conversor Flash (paralelo)

El mtodo flash compara una serie de tensiones de referencia con la tensin de la entrada analgica. Cuando la tensin de la seal sobrepasa a la de la referencia de un comparador determinado, se genera un nivel ALTO. Se requieren comparadores para la conversin a un cdigo binario de n bits. Para el ejemplo de la figura se necesitaran: comparadores El nmero de bits indica su resolucin Ventajas
Tiempo de conversin rpido gracias a su alta velocidad de transferencia

desventaja s
Gran nmero de comparadore s necesarios

La frecuencia de los impulsos de habilitacin y el nmero de bits del cdigo binario determinan la precisin con la que la secuencia de cdigos digitales representa a la entrada del ADC. Debe haber un pulso de habilitacin por cada nivel de la seal de entrada.

2.4- Conversor de Pendiente Doble

Funcionamiento:

Se cierra el SW y aplicamos la tensin

(constante durante un periodo de tiempo)

Por lo tanto circular una corriente constante a travs de R y C. El condensador C se cargar linealmente hasta una tensin determinada: -V (la carga de C es lineal ya que la corriente es constante y como resultado habr una rampa). Ecuacin: tensin del capacitor:

Mientras el condensador se carga el AO A2 que est en modo comparador se satura a la tensin de alimentacin positiva, sacando un alto por dicho amplificador y por lo tanto habilita el CLK, con lo cual comienza la cuenta del contador. Luego el contador alcance un valor de cuenta especificado (el tiempo en que se alcanza el valor especificado es tiempo durante el cual se cargara el capacitor, por lo tanto

este tiempo es fijo) se pondr a cero (reset). Y la lgica de control conmutar a la tensin de referencia negativa aplicndola a la entrada de como se muestra en la figura. En este instante, el condensador est cargado a una tensin negativa (-V) proporcional a la seal de entrada.

Entonces la corriente se invierte y el C empieza a descargarse tambin linealmente produciendo una rampa positiva en la salida de A1, cuyo valor inicial es V y que tiene una pendiente constante independiente de la tensin de carga.

A medida que el condensador se descarga, el contador avanza desde su estado de RESET. El tiempo que tarda el condensador en descargarse hasta cero depende de la tensin inicial V (proporcional a Vin), puesto que la velocidad (pendiente) de descarga es constante. Cuando la tensin de salida del integrador (A1) alcanza el valor cero, el comparador A2 conmuta al estado Bajo e inhabilita la seal de reloj aplicada al contador. La cuenta binaria se almacena en los latches, completando un ciclo de conversin. La cuenta binaria es proporcional a Vin, ya que el tiempo que tarda el condensador en descargarse slo depende de V y el contador registra este intervalo de tiempo.

10

2.5- Conversor por Aproximaciones Sucesivas. Es uno de los tipos ms utilizados Tiene un tiempo fijo de conversin que no depende del valor de la seal analgica. Es ms rpido que la conversin de pendiente doble pero ms lenta que el conversor flash Funcionamiento: Los bits de entrada al DAC se ponen a 1 de uno en uno sucesivamente, comenzando con el bit MSB primero, luego con el siguiente bit ms significativo y as sucesivamente. Cada vez que se habilita un bit (se pone a 1) la salida del DAC se compara con la tensin analgica de entrada, entonces podemos distinguir dos casos:

Vout>Va: la salida del comparador est a nivel bajo, haciendo que el bit en el registro pase a cero. Vout<Va : el bit 1 se mantiene en el registro SAR (Successive-Approximation Register)

Para comprender mejor el funcionamiento, vamos a realizar un ejemplo especfico de una conversin de 4 bits. Suponemos que el DAC tiene las siguientes caractersticas de salida: para el bit MSB, para el bit , para el bit , para el bit LSB.

Podemos explicar el funcionamiento de este tipo de conversor con un diagrama de flujo: o La lgica de control modifica bit por bit el contenido del registro hasta que el contenido de este se convierte en el equivalente digital de la entrada analgica Va dentro de la resolucin del conversor.

11

Primero borramos todos los bits del registro y ponemos en 1 el bit ms significativo (4 bit) con lo cual el registro tiene el valor de 8 que el DAC convierte en 8 [v] y lo compara con 10.4 [v] que es la entrada analgica a convertir. Como no es mayor nos preguntamos si se han revisado todos los bits, obviamente que no, por lo tanto ponemos a 1 el siguiente bit de menor orden (3 bit) con lo cual obtenemos en el registro el valor de 12 [v] a la salida del DAC que lo comparamos con 10.4 v. De la comparacin resulta afirmativa y ponemos de nuevo a cero el bit de menor orden, nos volvemos a preguntar si se han revisado todos los bits, como la respuesta es negativa vamos al siguiente bit de menor orden. Obtenemos 8+2=10. Volvemos a comparar con 10.4 v y nos da que no es mayor y como an nos falta revisar bit LSB, ponemos a uno este y obtenemos 8+2+1=11 v. Con lo que la comparacin nos da que es mayor y nos obliga a dejarlo como estaba. Como ahora si se han revisado todos los bits la conversin est completa y la lgica de control activa la seal de salida FDC para indicar que en el registro se encuentra el equivalente digital de Va. Observe que en realidad Q=1010 es equivalente a 10 [v], el cual es menor que la entrada analgica, esta es una caracterstica del mtodo de aproximaciones sucesivas.

12

 2.6- Conversor Sigma-Delta.

es un mtodo muy extendido, particularmente cuando se utilizan seales de audio en el campo de las telecomunicaciones. El mtodo est basado en la modulacin delta, en la que se cuantifica la diferencia entre dos muestras sucesivas (es decir, se cuantifica el incremento o decremento sufrido por la seal). La modulacin delta es un mtodo de cuantificacin de 1-bit. La salida de un modulador delta es un flujo de datos de un nico bit en el que el nmero relativo de 1s y 0s indica el nivel o amplitud de la seal de entrad. El nmero de 1s a lo largo de un cierto nmero de ciclos de reloj establece la amplitud de la seal durante dicho intervalo. Un nmero mximo de 1s corresponde a la tensin de entrada positiva ms alta. Un nmero de 1s igual a la mitad del mximo se corresponde con una tensin de entrada igual a cero. Sin no hay ningn 1 (si todos son 0s), lo que tenemos es una tensin de entrada negativa de mxima amplitud. Esto se ilustra de manera simplificada en la siguiente figura.

Ejemplo: supongamos que hay 4096 unos durante el intervalo en el que la seal de entrada presenta un mximo positivo. Puesto que el cero es el punto medio del rango dinmico de la seal de entrada, aparecern 2048 unos durante el intervalo en que esa seal es cero. Cuando la seal de entrada presenta un mximo negativo no habr ningn 1 durante el intervalo. Para los niveles de seal intermedios, el nmero de 1s es proporcional al nivel de la seal. Diagrama funcional de un ADC Sigma-delta. La siguiente figura permite implementar el proceso de conversin ilustrado anteriormente. La seal analgica de entrada y la seal analgica correspondiente al flujo de bits cuantizado resultante de la conversin en el DAC, dentro del bucle de realimentacin, se aplican al punto de suma (). La seal diferencia () saliente de se integra y el ADC de 1 -bit incrementa o decrementa el nmero de 1s dependiendo de la seal diferencia. Esta accin trata de que la seal cuantizada realimentada se asemeje lo ms posible a la seal analgica entrante.

13

El cuantizador de 1-bit es esencialmente un comparador, seguido de un latch. El flujo de datos de un nico bit se convierte en una serie de cdigos binarios como se muestra en la siguiente figura. El contador cuenta los 1s en el flujo de datos cuantizado durante cada uno de los sucesivos intervalos. El cdigo almacenado en el contador representa entonces la amplitud de la seal analgica de entrada para cada intervalo. Estos cdigos se enclavan en el latch para su almacenamiento temporal. La salida del latch es una serie de cdigos de n bits, que representan de manera completa la seal analgica.

Otra de las posibles tcnicas utiliza un filtro digital de declinacin para generar la salida en lugar de emplear un contador y un latch, sin embargo, este tema se explicara ms adelante.

DAC : Digital-to-Analog Converter

2.7- Conversor con Ponderacin Binaria
Este mtodo utiliza una red resistiva en la que los valores de las resistencias representan los pesos de los bits de entrada. Ver figura. Puesto que, prcticamente, no circula corriente por la entrada inversora (-) del amplificador operacional, la suma de todas las corrientes de entrada pasa a travs de Rf. Como la entrada inversora est a 0 [v] (masa virtual), la cada en Rf es igual a la tensin de salida, es decir: Las corrientes de entrada tambin son proporcionales a los pesos binarios. Luego la tensin de salida es proporcional a la suma de los pesos binarios, ya que es la suma de

14

las corrientes de entrada por Desventajas. Una de las desventajas de este tipo de DAC es el nmero de resistencias diferentes que utiliza y el hecho de que los niveles de tensin deben ser exactamente iguales en todas las entradas. Por ejemplo, un conversor de 8 bits requiere 8 resistencias: desde R hasta 128 R, en pasos ponderados. Este rango de resistencias requiere tolerancias de 1 entre 255 (menor del 0.5%) para convertir la entrada con precisin, lo que hace muy difcil fabricar este tipo de DAC en grandes cantidades.

2.8- Conversor R-2R

Otro mtodo es utilizar la red escalonada R/2R, solo requiere dos valores de resistencia (lo cual resuelve el problema del esquema anterior).

Funcionamiento: Suponiendo que la entrada D3 (MSB) est a nivel alto (+5v) y las dems a nivel bajo (tierra, 0 V). Entonces el nmero ingresado es 1000. Un anlisis del circuito equivalente demuestra que a travs de la resistencia equivalente 2R prcticamente no circula corriente, ya que la entrada inversora est a tierra virtual. Luego toda la corriente que circula a travs de R7 pasa tambin por Rf y la tensin de salida es de 5v. El AO mantiene la entrada inversora (-) a casi cero voltios debido a la realimentacin negativa.

La figura (b) muestra el circuito equivalente cuando la entrada D2 est a +5 [v] y las dems estn a tierra. Esta condicin representa 0100. Si se aplica el equivalente de Thevenin mirando desde R8, obtienen 2.5 [v] en serie con R, como se indica. Esto da lugar a una corriente a travs de de I=2.5 V/2R, lo que determina una tensin de salida de 2.5 [v]

15

No circula corriente por la entrada inversora ni por la resistencia equivalente conectada a tierra, ya que caen 0 V en ella debido a la tierra virtual. La figura (c) muestra el circuito equivalente cuando la entrada D1 est a +5 [v] y las dems estn a tierra. Esto representa el cdigo 0010. De nuevo aplicando el teorema de Thevenin a la izquierda de R8, se obtiene: -1.25 V en serie como se indica.

Esto da lugar a una corriente a travs de

de I=1.25 V/2R, lo que genera una salida de -1.25 V.

En la parte (d) la figura representa el caso: cdigo 0001. Aplicando Thevenin desde R8, se obtienen 0.625 v en serie con R, como se indica.

Esto da lugar a una corriente a travs de 0.625 [v].

de I=0.625 v/2R, lo que genera una tensin de salida de -

Se observa que cada entrada de menor peso sucesiva produce una tensin de salida que es la mitad de la anterior, por lo que la tensin de salida es proporcional al peso binario de los bits de entrada.

16

Captulo 3: Fundamentos de codificacin y cuantizacin.

3.1- Relacin entre las salidas y entradas de los DACs y ADCs.
Los ADCs convierten cantidades analgicas, las cuales son caractersticas de la mayora de los fenmenos en el mundo-real, a un lenguaje digital. Los DACs son usados en la transformacin de datos transmitidos o guardados, o los resultados de un procesamiento digital, devuelven las variables al mundo-real para control. Mostrar informacin o para ms procesamiento analgico.

Los nmeros digitales usados son bsicamente binarios: Cada bit o unidad de informacin tiene uno de dos posibles estados. Estos estados son: off, false o 0, y on, true o 1.

No hay una razn particular de porque los voltajes necesitan ser referenciados a masa, como es el caso de: ECL: emitter-coupled-logic, PECL: positive emitter-coupled-logic, LVDS: low-voltage-differential-signaling logic. Words (palabras) son niveles representando nmeros digitales; los niveles pueden aparecer simultneamente en paralelo sobre un bus o en salidas o entradas de compuertas, serialmente sobre un single line. Por ejemplo, una palabra de 16-bits puede ocupar los 16 bits de un bus de 16-bits, o puede ser dividido en dos bytes secuenciales por un bus de 8-bits, o cuatro nibbles de 4-bits por un bus de 4-bits. En tecnologa TTL (Transistor-Transistor Logic) los niveles son: True, o 1 corresponde al nivel de salida mnimo de +2.4 [v] False, o 0 nivel de salida mximo de +0.4 [v] (se toma como 0 cualquier entrada < +0.8 [v])

17

Hoy en da aunque CMOS es ms popular que TTL, los niveles lgicos de CMOS son generalmente hechos para ser compatibles con la lgica estndar TTL. Un cdigo digital de 8 bits, por ejemplo, sera como este array: El 1 en el extremo izquierdo es llamado el bit ms significativo MSB, y el 1 a la derecha bit menos significativo LSB. MSB: Most Significant Bit LSB: Least Significant Bit La siguiente figura muestra la relacin entre nmeros base-10 y nmeros binarios base-2.

3.2- Cdigos Unipolares (Unipolar Codes)

En sistemas de conversin de datos, el mtodo de codificacin debe estar relacionado con el rango de entrada analgica (o span) de un ADC o el rango de salida analgica (o span) de un DAC. El caso ms simple es cuando la entrada del ADC o la salida del DAC es siempre una tensin positiva unipolar y el cdigo ms popular para este tipo de seal es natural or traight binary (binario directo) el cual es mostrado en la siguiente figura para un conversor de 4 bits. En tecnologa de conversores, FS (Full-Scale) es independiente del nmero de bits de resolucin. Tambin usaremos FSR (Full-Scale Range) como sinnimo de FS: Es importante notar que el valor analgico representado por el cdigo todos-unos no es fullscale, pero si FS-1LSB . Esta es una convencin comn y aplica a ambos, ADCs y DACs. Descripcin de la grfica: 1- En la columna 1 estn representados los 16 niveles binarios que se pueden obtener con 4 bits: . (representa codes en el modelo del conversor.) 2- La columna 2 es la columna 1 expresada en formato base-10 . (codes en formato decimal.) 3- En la columna 3 se us la codificacin fractional binary en la cual todos los enteros son divididos por 4- Como la codificacin fractional binary siempre est normalizada a full-scale, entonces multiplicamos por FS=10[V] (cada valor de la columna 3) para obtener la salida/entrada en [v] (columna 4) correspondiente para cada cdigo de la columna 1.

18

La figura (a) muestra la funcin de transferencia para un DAC 3-bit ideal con codificacin straight binary.

observaciones: La tensin de salida es cero para el cdigo de entrada todosceros. A medida que los cdigos de entrada crecen, la salida analgica crece 1 LSB por cdigo. La tensin de salida ms positiva es 7/8 FS, que corresponde a un valor igual a .

19

La salida a la mitad-escala de FS es generada con el cdigo 100.

En cambio la figura (b) muestra la funcin de transferencia de un ADC 3-bit ideal. Hay un rango de la tensin de entrada analgica sobre el cual el ADC producir un cdigo de salida dado; este rango es la incertidumbre de cuantizacin y es igual a 1 LSB. Quantization Uncertainty. El ancho de la regin de transicin entre cdigos adyacentes es cero para un ADC ideal. En la prctica, siempre hay un ruido de transicin asociado con estos niveles, y por lo tanto el ancho no es cero. Code center: Es habitual definir la entrada analgica correspondiente a un cdigo dado por el centro de dicho cdigoque se encuentra a la mitad de las dos regiones de transicin adyacentes (ilustrado por los puntos negros en el diagrama). Esto requiere que la primera regin de transicin se produzca a LSB. La tensin de entrada analgica full-scale est definida por

3.3- Cdigos Bipolares (Bipolar Codes)

En muchos sistemas, es deseable representar cantidades analgicas positivas y negativas. Las codificaciones ms populares para lograr esto son: o o Offset binary. Twos complement (complemento a dos).

20

La relacin entre estos cdigos y otros ms para un sistema de 4-bits es mostrado en la siguiente figura para un rango de tensin full-escala de entrada/salida de +/- 5 [v].

Descripcin de offset binary. El valor de seal cero [v] es asignado al MSB, en este caso al cdigo 1000. La secuencia de cdigos es idntica a straight binary con l a nica diferencia del offset de mediaescala asociado con la seal analgica. El valor ms negativo esta asignado al cdigo 0001 El valor ms positivo esta asignado al cdigo 1111. Para mantener perfecta la simetra cerca de la mitad-escala, el cdigo todos-cero representa full-escala negativa no est usada normalmente en computacin y puede ser usado para representar una condicin off-range o simplemente asignado al valor de 0001 .

La relacin entre el offset-binary y el rango de salida analgica se puede apreciar en la siguiente figura. La tensin de salida para el cdigo de entrada 000 est disponible para su uso si se desea, pero esto hara la salida no-simtrica cerca del cero complicando la matemtica.

21

22

Complemento a dos: Es idntico a la codificacin offset-binary con el MSB complementado (es decir, invertido) La popularidad de esta codificacin descansa en el hecho de facilitar las operaciones matemticas para ser realizadas en computadoras y DSPs. Para propsitos de conversin consiste en un cdigo binario para magnitudes positivas (bit de signo 0), y el complemento a dos de cada nmero positivo para representar su negativo. El complemento a dos es formado aritmticamente por inversin del nmero y sumando 1 LSB. Por ejemplo:

El complemento a dos hace la substraccin fcil. Por ejemplo para substraer 3/8 FS desde 4/8 FS, sumar 4/8 a -3/8, o 0100 a 1101 el resultado es 0001, o 1/8 sin tener en cuenta el acarreo extra.

La siguiente figura resume la relacin entre varios cdigos bipolar.

23

 3.4- Funcin de transferencia de DAC / ADC y Errores DC.

Es importante recordar que tanto la entrada (de los DACs ) como la salida (de los ADCs) son seales cuantizadas. Ms especficamente: DACs: la entrada digital y la salida analgica estn cuantizadas. ADCs: la salida digital esta cuantizada, pero la entrada analgica no. Es decir la entrada puede tomar cualquier valor analgico arbitrario, dentro de su rango. Por lo tanto: Una cdigo de N-bits representa uno de estados posibles (cuantizados) Un DAC de N-bits (con una referencia fijada) puede tener nicamente salidas analgicas posibles, y Un ADC puede tener nicamente salidas digitales posibles.

La resolucin puede ser expresada en varias formas diferentes: El peso del bit menos significativo (LSB) Partes por milln de full-escala (ppm FS) Milivoltios (mV)

El tamao del bit menos significativo (LSB) para varias resoluciones se muestra a continuacin.

24

A continuacin consideraremos la definicin de errores y especificaciones usadas para los data converters. Esto es importante para entender las debilidades y puntos fuertes de las diferentes arquitecturas ADC/DAC. En un principio los data converters fueron usados para mediciones y control donde el tiempo exacto de conversin no era muy importante, y el data rate era lento. En tales aplicaciones, las especificaciones eran importantes, pero el timing y las especificaciones no. Hoy en da los conversores son usados en sistemas de reconstruccin y sampling donde las especificaciones son crticas La figura muestra la caracterstica de transferencia ideal.

Ya que la entrada analgica para un ADC puede tomar cualquier valor, da lugar a una diferencia de hasta LSB entre la entrada analgica real y el valor exacto de la salida digital. Esto es conocido como error de cuantizacin o incertidumbre de cuantizacin (quantization uncertainty). En aplicaciones (sampling) este error de cuantizacin da lugar al ruido de cuantizacin la cual ser posteriormente analizada. Conversores bipolares. La figura anterior usa conversores unipolares. Estos son los ms simples, pero los conversores bipolares son generalmente ms tiles en aplicaciones del mundo-real. Hay dos tipos de conversores bipolares: Conversor offset bipolar. El ms simple es bsicamente un conversor unipolar con un offset negativo de 1 MSB (este offset podra ser conmutado de tal manera que permita usar el conversor como unipolar o bipolar).

25

Conversor Sign-magnitude. Est es ms complejo, tiene N bits de informacin de magnitud y un bit adicional el cual corresponde al signo de la seal analgica. Los DACs de este tipo son bastante raros, pero los ADCs son encontrados mayormente en voltmetros digitales (DVM: digital voltmeters).

Representaciones de la Funcin de transferencia de: unipolar, offset binary, y sign-magnitude son mostrados a continuacin.

26

 3.5- Errores dc: Errores de Offset, de Ganancia, DNL, INL.

Los cuatro errores dc en data converters son: Offset error. Gain error. DNL error. (Differential no-linearity) INL error. (Integral no-linearity)

Los errores de ganancia y offset son anlogos a los errores de ganancia y de offset en amplificadores (ver figura), ms precisamente el error de offset y el error cero son idnticos en amplificadores y en data converters unipolares, pero no son idnticos en conversores bipolares y deben ser distinguidos cuidadosamente. El error de Offset es la desviacin de cero del conversor. La primera transicin de tensin debe estar LSB por encima de la masa analgica y el error de offset es precisamente la desviacin de esta transicin ideal. Este desajuste o desviacin es fcilmente corregido por calibracin.

La caracterstica de transferencia de ambos, DACs y ADCs, puede ser expresada por la ecuacin de una lnea recta dada por:

Conversor unipolar:

Conversor offset bipolar:

27

El error de offset es la cantidad por el cual el valor de K difiere de su valor ideal. El error de ganancia es la cantidad por la cual G difiere de su valor ideal, y es generalmente expresado como la diferencia porcentual entre los dos. Aunque tambin puede ser definida como la contribucin de error de ganancia al error total en full-escala (en mV o LSB). Estos errores pueden ser ajustados, sin embargo, notemos que el offset del amplificador es compensado para una entrada cero, y entonces la ganancia es ajustada cerca del full-escala. El algoritmo de ajuste (trim) para un conversor bipolar no es tan sencillo. el error de ganancia es la desviacin en la pendiente de la lnea que pasa por cero y por el fondo de escala de la pendiente ideal de * +.

El error de offset, se puede corregir fcilmente por calibracin. Ver pendientes en la figura.

INL: Integral Nonlinearity

Es la distancia desde el centro del cdigo a la lnea ideal de la caracterstica del conversor. Si todos los cdigos centralizan en la lnea ideal, entonces el ILN es cero donde sea. Algunos data-sheets listan nicamente el mximo INL. Ver desviacin en en la figura Existen dos formas de expresar el mximo INL , dependiendo de la definicin de lnea ideal. INL, dado por los data-sheet, puede decrecer tomando el mximo INL desde best fit en vez de la lnea ideal. Ver figura

28

El error integral linearity de un conversor es tambin anlogo al error de linealidad de un amplificador, y est definido como: La mxima desviacin de la caracterstica de transferencia de un conversor desde una lnea recta, y es generalmente expresada como un porcentaje del full-escala (pero podra darse en LSBs). Para un ADC, la convencin ms popular es dibujar la lnea recta a travs los puntos-medios del cdigo (end point). Aunque algunos fabricantes prefieren usar el mtodo: best straight line (best fit ) como se muestra en la figura. En el sistema end point, la desviacin es medida desde la lnea recta a travs del origen y el punto de full-escala (despus del ajuste de ganancia). El sistema best fit, sin embargo, da una prediccin mejor de la distorsin en aplicaciones ac, y tambin da un valor ms bajo de linearity error. La mejor lnea recta que cabe (fit) se dibuja a travs de la caracterstica de transferencia del dispositivo usando tcnicas de ajuste de curvas estndar, y la mxima desviacin es medida desde esta lnea. En general el error medido de esta forma es 50 % menor del

29

valor medido por el mtodo end point, por eso los datasheet de algunos fabricantes prefieren dar valores chicos de INL basados en este ltimo mtodo.

DNL: Differential Nonlinearity

La no linealidad diferencial es la deformacin de los anchos de cdigo ideal de 1 LSB. Si todos los anchos de cdigo en el conversor son de 1 LSB, implica un DNL=0 (conversor ideal). Muchos datasheets listan nicamente el maximun DNL. Ver el rango amplio de los anchos en la figura. Esta deformacin se debe al desajuste entre componentes (component mismatch). Las implementaciones con ADC reales tienen errores DNL finitos distintos de cero. Los errores DNL causan una distribucin no uniforme de niveles de decisin que incrementa la potencia de error de cuantizacin por encima de la ideal. (ver modelo de conversor) La cantidad exacta de ruido adicional depende no-trivialmente de la magnitud y distribucin de los errores DNL a travs del rango de cdigo del conversor. Existe dificultad para definir una magnitud de error de DNL tpico que representara correctamente la gama completa de las implementaciones de ADC.
Posteriormente se desarrollar un modelo de conversor en Matlab - Simulink que nos permitir observar la deformacin que sufre los anchos del cdigo. Pero podemos exponer la idea bsica que se utiliza: Guardamos en un vector las tensiones o niveles de decisin de un conversor ideal, luego a estos se le suma ruido por lo cual dichos niveles variarn y se producir errores en la cuantizacin (es decir en las decisiones) variando el ancho del cdigo. Vth(k)=-FS+k*LSB (ADC ideal). Vth(k)=-FS+k*LSB + (ADC real).

A continuacin mostramos valores tpicos de INL y DNL de un conversor RF comercial de alta gama.

Prdida de cdigos (Mssing codes) Son cdigos digitales de salida que no son producidos para algunas tensiones de entrada, usualmente debido a un DNL grande. En algunos conversores, la perdida puede ser causada por una no-monotonicidad del conversor interno Ver en la figura que un DNL grande causa que el cdigo 100 desaparezca.

30

DNL: En el caso ideal, un cambio de 1 LSB en los cdigos digitales corresponde a un cambio de exactamente 1 LSB de la seal analgica, por lo tanto, podemos definir el error de linealidad diferencial como: La mxima desviacin de cualquier quantum (o cambio LSB) en toda la funcin de transferencia de su tamao ideal de 1 LSB. Si existe un cambio, mayor o menor que 1 LSB, en la seal analgica correspondiente a un cambio digital de 1 LSB, entonces diremos tener un error DNL. El error DNL de un conversor es normalmente definido como: El mximo valor de DNL a ser encontrado en cualquier transicin a travs de todo el rango del conversor. La figura superior muestra la funcin de transferencia no-ideal para un DAC y un ADC.

El DNL de un DAC es examinado ms en detalle en la fig. inferior Si el DNL de un DAC es menor que -1LSB en cualquier transicin, el DAC es non-monotonic es decir, su caracterstica de transferencia contiene uno o ms, mximos o mnimos localizados. Un DNL ms grande que +1LSB no causa no-monotonicity pero es indeseable. En muchas aplicaciones, es importante que los DACs sean monotnicos. (especialmente en sistemas de lazo-cerrado donde la no-monotonicity puede cambiar la realimentacin negativa a positiva) La monotonicidad del los DAC est a menudo explcitamente especificada

31

en los datasheets, sin embargo si el DNL est garantizado para ser menor que -1 LSB (i.e. ) entonces el dispositivo debe ser monotnico, incluso sin una garanta explicita. En la siguiente figura el DNL de un ADC es examinado de ms cerca en una escala expandida. Los ADCs pueden ser no-monotnicos, pero un resultado ms comn de exceso DNL en ADCs es la prdida de cdigos (missing codes). La prdida de cdigos en un ADC son tan objetables como la no-monotonicidad en un DAC. De nuevo, ellos resultan cuando

Los ADCs adems de perder cdigos, ellos pueden tambin ser no-monotnicos como se muestra en la siguiente figura. Como en el caso de los DACs, estos pueden presentar mayores problemas, especialmente en servo aplicaciones. En un DAC, puede no haber prdida de cdigos, ya que cada entrada digital producir una salida correspondiente. En un DAC straight binary, el lugar ms probable para desarrollar una condicin nomonotnica est entre la mitad-escala y los cdigos: 011.1 y 100 0. Si una condicin no-monotnica ocurre all, es porque generalmente el DAC no ha sido apropiadamente calibrado (o trimmed).

32

Un ADC de aproximaciones sucesivas con un DAC interno no-monotnico generalmente producir perdida de cdigos pero permanecer monotnico. Sin embargo es posible para un ADC ser nomonotonico, de nuevo dependiendo de la arquitectura de conversin particular. A continuacin la figura muestra la funcin de transferencia de un ADC la cual es no-monotnica y tiene una prdida de cdigo.

La definicin de prdida de cdigos es ms difcil que definir no-monotonicidad. Todos los ADCs sufren de algn ruido de transicin inherente como se muestra en la siguiente figura (piense que eso es como el parpadeo entre valores adyacentes de los ltimos dgitos de un DVM). Como la resolucin y los anchos de banda pueden llegar a ser mas altos, el rango de entrada sobre el cual el ruido de transicin ocurre puede aproximarse, o incluso exceder, 1LSB. Los ADCs de banda ancha y alta resolucin tienen fuentes de ruido interno las cuales pueden ser reflejadas a la entrada como ruido de entrada efectivo sumado con la seal. El efecto de este ruido, especialmente si esta combinado con un error DNL negativo, puede ser que haya algunos (o incluso todos) cdigos donde el ruido de transicin este presente para el rango completo de entradas. Hay por consiguiente algunos cdigos para los cuales no hay ninguna entrada que garantice a aquel cdigo como una salida, aunque puede haber un rango de entradas las cuales producirn a veces aquel cdigo.

33

 3.6- Teora del Muestreo (Sampling Theory)

Esta seccin discute lo bsico de la teora de muestreo. Un diagrama en bloques tpico se muestra a continuacin.

Antes de la conversin la seal analgica pasa por un circuito de acondicionamiento de la seal. lowpass/bandpass filter es requerido para remover las seales no deseadas fuera del ancho de banda de inters y prevenir aliasing. Real time system: La seal para el ADC es continuamente muestreada (sampled) a una velocidad y el conversor presenta una nueva muestra al DSP a esta velocidad. Para mantener la operacin en tiempo real, el DSP debe realizar todo su clculo requerido dentro de este intervalo de muestreo, una muestra de salida al DAC antes de que arribe la prxima muestra desde el ADC. Un ejemplo tpico de la funcin de los DSP sera un filtro digital. FFT (Fast Fourier Transform ) en tiempo real. En el caso de un anlisis de FFT, primero un bloque de datos es transferido a la memoria del DSP. Luego la FFT debe ser calculada hasta que un nuevo bloque de datos sea transferido a la memoria, as, mantiene la operacin en tiempo real. Hay dos conceptos claves involucrados en los procesos de conversin A/D Y D/A: Discrete time sampling (tiempo de muestreo discreto) y Finite amplitude resolution (resolucin de amplitud finita)

debido a la cuantizacin. Un entendimiento de estos conceptos es vital para las aplicaciones de conversin de datos.

34

La necesidad de un SHA (Sampled-and-Hold Amplifier) Function

Para esta discusin asumimos que la seal de entrada tiene una frecuencia lmite

La mayora de los ADC, en la actualidad, tienen un sampled-and-hold interno (built-in) permitindoles procesar seales ac. Este tipo de ADCs es referido como sampling ADC. Sin embargo antes, los ADC eran simplemente encoders como se muestra en la figura. Si la seal de entrada a un ADC SAR (asumiendo ninguna funcin SHA) cambia por ms de 1 LSB durante el tiempo de conversin, los datos de salida pueden tener grandes errores. La mayora de las arquitecturas de ADC estn sujetas a este tipo de error, con la posible excepcin de los conversores flash que tienen comparadores bien apareados (well-matched). Esto implica que cualquier frecuencia ms grande que 9.7 Hz es sujeta a errores de conversin, incluso si es posible una frecuencia de sampling de 100 KSPS con un ADC de 8 us. (Esto permite un intervalo extra de 2 us para un SHA externo para re-adquirir la seal despus de salir del modo hold).

35

Para procesar seales , una funcin sample-and-hold es agregada como se muestra en la figura. El SHA ideal es simplemente un switch manejando un capacitor hold seguido por un buffer de alta impedancia de entrada. La impedancia debe ser lo suficientemente alta para que el capacitor se descargue, durante el tiempo de hold, menos de 1LSB. El SHA muestrea la seal en el modo sample, y retiene la seal constante durante el modo hold. El timing es ajustado para que el encoder realice la conversin durante el tiempo de hold. Un sampling ADC puede por lo tanto procesar seales rpidas, la frecuencia limite es determinado por el jitter de apertura del SHA, ancho de banda, distorsin, etc. No por el encoder. El ejemplo muestra que un buen sample-and-hold puede adquirir la seal en 2 us, permitiendo una frecuencia de muestreo de 100 KSPS, y la capacidad de procesamiento de frecuencias de entrada hasta 50 kHz. Es importante entender la sutil diferencia entre un SHA verdadero y un THA (Track-and-Hold Amplifier). Estrictamente hablando, la salida de un sampled-and-hold no est definida durante el modo sample, sin embargo la salida de un track-and-hold sigue a la seal (tracks) durante el modo sample o modo track. En la prctica, la funcin es generalmente implementada como track-and-hold, y los trminos sampled-and-hold y tranck-and-hold son a menudos intercambiables.

Las fotos muestran la salida reconstruida de un conversor ADC flash de 8bit con y sin funcin sampled-and-hold. En un conversor flash ideal los comparadores son perfectamente apareados (perfectly matched) y ningn sampled-and-hold es requerido. En la prctica, sin embargo, hay desajustes de tiempo (timing mismatches) en los comparadores las cuales causan que las entradas de alta-frecuencia exhiban no-linealidades y prdida de cdigos como se muestra en la foto de la derecha. Los datos fueron tomados a la salida de un DAC, el cual est esta manejado por la salida de un ADC. La salida del DAC es una frecuencia baja alias correspondiente a la diferencia entre la frecuencia de muestreo (20 MHz) y la frecuencia de entrada del ADC (19.98 MHz). En este caso la frecuencia alias es 20 KHz.

36

 3.7- El criterio de Nyquist

Una seal analgica es muestreada en intervalos discretos, la cual debe ser elegida cuidadosamente para asegurar una representacin precisa de la seal analgica original. Est claro que a medida que aumentamos la frecuencia de muestreo tomaremos ms muestras y con ello mejoraremos la precisin de la representacin digital, pero si disminuimos obtendremos cada vez, menos muestras alcanzando un punto donde, informacin crtica acerca de la seal se perder realmente. Las bases matemticas del muestreo fue puesta por Harry Nyquist de Bell Telephone Laboratories en 2 papers clsicos publicados en 1924 y 1928. Luego en 1948 Claude Shannon escribi su paper clsico sobre teora de comunicacin. Una definicin simple del criterio de Nyquist requiere que la frecuencia de muestreo sea al menos el doble de la frecuencia ms alta contenida en la seal, o parte de informacin de la seal se perder. Si la frecuencia de muestreo es menos que el doble de la frecuencia de la seal analgica mxima, un fenmeno conocido como aliasing ocurrir.

Para entender las implicaciones de aliasing tanto en el dominio temporal como en el dominio de frecuencia, primero consideremos el caso de una representacin en el dominio del tiempo de una onda seno (un tono) muestreado como se muestra en la figura. En este ejemplo la frecuencia de muestreo no es por lo menos , sino solamente un poco por encima de , por lo tanto el criterio de Nyquist es violado y se produce una onda seno reflejada (aliased) en baja frecuencia (en la

37

figura anterior es la onda de color rojo). La salida en el dominio de la frecuencia del sampler muestra alias o imgenes de la seal original alrededor de cada mltiplo de , es decir, a frecuencias de

Arriba se la correspondiente representacin en el dominio de frecuencia. En la figura B se aprecia que aunque la seal cae fuera de la primer zona de Nyquist, su imagen o alias, cae dentro. El ancho de banda de Nyquist se define como el espectro de frecuencia desde dc a El espectro est dividido en infinitas zonas de Nyquist cada una tiene un ancho igual a . en la prctica un sampler ideal es reemplazado por un ADC seguido por un procesador de FFT. Este provee nicamente una salida desde dc a es decir para seales o alias que aparezcan en la primera zona de Nyquist. En la figura A se cumple que . Es claro que si una seal no deseada aparece en algunos de las frecuencias imgenes de tambin ocurrir en por consiguiente producir una componente de frecuencia espuria en la primer zona de Nyquist. Esto es similar a los procesos de mezcla analgicos e implica que un filtrado delante del sampler o ADC es requerido. Un anlisis de FFT puede ser usado para medir la amplitud de varios armnicos de una seal. Y estos pueden ser distinguidos de otros productos de distorsin por su localizacin en el espectro de frecuencia.

38

Aliased harmonics: (armnicos espejados) Las imgenes o alias de los armnicos de

caen en

frecuencias igual a: donde es el orden del armnico. La figura muestra una seal de entrada de 7 MHz muestreada a 20 MSPS y la localizacin de los primeros nueve armnicos.

39

M-file: script en Matlab %%%%%%%%% Armonicos_00A %%%%%%%%%%%%%%%%%%%%%%%%% % Este Script encuentra los primeros 9 armnicos de la fundamental fa % dentro de la primera zona de Nyquist, fs=20; % frecuencia de sampling fa=7; % seal fundamental for k=0:3 %k: entero for n=1:9 %n: orden del armonico d1=k*fs-n*fa; %|kfsnfa| ;K=0,1,2,3, d2=-k*fs+n*fa; if(d1>=0&d1<=fs/2) if(n==2) farm2=d1; k2=(d1+n*fa)/fs;n2=-n; elseif(n==3) farm3=d1; k3=(d1+n*fa)/fs;n3=-n; elseif(n==4) farm4=d1; k4=(d1+n*fa)/fs;n4=-n; elseif(n==5) farm5=d1; k5=(d1+n*fa)/fs;n5=-n; elseif(n==6) farm6=d1; k6=(d1+n*fa)/fs;n6=-n; elseif(n==7) farm7=d1; k7=(d1+n*fa)/fs;n7=-n; elseif(n==8) farm8=d1; k8=(d1+n*fa)/fs;n8=-n; elseif(n==9) farm9=d1; k9=(d1+n*fa)/fs;n9=-n; end end if(d2>=0&d2<=fs/2) if(n==2) farm2=d2; k2=(d2n*fa)/(fs);n2=n; elseif(n==3) farm3=d2; k3=(d2n*fa)/(fs);n3=n; elseif(n==4) farm4=d2; k4=(d2n*fa)/(fs);n4=n; elseif(n==5) farm5=d2; k5=(d2n*fa)/(fs);n5=n; elseif(n==6) farm6=d2; k6=(d2n*fa)/(fs);n6=n; elseif(n==7) farm7=d2; k7=(d2n*fa)/(fs);n7=n; elseif(n==8) farm8=d2; k8=(d2n*fa)/(fs);n8=n; elseif(n==9) farm9=d2; k9=(d2n*fa)/(fs);n9=n; end end end end

40

 3.8- Filtros Anti-aliasing en Banda-Base

El muestreo en banda-base implica que la seal a ser muestreada est en la primera zona de Nyquist. Porque es importante el filtro anti-alising? Si no usamos ningn filtro en la entrada cualquier componente de frecuencia (de cualquiera de los dos: ruido o seal) que cae fuera del ancho de Nyquist en cualquier zona de Nyquist ser reflejado (aliased back) a la primer zona de Nyquist. Por esta razn, un filtro anti-aliasing es usado en casi todas las aplicaciones sampling ADC para remover estas seales indeseadas.

Especificaciones del filtro anti-aliasing. 1. Conocer las caractersticas de la seal a muestrear. 2. Asumimos que la frecuencia ms alta de inters es 3. La banda de paso del filtro va desde dc a ,por lo tanto las seales se por encima de se atenuarn 4. Asumimos que la frecuencia de corte del filtro se elige para ser igual a 5. Asumimos que la seal de entrada tiene componentes a full-escala bien por encima de

41

El diagrama muestra un alias en , esta componente es indistinguible desde la seal real y por lo tanto limita el rango dinmico al valor DR. Algunos textos recomiendan especificar el ancho de banda del filtro desde dc a anterior el rango de hasta no interesa y no limita el rango dinmico. , esto implica

que ancho de banda de la seal coincide con la del filtro, lo cual raramente es el caso. En la figura

La banda de transicin del filtro anti-aliasing est determinado por: Por la frecuencia de corte La frecuencia de stopband La atenuacin de stopband deseada, DR.

El rango dinmico del sistema requerido es elegido basado sobre los requerimientos para la fidelidad de la seal. Ejemplo: un filtro butterworth da 6 dB de atenuacin por octava por cada polo del filtro. Alcanzar 60 dB de atenuacin en la regin de transicin entre 1 MHz y 2 MHz (1 octava) requerira un minino de 10 polos, lo cual representara todo un desafo de diseo. Por lo tanto otros tipos de filtro son generalmente ms adecuados, como los filtros elpticos.

42

 3.9- Sub-Muestreo (Undersampling)

Hasta el momento hemos considerado el caso de muestreo en banda base (baseband sampling). Es decir, todas las seales de inters descansan en la primera zona de Nyquist. El caso A de la figura siguiente muestra tal caso, donde la banda de las seales muestreadas est limitada a la primer zona de Nyquist y las imgenes de la banda original de frecuencias aparecen en cada una de las otras zonas de Nyquist.

Undersampling or harmonic sampling.

El proceso de muestrear un seal fuera de la primer zona de Nyquist es a menudo conocido como sub-muestreo. En el caso B La imagen que cae en la primera zona de Nyquist contiene toda la informacin de la seal original, con la excepcin de que el orden de las componentes de frecuencia dentro del espectro est invertido, pero esto es fcilmente corregido por un re-ordenamiento de la salida de la FFT. Por lo tanto, se producir una inversin en las frecuencias cuando la seal est localizada en una zona de Nyquist par. El caso C muestra una seal muestreada ntegramente en la tercera zona de Nyquist y se ve que la imagen que cae dentro de la primera zona de Nyquist no tiene ninguna frecuencia invertida. Con estas observaciones podemos redefinir el criterio de Nyquist. Una seal debe ser muestreada a una velocidad igual o ms grande que el doble de su ancho de banda para que preserve toda la informacin de la seal.

43

Datos importantes que se desprenden No hay ninguna mencin, acerca de la localizacin absoluta de la banda de la seal muestreada, dentro del espectro de frecuencias relativo a la frecuencia de muestreo. La nica limitacin es que la banda de la seal muestreada debe estar restringida a una nica zona de Nyquist. Es decir, las seales no beben solaparse en ningn mltiplo de , de hecho esta es la funcin primaria del filtro anti-aliasing. En comunicaciones, actualmente, es muy popular muestrear seales por encima de la primera zona de Nyquist, porque el proceso es equivalente a la demodulacin analgica. Se est convirtiendo en una prctica comn muestrear directamente seales IF (Frecuencia Intermedia) y usar tcnicas digitales para procesarla, eliminando as la necesidad de un demodulador. Sin embargo, como las frecuencias de IF son cada vez ms altas, el ancho de banda del ADC y la performance de distorsin deben adecuarse a la frecuencia IF, en lugar de slo adecuarse al de la banda-base. Por lo tanto un ADC adecuado para aplicaciones de sub-muestreo (undersampling) debe mantener la performance dinmica en zonas de Nyquist ms altas.

44

Captulo 4: Errores

en Data Converters

4.1- Relacin seal-a-ruido de cuantizacin ideal:

Muchos de los errores y especificaciones aplican igualmente a los Nuestro objetivo es deducir la relacin seal-a-ruido de cuantizacin: .

Para ello en primera instancia se calculara el error de cuantizacin. El error mximo de un conversor ideal cuando digitaliza una seal es .

El error de cuantizacin para cualquier seal que se extienda por ms de unos pocos puede ser aproximado por una forma de onda diente de sierra teniendo una amplitud pico a pico de , que es el peso de 1 LSB.

Primero trabajaremos con la seal de entrada que es una onda senoidal pura como se muestra en la siguiente figura.

45

Clculo del valor cuadrtico medio de una onda senoidal:

[ [

] ] +

*[

] +

Media cuadrtica, valor cuadrtico medio o RMS (Root-Mean-Square), o simplemente valor eficaz.

Con este resultado logramos el primer paso, ahora debemos hacer los mismos clculos que hicimos con la forma de onda senoidal, pero ahora aplicada a la forma de onda diente de sierra que corresponde al error de cuantizacin. Ruido de cuantizacin terico de un conversor ideal de N-bits. Aunque este anlisis no es exacto, tiene la suficiente precisin para la mayora de las aplicaciones. Ver siguiente figura.

46

La ecuacin del error (diente de sierra) es:

* +

[(

) ]

[ (

) ]

Ahora con estos dos resultados podemos cumplir con el objetivo

47

( )

( ) )

( ) ( )

Valor calculado sobre el ancho de banda de Nyquist: DC a

4.2- Ganancia de Proceso. (Process Gain)

En muchas aplicaciones la seal real de inters ocupa un ancho de banda ms pequeo, BW (ver la figura siguiente). Si usamos filtrado digital para filtrar componentes de ruido fuera del ancho de banda BW, entonces un factor de correccin (llamado ganancia de procesamiento) debe ser incluido en la ecuacin para justificar el incremento resultante en la . El proceso de muestrear una seal a una velocidad, la cual es ms grande que el doble de su ancho de banda es referido como oversampling. De hecho el oversampling en conjuncin con la conformacin del ruido de cuantizacin y filtrado digital es un concepto clave en conversores sigma-delta.

48

Ejemplo: supongamos un sistema de radio celular analgico AMPS. Consiste de: 416 canales de 30 KHz de ancho de banda cada uno. 12.5 MHz de ancho de banda total. 65 MSPS frecuencia de muestreo.

Un solo ADC es usado para digitalizar todo el ancho de banda completo. Suponiendo que se usa un filtro digital para separar los canales individuales de 30 KHz, el proceso de ganancia debido al oversampling est dado por:

La ganancia del proceso es sumado a la especificacin SNR del ADC dando la SNR real en los 30 KHz de ancho de banda. Si por ejemplo la especificacin es de 65 dB [dc a ], entonces la SNR se incrementa a 95.3 dB en los 30 KHz. La siguiente figura muestra una aplicacin que combina La seal de inters tiene un ancho de banda BW y est centrada alrededor de una portadora cuya frecuencia es . La frecuencia de muestreo puede ser mucho menor que y es elegida de manera tal que la seal de inters est centrada en su zona de Nyquist. Filtrado digital y analgico remueve el ruido fuera del ancho de banda de inters de la seal y por lo tanto resulta una ganancia de procesamiento.

49

Aunque el valor rms del ruido est bastante bien aproximado por de frecuencia puede estar altamente correlacionado con la seal

, su contenido en el dominio

de entrada. Por ejemplo:

Hay una correlacin ms grande para seales peridicas de baja amplitud que para seales aleatorias de gran amplitud. A menudo, la asuncin de que el ruido de cuantizacin aparezca como ruido blanco, distribuida uniformemente sobre el ancho de banda de Nyquist dc a , no es verdad en todos los casos, desafortunadamente. En los casos de una correlacin fuerte, el ruido de cuantizacin aparece concentrado en varios armnicos de la seal de entrada, justo donde uno no los quiere . En la mayora de las aplicaciones prcticas, la entrada al ADC es una banda de frecuencias (siempre sumadas con algn ruido de sistema inevitable), por lo tanto el ruido de cuantizacin tiende a ser aleatorio. En aplicaciones de anlisis espectral (o en el clculo de FFTs sobre ADCs usando sinusoides puros espectralmente),

sin embargo, la correlacin entre el ruido de cuantizacin y la seal depende de la relacin de la frecuencia de muestreo y la seal de entrada . Esto esta demostrado en la siguiente figura.

50

Las figuras son la salida de un ADC ideal de 12 bits analizados con 4096 puntos en la FFT En el grfico de la izquierda la relacin entre la frecuencia de muestreo y la frecuencia de entrada fue elegida para ser exactamente 32, y el peor armnico est 76 dB por debajo de la fundamental y se ve que el ruido est concentrado en los armnicos de la fundamental. En cambio en el diagrama de la derecha la relacin de las frecuencias no es entera y muestra un espectro de ruido relativamente aleatoria, donde el SFDR est cerca de 92 dBc. En ambos casos el valor rms de todas las componentes de ruido es aproximadamente .

Esta distorsin armnica aparente del ADC es en realidad debida al proceso de muestreo y la correlacin del error de cuantizacin con la frecuencia de entrada. En aplicaciones prcticas, el error de cuantizacin generalmente aparece como ruido aleatorio debido a la naturaleza aleatoria de la seal de entrada de gran ancho de banda y al hecho adicional de que hay usualmente pequeas cantidades de ruidos de sistema las cuales actan como una seal dither para forzar la aleatorizacin del espectro de error de cuantizacin. Es importante entender los puntos expuestos ya que las pruebas de FFT con un tono senoidal de los ADCs es uno de los mtodos universales aceptados en la evaluacin de la performance. Para medir con precisin la distorsin armnica de un ADC, se deben tomar medidas para garantizar que la configuracin de la prueba mida realmente la distorsin del ADC y no los artefactos (artifacts) debido a la correlacin del ruido de cuantizacin. Esto se logra mediante la eleccin apropiada de la velocidad de la frecuencia y algunas veces por la inyeccin de una pequea cantidad de ruido (dither) con la seal de entrada. Las mismas precauciones se aplican para la medicin de la distorsin en un DAC con el analizador de espectro analgico.

51

Esta figura muestra la FFT a la salida de un ADC, vemos que el valor promedio del piso de ruido de la FFT es aproximadamente 100 dB debajo de full-escala, pero la SNR terica es:

El piso de ruido de la FFT no es la analgico con un ancho de banda de

del ADC, porque la FFT acta como un analizador de espectro , donde M es el nmero de puntos en la FFT.

El piso de ruido de la FFT terico es por lo tanto

por debajo del piso de ruido de cuantizacin debido a la ganancia de procesamiento de la FFT. Resultando as en un piso de ruido de la FFT completo de:

De hecho, el piso de ruido de la FFT puede ser reducido an ms tomando FFTs ms y ms grandes; as como el piso de ruido de un analizador de espectro analgico puede ser reducido por el estrechamiento del ancho de banda. Cuando los ADCs de prueba usan FFT, es importante asegurarse de que el tamao de la FFT es lo suficientemente grande como para que los productos de distorsin se pueden distinguir de la propia base de ruido de FFT.

52

 4.3.- Noise in Practical ADCs

Un sampling-ADC prctico (uno que tenga un sample-and-hold integrado) sin tomar en cuenta la arquitectura, tiene fuentes de ruido y distorsin como se ve en la sig. figura.

Observaciones: El buffer front-end analogico de banda ancha tiene ruido de banda ancha, no linealidades, y tambien un ancho de banda finito. El SHA introduce mas no-linealidades, limitacion de banda, y tiene un tiempo de apertura de jitter. El cuantizador real del ADC (ENCODER) introduce el ruido de cuantizacin, y las no linealidades diferencial e integral. Aqu suponemos que las salidas sequenciales del ADC cargan un buffer de memoria de longitud M y el procesador de FFT provee el espectro de salida. La operacin aritmetica de FFT introduce errores no significativos relativos al ADC. Sin emabargo, cuando examinamos el piso de ruido de salida, la ganancia de procesamiento FFT (depende de M) debe ser considerado.

Equivalent Input Referred Noise (Ruido Referido a la Entrada Equivalente).

Los circuitos internos de un ADC de banda ancha producen una cierta cantidad de ruido rms debido al ruido de resistencia y al ruido . Este ruido est presente incluso para seales de entrada dc, y explica el hecho de que la salida de los ADCs (de banda ancha o de alta resolucin) es una distribucin de cdigos, centrado alrededor del valor nominal de una entrada dc (ver figura).

53

Para medir este valor, la entrada del ADC es o puesta a tierra o conectada a un fuente de tensin altamente desacoplada, y el gran nmero de muestras a la salida son recolectadas y ploteadas como un histograma ( a veces referido como grounded-input histogram). Ya que el ruido es aproximadamente Gaussiano la desviacin estndar es fcilmente calculada, correspondiendo al valor rms del ruido de entrada efectiva. Este ruido rms se expresa en trminos de LSBs rms, aunque tambin puede estar expresado como un voltage rms referenciado a una entrada del ADC a full-escala. Resolucin de Cdigo libre de ruido (Noise-Free (Flicker-Free) Code Resolution.)
La resolucin de cdigo libre de ruido de un ADC es el nmero de bits ms all del cual es imposible resolver claramente los cdigos individuales. La causa de esto, es el ruido de entrada efectiva (effective input noise or input-referred noise) asociado con todos los ADCs y explicado anteriormente. Este ruido puede ser expresado como una cantidad rms, usualmente [LSB rms]. Multiplicando por un factor de 6.6 convierto el valor rms del ruido en un valor de ruido pico a pico (expresado en LSBs peak-to-peak). El rango total de un ADC de N-bits es . La resolucin libre de ruido puede ser calculado como [ ] ( [ ) ]

54

La relacin del rango FS al ruido de entrada rms es llamado Resolucin Efectiva y tambin calcula la resolucin. Los clculos anteriores son resumidos en el siguiente cuadro:

55

 4.4- Performance Dinmica en Data Converters.

Hay varias formas de caracterizar la performance especificaciones ms populares usadas en la actualidad: de los ADCs, pero podemos mostrar las

Prcticamente todas las especificaciones representan la performance del conversor en el dominio de la frecuencia, y por lo tanto, la FFT es el corazn de prcticamente todas esas medidas.

4.5- Efectos de distorsin de las no-linealidades Diferencial e Integral.

La funcin de transferencia de un data converter tienen artifacts las cuales no ocurren en dispositivos lineales convencionales como por ejemplo los amplificadores operacionales o bloques de ganancia. La no-linealidad integral total (overall) de un ADC es debido a la no-linealidad integral del: front-end SHA La funcin de transferencia del ADC

En cambio la no-linealidad diferencial es debida exclusivamente al proceso de encoding. La no-linealidad integral total produce productos de distorsin cuyas amplitudes varan como una funcin de la amplitud de la seal de entrada. Por ejemplo: Los productos de intermodulacin de segundo-orden aumentan 2 dB por cada-1 dB de incremento en el nivel de la seal, y los productos de tercer-orden aumentan 3 dB por cada -1 dB de incremento de la seal.

56

La no-linealidad diferencial en la funcin de transferencia del ADC produce productos de distorsin las cuales no dependen nicamente de la amplitud de la seal pero si de la posicin del error de no-linealidad diferencial a lo largo de la funcin de transferencia del ADC. Esto se muestra en la siguiente figura.

La mayora de los ADCs de alta-velocidad son diseados para que la no linealidad diferencial este distribuida a travs del rango completo del ADC. Por lo tanto: Para seales las cuales estn a pocos dB del Full-escala, la no-linealidad integral total de la funcin de transferencia determina los productos de distorsin. Para niveles de seal ms bajos, sin embargo, el contenido armnico llega a ser dominado por las no linealidades diferenciales y no decrecen proporcionalmente (generalmente) con los decrementos en la amplitud de la seal.

4.6- Harmonic Distortion, Worst Harmonic, Total Harmonic Distortion (THD), Total Harmonic Distortion Plus Noise (THD + N)
Hay un nmero de formas para cuantificar la distorsin de un ADC. Como sabemos un anlisis de FFT puede ser usado para medir las amplitudes de varios armnicos de una seal. Los armnicos reflejados (aliased harmonics) de una seal fundamental frecuencias dadas por la siguiente ecuacin. Donde n es el orden del armnico. se encuentran en

El segundo y tercer armnico son generalmente especificados en los data-sheet ya que ellos tienden a ser los ms grandes, aunque algunos data-sheets pueden especificar el valor del peor armnico (worst harmonic).

57

Harmonic Distorsion.
La distorsin armnica esta normalmente especificada en dBc (decibeles por debajo de la portadora: carry). Y puede estar especificada para una seal de entrada casi a full-escala, 0.5 a 1 dB debajo de full-escala para prevenir recortes (clipping). Para seales mucho ms bajas que el full-escala, otros productos de distorsin debidos a DNL del conversor (no directamente armnicos) pueden limitar la performance.

THD: Total Harmonic Distortion.

La distorsin armnica total es la relacin entre el valor rms de la seal fundamental y el valor medio de la raz cuadrada de la suma cuadrtica de sus armnicos (root-sum-square). Generalmente solo los 5 primeros son significantes. La THD tambin puede estar especificada con una seal de entrada cerca del full-escala

THD + N: THD plus Noise

La distorsin armnica total ms el ruido es la relacin entre el valor rms de la seal fundamental y el valor medio de la raz cuadrada de la suma cuadrtica de sus armnicos (root-sum-square) ms todas las componentes de ruido, exceptuando dc. El ancho de banda sobre el cual el ruido es medido debe ser especificado. En el caso de una FFT, el ancho de banda es es , THD+N es igual a la SINAD. . Si el ancho de banda de una medicin

58

 4.7- Signal-to-Noise-and-Distortion Ratio (SINAD), Signal-to-Noise Ratio (SNR),

and Effective Number of Bits (ENOB)

SINAD
La SINAD es la relacin entre el valor rms de la amplitud de la seal y la raz cuadrada de la suma cuadrtica de todos los componentes espectrales, incluyendo armnicos, pero excluyendo dc. La SINAD es una buena indicacin de la performance dinmica completa de un ADC como una funcin de la frecuencia de entrada, debido a que incluye todos los componentes que componen el ruido (incluyendo el ruido trmico) y la distorsin. Es a menudo ploteado para varias amplitudes. SINAD es igual a THD+N si el ancho de banda para la medicin del ruido es la misma. El grfico de la SINAD muestra que la performance del ADC degrada debido a la distorsin de alta-frecuencia y es comnmente graficada para frecuencias bien debajo de la frecuencia de Nyquist de modo que la performance en aplicaciones de undersampling pueda ser evaluada.

SINAD es a menudo convertido a ENOB (Effective Number Of Bits) usando la relacin para la terica. La ecuacin es resuelta para hallar N, y el valor de SINAD es hallado substituyendo por

59

SNR
La relacin seal-a-ruido es calculada igual como la SINAD excepto que los armnicos de la seal son excluidos del clculo, dejando nicamente los trminos de ruido. En la prctica es nicamente necesario excluir los primeros 5 armnicos ya que ellos dominan. El plot de la SNR degradar en altas frecuencias, pero no tan rpidamente como la SINAD debido a la exclusin de los trminos armnicos.

Muchos data-sheets de ADCs se refieren vagamente a la SINAD y SNR, por lo tanto, el ingeniero debe ser cuidadoso cuando interpreta estas especificaciones. Un resumen de las principales definiciones se muestra en el cuadro.

60

4.8- Ancho de banda analgico.

El ancho de banda analgico de un ADC es aquella frecuencia en la cual la salida espectral del barrido en frecuencia de la fundamental (como el determinado por el anlisis de FFT) es reducido por 3 dB. Puede estar especificado para pequea seal (SSBW small signal bandwidth), o para una seal a full-escala (FPBW full power bandwidth), por lo tanto puede haber una amplia variacin en la especificacin entre fabricantes. Como en un amplificador, el ancho de banda del conversor no implica que el ADC mantenga una performance de distorsin buena hasta su frecuencia de corte. De hecho la SINAD (O ENOB) de la mayora de los ADCs empezarn a degradar antes de la frecuencia de corte.

4.9- SFDR: Spurious Free Dynamic Range.

El rango dinmico libre de espurias es probablemente la especificacin ms significativa para un ADC usado en aplicaciones de comunicaciones. Se define como: SFDR es la relacin entre el valor rms de la amplitud de la seal y el valor rms del contenido espectral espuria pico medido sobre el ancho de banda de inters. A menos que se aclare lo contrario, el ancho de banda es el ancho de banda de Nyquist .

61

Para una seal prxima a full-escala, la espuria espectral pico es determinado por uno de los primeros armnicos de la fundamental. Sin embargo, como la seal cae varios dBs por debajo del fondo de escala, otras espurias ocurren generalmente las cuales no son armnicos directos de la seal de entrada. Esto es debido a la no-linealidad diferencial de la funcin de transferencia del ADC como se discuti antes. Por lo tanto: SFDR considera todas las fuentes de distorsin, sin importar su origen.

El SFDR puede ser mejorado por la inyeccin de una pequea seal dither fuera de la banda (outof-band), a expensas de una ligera degradacin en la SNR. SFDR como una funcin de la amplitud de la seal es mostrada en la figura siguiente.

62

El SFDR es generalmente mucho ms grande que la

Ejemplo: para el AD6645 es un ADC de 14 bits con un SFDR de 90 dBc un SNR tpico de 73.5 dB, Pero la medicin de distorsin y medicin de ruido. . Esto es porque hay un distincin fundamental entre

El proceso de ganancia de la FFT (33 dB para 4096-puntos FFT) permite estmulos de frecuencia bien abajo del piso de ruido para ser observados. Aumentando la resolucin extra para un ADC puede servir para incrementar su SNR pero puede que no aumente su SFDR.

63

4.10- Two

Tone Intermodulation Distortion (IMD)

La distorsin de intermodulacin de tono doble es medido aplicando dos ondas seno espectralmente puras al ADC en frecuencias que estn relativamente cercas. La amplitud de cada tono es seteada ligeramente por encima de los 6 dB por debajo del fondo de escala para que el ADC no recorte cuando los dos tonos se sumen en fase. La localizacin de los productos de tercer-orden y segundo-orden son mostrados en la siguiente figura.

Hay dos casos que merecen ser observados 1. Los dos tonos estn cerca de refleja en: y por lo tanto la identificacin de los productos: difcil. 2. Los dos tonos estn cerca de refleja en: y por lo tanto la identificacin de los productos: difcil. se hace , entonces y el segundo armnico de la fundamental se se hace , entonces y el tercer armnico de la fundamental se

64

Second and Third-Order Intercept Points, 1 dB Compression Point

Los productos de distorsin de Intermodulacin (IMD) de tercer orden son especialmente problemticos en sistemas de comunicaciones multi-canal donde la separacin de canales es constante. Los productos de IMD pueden enmascarar seales pequeas en presencia de otras ms grandes. En amplificadores es comn especificar estos productos en trminos del punto de intercepcin de tercercer orden (third order intercept point), como se muestra en la siguiente figura.

Una vez que la seal alcanza un cierto nivel bajo sin embargo, la seal de salida empieza a limitarse suavemente (soft-limit), o a comprimirse. Un parmetro de inters es el punto de compresin de 1dB. Este es el punto donde la seal de salida es comprimida 1 dB desde una funcin de transferencia ideal entrada/salida. Los valores (IP2, IP3) son usualmente referenciados para la potencia de salida del dispositivo para una carga (matched) de 50 ohm (usualmente) expresado en dBm. Como IP2, IP3 y el punto de compresin de 1 dB son funciones de la frecuencia, entonces la distorsin es peor en frecuencias ms altas. Para una frecuencia dada, conociendo el punto de intercepcin de tercer orden, permite calcular el nivel aproximado de los productos de IMD de tercer orden como una funcin del nivel de la seal de potencia.

65

El concepto de punto de intercepcin de segundo y tercer orden no es vlido para un conversor, porque los productos de distorsin no varan de una forma predecible, es decir, como una funcin de la amplitud de la seal. El ADC no comprime las seales cuando se aproxima al full de escala (no existe el punto de compresin de 1 dB), simplemente acta como un duro limitador y tan pronto como la seal exceda el rango de entrada del ADC producir cantidades extremas de distorsin debido al recorte. Por el otro lado, para seales muy debajo del fondo de escala, el piso de distorsin permanece relativamente constante y es independiente del nivel de la seal. Esto es mostrado en la siguiente figura.

66