S.D.

Anghel - Bazele electronicii analogice i digitale

14 CIRCUITE LOGICE SECVENIALE

14.1 Circuite basculante bistabile
14.1.1 Ce sunt strile stabile? Circuitele logice secveniale sunt acele circuite care au n structura lor att circuite logice combinaionale ct i elemente de memorie binar. Datorit acestei combinaii de circuite, strile ieirilor circuitelor secveniale depind att de combinaia nivelurilor logice de la intrri la un moment dat, ct i de semnalele aplicate la intrri n momente anterioare. Circuitele basculante bistabile (CBB, Fig.14.1) sunt circuite logice secveniale cu dou sau mai multe intrri i dou ieiri, acestea din urm neputnd fi dect n stri complementare din punct de vedere al nivelurilor logice de tensiune: dac una este la nivel logic 1, n mod obligatoriu cealalt este la nivel logic 0. Intrrile sunt folosite pentru a provoca bascularea circuitului nainte sau napoi ntre cele dou stri. Dac un impuls aplicat la intrare provoac bascularea CBB ntr-o stare, circuitul va rmne n aceasta chiar i dup dispariia impulsului de la intrare. Aceasta este caracteristica de memorie a CBB.

intrari

CIRCUIT BASCULANT BISTABIL

iesire normala

iesire complementara

Fig.14.1 Se pune ntrebarea: ce ar putea fi n interiorul spaiului pe care scrie circuit basculant bistabil?. Pentru a rspunde la aceast ntrebare, pornim de la o schem simpl cu dou inversoare conectate fiecare cu ieirea la intrarea celuilalt (conexiune n cross, fig.14.2) 1 0 0 1 1 1

a
Fig.14.2

201

14

Circuite logice secveniale Cunoscnd faptul c ieirea unui inversor este ntotdeauna complementul logic al intrrii sale, dup o examinare sumar a circuitului se poate observa c circuitul are dou stri stabile (fig.14.2a, i b). Inconvenientul major al acestui circuit bistabil este acela c starea n care el se va afla la un moment dat nu poate fi influenat din exterior. La conectarea tensiunii de alimentare circuitul va trece n una dintre cele dou stri stabile, n funcie de care dintre cele dou inversoare va reaciona mai rapid la acest stimul i va rmne n aceasta atta timp ct este alimentat. Explicarea fizic a acestui comportament poate fi dat pornind de la caracteristica de transfer a inversorului CMOS din fig.11.9, caracteristic prezentat n fig.14.3a.
Uies[V] 5 4 3 2 1 5 4 3 2 1 P 0 1 2 a 3 4 5 Uin[V] 0 1 2 b 3 4
stabil instabil

Uies1, Uint2 [V]

stabil

5 Uin1, Uies2 [V]

Fig.14.3 n cazul circuitului din fig.14.2 tensiunea de ieire a unui inversor reprezint tensiune de intrare pentru cellalt i invers. Dac reprezentm pe acelai grafic cele dou caracteristici de transfer (fig.14.3b), vom observa c ele au trei puncte de intersecie, care reprezint cele trei puncte posibile de funcionare. Dac la un moment dat circuitul s-ar afla n starea corespunztoare punctului Q, o variaie de tensiune orict de mic va determina deplasarea lui n punctele M sau P, n funcie de sensul iniial de variaie al tensiunii. Punctele de funcionare M i P sunt stabile, n ele fiind satisfcut i modul de funcionare al inversorului. 14.1.2 Circuit basculant bistabil SR de baz Un circuit bistabil a crui stare poate fi determinat de un impuls exterior poate fi construit cu dou pori SAU-NU conectate ca n fig.14.4. Circuitul are dou intrri S (SET) i R (RESET) i dou ieiri Q1 i Q2. n stare
202

S.D.Anghel - Bazele electronicii analogice i digitale inactiv cele dou intrri se afl la nivel logic 0. Atta timp ct ele se afl n aceast stare, ieirile nu i vor schimba strile logice n care se afl. Avnd n vedere funcia logic pe care o realizeaz o poart SAU-NU, s vedem care sunt strile posibile ale ieirilor n stare inactiv a celor dou intrri (S = 0, R = 0). Astfel, dac intrrile porii 2 sunt n starea 00, ieirea ei va fi n starea Q2 = 1 0 + 0 = 1 . Ieirea porii 2 foreaz a dou intrare a porii 1 n

starea 1 i ieirea ei va fi n starea Q1 = 0 0 + 1 = 0 . Aceeai logic poate fi aplicat i n cazul n care intrrile porii 2 sunt n starea 01. n acest caz ieirile trebuie s fie n strile Q2 = 0, Q1 = 1. Putem deci concluziona c n stare inactiv cele dou ieiri trebuie s fie n stri complementare (Q 2 = Q 1 )

0 0

Q2

0 1

Q2

Q1
Fig.14.4

Q1

Avnd n vedere complementaritatea celor dou ieiri n starea de ateptare, vom folosi n continuare urmtoarele notaii pentru ele: Q1 = Q i Q 2 = Q , i le vom denumi ieirea normal, respectiv ieirea complementar. (fig.14.5).
1

1
1 0

Fig.14.5

203

Circuite logice secveniale Bascularea circuitului dintr-o stare stabil n starea complementar poate fi provocat prin aducerea la nivel logic 1, pentru un interval de timp foarte scurt (impuls pozitiv), a uneia dintre cele dou intrri, S sau R. Starea n care se vor afla ieirile dup aplicarea unui astfel de stimul de intrare, poate fi determinat considernd cele dou stri posibile ale ieirilor i funciile logice realizate de porile SAU-NU. Funcionarea unui circuit basculant bistabil SR este sintetizat n tabelul 14.1, iar simbolul su este prezentat n fig.14.6. n tabel, s-au folosit notaiile: Qn starea ieirii normale nainte de aplicarea impulsului de nivel logic 1 pe una dintre intrri Qn+1 - starea ieirii normale dup revenirea intrrii respective la nivel logic 0
Tabelul 14.1

14

S 0 1 0 1

R 0 0 1 1

Qn+1 Qn 1 0 ?

S R

Q Q

Fig.14.6 Se poate observa c dac impulsul de nivel logic 1 este aplicat la intrarea S, ieirea normal va fi la nivel logic 1 indiferent de starea sa iniial. De aceea intrarea S se mai numete intrare de nscriere a unei informaii. Dac impulsul de nivel logic 1 se aplic la intrarea R, ieirea normal va fi la nivel logic 0 indiferent de starea sa iniial. Intrarea R se mai numete intrare de tergere. n tabelul 14.1 apare i situaia n care ambele intrri sunt aduse simultan la nivel logic 1. n intervalul de timp n care ele se afl la nivel logic 1 ambele ieiri vor fi la nivel logic 0. Acest lucru rezult din analiza logic a circuitului ca un circuit combinaional n stare staionar. Ce se ntmpl ns dup ce intrrile revin n starea de nivel logic 0? Cele dou pori nu reacioneaz simultan la un stimul extern. Una dintre ele va reveni mai rapid dect cealalt la nivel logic 0, lsnd celeilalte rolul de poart de decizie. Dar, cum nu avem de unde ti care dintre cele dou pori este mai rapid, n circuit se poate ntmpla orice. Dup revenirea la nivel logic 0 a celor dou intrri, ieirile vor fi n starea 01 sau 10, dar fr a putea prezice n care. De aceea, se spune despre aceast situaie c este una nedorit, tocmai pentru c are un efect imprevizibil. Vom vedea mai trziu cum o putem nltura.
204

S.D.Anghel - Bazele electronicii analogice i digitale

14.1.3 Circuit basculant bistabil SR sincronizat n multe sisteme digitale este necesar ca procesele de comutare s aib loc numai la anumite momente de timp bine determinate, adic ele s fie sincronizate cu alte semnale. Aceste semnale de sincronizare se mai numesc semnale de tact sau de ceas (clock - CLK). De regul, ele sunt semnale dreptunghiulare periodice i se aplic pe o intrare distinct numit intrare de tact. Toate CBB-urile sincronizate pot avea una sau mai multe intrri sincronizate cu semnalul de tact, intrri care se mai numesc i intrri de control. Ele pot fi denumite n diferite moduri, dup funcia pe care o ndeplinesc (de exemplu SET i RESET din cazul precedent). Intrrile de control vor determina starea ieirilor circuitului, dar efectul lor este sincronizat cu unul din fronturile semnalului de tact. Cu alte cuvinte, nivelurile logice prezente la intrrile sincronizate vor controla modul n care se schimb nivelurile logice ale ieirilor n timp ce semnalul de tact va tranzita de la un nivel la altul. Prin adugarea a dou pori I bistabilului SR de baz i a unui detector de front se obine un circuit basculant bistabil SR sincronizat cu unul din fronturile semnalului de tact (fig.14.7).
1

4
detector

CLK de front

CLK* 3 1 Q

1 0

Fig.14.7 Circuitul detector de front furnizeaz un impuls scurt (CLK ) coincident cu frontul cresctor sau descresctor al semnalului de tact. Cele dou pori I alctuiesc un circuit de dirijare, care permite impulsului CLK s treac spre circuitul SR de baz n funcie de starea logic a intrrilor de control S i R. Tabelul 14.2 sintetizeaz funcionarea circuitului SR sincronizat cu frontul descresctor al semnalului de tact. Se poate observa c starea de incertitudine privind rspunsul circuitului n situaia n care ambele intrri
205

Circuite logice secveniale sunt aduse simultan la nivel logic 1 se pstreaz. n fig.14.8 este prezentat simbolul circuitului SR sincronizat. Intrarea de tact este simbolizat printrun mic triunghi precedat de un cercule, semn c procesul de comutare poate avea loc pe frontul descresctor al semnalului de tact. n cazul n care comutarea are loc pe frontul cresctor al semnalului de tact, intrarea de tact se simbolizeaz numai printr-un triunghi. Frontul semnalului de tact care permite realizarea unui proces de comutare se numete front activ.
Tabelul 14.2
CLK 1 1 1 1 S 0 1 0 1 R 0 0 1 1 Qn+1 Qn 1 0 ?
S CLK R Q Q

14

Fig.14.8 n fig. 14.9 sunt reprezentate formele de und ale semnalelor pentru o situaie oarecare a evoluiei n timp a strilor intrrilor sincronizate. Am presupus c n starea iniial intrrile sincronizate S i R sunt inactive i ieirea normal este la nivel logic 0. Situaia n care S = R = 1 a fost evitat intenionat, tocmai pentru c nu tim cum va rspunde circuitul.
CLK
1 0 1 0 1 0 1 0 1 0 front activ

CLK*

t t t t t

Fig.14.9

206

S.D.Anghel - Bazele electronicii analogice i digitale

14.1.4 Circuitul basculant bistabil JK (Jam-Keep) sincronizat Inconvenientul circuitelor basculante SR, referitor la starea de nedeterminare a ieirilor atunci cnd cele dou intrri sunt aduse simultan la nivel logic 1, este nlturat prin folosirea la intrare a dou pori logice I cu trei intrri i a dou circuite de reacie, aa cum se arat n fig.14.10.
1

detector CLK de front

CLK* 3 1 Q

1 0

Fig.14.10 Se poate observa c ieirile porilor SAU-NU sunt conectate la intrrile porilor I care le comand. Fiind vorba despre un sistem cu reacie, pentru ca circuitul s nu intre n autooscilaie este necesar ca impulsul CLK s fie foarte scurt. El trebuie s revin la zero nainte ca ieirea s basculeze, deci durata lui trebuie s fie mai mic dect timpul de propagare a informaiei de la intrare i pn la ieire. Din analiza funcionrii circuitului se constat c atunci cnd ambele intrri sunt aduse simultan din starea logic 0 n starea logic 1, ieirea basculeaz n starea complementar celei iniiale. Astfel, dac starea iniial a ieirilor este Q = 0 i Q =1, impulsul CLK va trece prin poarta 4 spre poarta 2 i circuitul va bascula n starea Q = 1, Q = 0. Dac starea iniial a ieirilor este Q = 1 i Q = 0, impulsul CLK va trece prin poarta 3 spre poarta 1 i circuitul va bascula n starea Q = 0, Q = 1. Tabelul 14.3 sintetizeaz funcionarea circuitului basculant bistabil JK, iar n fig.14.11 este prezentat simbolul unui astfel de circuit sincronizat cu frontul descresctor al semnalului de tact.

207

14

Circuite logice secveniale

Tabelul 14.3
CLK 1 1 1 1 J 0 1 0 1 K 0 0 1 1 Qn+1 Qn 1 0 Qn
J CLK K Q Q

Fig.14.11
14.1.5 Circuitul basculant bistabil D (Data) Prin adugarea unui inversor la intrarea K a unui bistabil JK i conectarea intrrii lui la intrarea J, se obine circuitul basculant bistabil D. n fig.14.12 sunt prezentate modalitatea de obinere a circuitului precum i simbolul su, iar tabelul 14.4 sintetizeaz funcionarea lui.
D Q

J CLK K

CLK

Fig.14.12
Tabelul 14.4
CLK 1 1 J(D) 1 0 Qn+1 1 0

Se poate observa c, datorit conectrii inversorului, din tabelul de adevr al bistabilului JK mai rmn doar liniile n care cele dou intrri sunt n stri complementare. Pe frontul activ al semnalului de tact informaia aplicat la intrarea D este copiat la ieirea normal Q. Circuitul rmne n aceast stare pn la aplicarea unui alt impuls la intrare, impuls sincronizat cu frontul activ al semnalului de tact. S-ar prea deci c n orice moment de timp starea ieirii bistabilului D este identic cu starea intrrii lui. Din exemplificarea prezentat n fig.14.13 se poate observa ns c ieirea copiaz nivelul logic al intrrii numai n momentele de timp determinate de

208

S.D.Anghel - Bazele electronicii analogice i digitale frontul activ al semnalului de tact, forma de und de la ieire nefiind identic cu cea de la intrare.
CLK
1 0 1 0 1 0 1 0 front activ

CLK*

t t t t

Fig.14.13
14.1.6 CBB "trigger" Circuitul basculant bistabil "trigger" se obine din circuitul JK prin conectarea mpreun a celor dou intrri sincronizate, aa cum este artat n fig.14.14. Aceasta nsemn c, din tabelul de adevr al circuitului JK, mai rmn doar liniile n care intrrile sunt la acelai nivel logic, rezultnd tabelul 14.5. Tabelul 14.5
J CLK K Q Q

CLK 1 1

J=K 0 1

Qn+1 Qn Qn

Fig.14.14 Se poate observa c dac ambele intrri sincronizate sunt la nivel logic 1, pe frontul activ al semnalului de tact bistabilul "trigger" va bascula dintr-o stare n alta. n fig.14.15 sunt prezentate formele de und ale semnalelor de la intrrile i ieirile unui circuit basculant bistabil JK n situaia n care intrrile sincronizate sunt simultan la nivel logic 1.

209

14

Circuite logice secveniale

CLK
1 0 1 0 1 0 1 0

front activ

CLK*

t t t t

J=K

Fig.14.15
14.1.7 Intrri asincrone Pe lng intrrile de control sincronizate, CBB-urile pot fi prevzute i cu intrri asincrone care opereaz independent de intrrile sincronizate i de semnalul de tact. Ele se mai numesc intrri prioritare de nscriere (PRESET) i de tergere (CLEAR) i pot fi active atunci cnd sunt la nivel logic 0 sau la nivel logic 1. n fig.14.15 este prezentat simbolul unui CBB JK cu dou intrri asincrone, active atunci cnd sunt la nivel logic 0, iar alturat tabelul su de adevr (tabelul 14.6). Simbolul x din tabel ne arat c intrrile asincrone pot aciona supra ieirilor n orice moment de timp, independent de semnalul de tact. Tabelul14.6
J CLK K DC CLEAR Q DC SET

CLK
Q

DC SET

DC CLEAR

Raspuns
opereaza sincron

x x x x

1 0 1 0

1 1 0 0

Q=1 Q=0

nu se foloseste

Fig.14.16
n stare normal intrrile asincrone sunt meninute la nivelul logic 1 neafectnd funcionarea sincron a CBB. Aducerea intrrii asincrone DC SET la nivel logic 0 va aduce ieirea CBB n starea Q = 1, Q = 0, deci informaia este nscris la ieirea normal. Activarea intrrii DC CLEAR are ca efect tergerea informaiei (dac ea exist) de la ieirea normal. Trebuie
210

S.D.Anghel - Bazele electronicii analogice i digitale menionat faptul c intrrile asincrone rspund i la semnale continue de tensiune (nu numai la impulsuri), astfel nct un CBB poate fi meninut ntro anumit stare un interval de timp orict de lung.

14.2 Registrul de deplasare

Registrul de deplasare poate fi folosit la stocarea de bii informaionali. Biii informaionali pot fi transferai ntr-un alt registru identic cu primul. Transferul poate fi serial (bit dup bit) sau paralel (toi biii deodat). n cazul transferului paralel, circuitele basculante din componena registrului trebuie s aib intrri asincrone. Registrul de deplasare de baz este alctuit dintr-un numr de CBB conectate n cascad (serie), ieirea fiecruia fiind conectat la intrarea urmtorului. El are calitatea de a memora un numr de bii informaionali egal cu numrul de CBB. n fig.14.17 este prezentat un registru de deplasare pe patru bii.
t 1011 IN
D Q D Q D Q D Q

OUT

A
CLK Q CLK

B
Q

C
CLK Q CLK

D
Q

Fig.14.17
CLK
1 0 1 0 1 0 1 0 1 0 1 1 2 3 4 5

CLK*

t t

IN
1 1 0 1

QA
1 1 0 1

t t
1

QB
1 1 0

QC
1 1 0

t t t

Fig.14.18

0 1 0

QD
1 1

211

14

Circuite logice secveniale

Impulsurile de comand se aplic simultan pe cele patru intrri de tact prin conectarea lor mpreun. Informaia (n cazul de fa succesiunea de bii 1101) se aplic succesiv (n serie) la intrarea primului CBB. La aplicarea fiecrui impuls de tact informaia prezent la intrarea fiecrui bistabil este transferat la ieirea lui (fig.14.18). Astfel, dup aplicarea a patru impulsuri de tact cei patru bii aplicai la intrare vor forma coninutului registrului de deplasare. Aceast informaie, odat nmagazinat, poate fi "citit" la ieirea ultimului CBB, sau poate fi transferat serial unui alt registru de deplasare pe patru bii prin aplicarea a nc patru impulsuri de tact. n cazul n care se dorete transferul informaiei ctre un alt registru identic cu primul (registru destinaie), intrarea acestuia se conecteaz la ieirea serial a registrului surs.

14.3 Numrtoare
Numrtoarele se bazeaz pe proprietile circuitelor basculante bistabile de tip "trigger" de a trece dintr-o stare n alta pe fiecare front activ al semnalului de tact, dac intrrile sincronizate sunt la nivel logic 1. Celor dou stri posibile ale ieirii li se asociaz cifrele 0 i 1 din reprezentarea n cod binar a unui numr oarecare. n acest mod pot fi numrate n cod binar impulsurile aplicate la intrarea de tact. De aceea, n cazul numrtoarelor, intrarea de tact se mai numete i intrare de numrare.
14.3.1 Numrtorul asincron Un singur circuit bistabil de tip trigger, avnd dou stri distincte ale ieirii, poate numra pn la doi n cod binar. Dac se conecteaz n cascad un numr N de circuite basculante bistabile de tip "trigger", astfel nct ieirea fiecruia s fie conectat la intrarea de numrare (intrarea de tact) a urmtorului, se realizeaz un numrtor pe N bii (pot fi contorizate numere alctuite din N bii n baza de numeraie 2). Impulsurile care trebuie numrate se aplic la intrarea de tact a primului bistabil din lanul de numrare. Fiecrei ieiri i se atribuie o pondere de rang binar ncepnd cu 20 i terminnd cu 2N-1. n fig.14.19 este prezentat un numrtor asincron pe patru bii, iar n fig.14.20 sunt reprezentate formele de und ale semnalelor de la intrare i de la ieirile celor patru circuite basculante bistabile, presupunnd c n starea iniial toate ieirile normale sunt la nivel logic 0. Pentru o nelegere mai bun a funcionrii lui este necesar fixarea urmtoarelor idei:
212

S.D.Anghel - Bazele electronicii analogice i digitale

+5V
J Q

2
J CLK Q

2
J CLK Q

2
J CLK Q

IN

CLK K

A
Q

B
Q

C
Q

D
Q

Fig.14.19

intrrile sincronizate ale tuturor bistabilelor sunt meninute la nivel logic 1 (+5V) impulsurile care vor fi contorizate se aplic numai la intrarea de tact a primului bistabil i fiecare ieire normal acioneaz ca intrare de tact pentru bistabilul urmtor bascularea tuturor bistabilelor se face pe frontul descresctor al semnalelor de tact (frontul activ) dac fiecrei ieiri i se atribuie o pondere de rang binar, atunci evoluia n timp a ieirilor va reprezenta un ir de secvene de numrare de la starea binar 0000 pn la starea binar 1111 dup 15 impulsuri aplicate la intrare numrtorul va fi n starea 1111 iar la al 16-lea impuls va trece n starea 0000 i secvena de numrare este reluat ciclic. Datorit faptului c numrtorul are 16 stri distincte el se mai numete numrtor modulo 16 (MOD-16) i poate numra pn la 15. n general, un numrtor cu N circuite basculante bistabile se numete MOD-2N i el poate numra pn la 2N-1.
IN (CLK)
1 0 1 0 1 0 1 0 1 0 1 2 3 4 5 15 16

QA
1 1 0

t t t t t

QB
0 1 0

QC
1 1 0

QD
0 01012 = 510 1 0

11112 = 1510

Fig.14.20
213

Circuite logice secveniale Acest tip de numrtor se numete asincron deoarece schimbarea strilor bistabilelor nu se face n sincronism perfect cu impulsurile de tact de la intrare. Astfel, bistabilul B trebuie s atepte schimbarea strii bistabilului A nainte de basculare, C trebuie s atepte shimbarea strii lui B, etc. Aceasta se ntmpl datorit timpului de ntrziere ntre aplicarea unui impuls la intrarea unui CBB i momentul rspunsului su la acest impuls. Acest timp de ntrziere dintre cauz i efect este de ordinul 101ns i uneori el poate fi deranjant. Analiznd formele de und ale semnalelor de la ieirile numrtorului se pot formula cteva concluzii: numrul de impulsuri de la ieirea fiecrui CBB este de dou ori mai mic dect cel de la intrarea sa n funcie de numrul N de celule de numrare se poate realiza o divizare cu 2N a numrului de la intrare dac la ieirile complementare este nscris la un moment dat un anumit numr (n cod binar evident) i se urmrete efectul impulsurilor de intrare asupra lor, se poate constata c se obine un numrtor n sens invers.
14.3.2 Numrtorul sincron Inconvenientul major al numrtoarelor asincrone este acumularea timpilor de ntrziere datorit propagrii n timp finit a informaiei prin lanul de circuite basculante bistabile ale numrtorului, deci i limitarea frecvenei de operare. Acest inconvenient poate fi nlturat cu ajutorul numrtoarelor sincrone, n care toate circuitele basculante bistabile sunt comandate simultan de ctre impulsurile care trebuie contorizate, acestea fiind aplicate pe toate intrrile de tact deodat. n fig.14.21 este prezentat schema unui numrtor sincron MOD
+5V
J CLK K Q

14

20
J CLK Q K Q

21
J CLK Q K Q

22
J CLK Q K Q

23

D
Q

16. Fig.14.21 Ambele intrri de comand ale bistabilului A fiind n permanen la nivel logic 1, el va fi activ la sosirea oricrui impuls la intrarea sa de tact. Bistabilul B va fi activ pe frontul descresctor al lui QA. Datorit prezenei
214

S.D.Anghel - Bazele electronicii analogice i digitale celor dou pori I la intrrile bistabilelor C i D, cu conexiunile indicate n figur, bistabilul C va fi activ pe fronturile simultan descresctoare ale lui QA i QB iar bistabilul D va fi activ pe fronturile simultan descresctoare ale lui QA, QB i QC. Astfel, va fi ndeplinit funcia de numrare a numrtorului sincron, formele de und de la ieirile circuitelor basculante bistabile fiind identice cu cele ale numrtorului asincron. Un numrtor sincron n jos poate fi construit ntr-o manier similar folosind semnalele de la ieirile inversoare drept semnale de comand pentru intrrile circuitelor urmtoare.

215