Arhitectura Calculatoarelor - Laborator 2

Cunostinte necesare: laboratorul anterior, VHDL, circuite digitale combinationale / secventiale, afisorul pe 7 segmente de pe placa Basys (descrierea din reference manual). Scopul laboratorului este descrierea in VHDL a afisorului pe 7 segmente, a generatorului de monopuls (de la buton), si legarea acestora intr-un circuit simplu, care sa afiseze pe afisor iesirea dintr-un numarator care numara apasarile de buton. Pasi de urmat: 1. Implementarea generatorului monoimpuls (step - ceas de la buton). Se va crea un nou proiect in Xilinx ISE (cu o entitate principala care sa comunice cu placa: switchuri, butoane, leduri). Pentru a evita zgomotul care este prezent la apasarea butoanelor se vor folosi trei bistabile D sincrone, primul fiind legat la un ceas redus (bitul 14 din numarator). Schema generatorului monopuls este:

Generatorul de monoimpulsuri. 2. Implementarea afisorului pe 7 segmente. Se va lucra in proiectul creat la punctul 1 (adaugand porturile necesare pentru anozi/catozi). Afisorul se va implementa independent (abordare structurala, fisier vdhl diferit) de entitatea principala (interfata cu placa), si se va lega in design folosind component. Schema afisorului este urmatoarea:

4 Dots 4 Digit0 4 Digit1 4 Digit2 4 Digit3 2 MUX 16:4 4

MUX 4:1

Catod7

2 HEX2SSD DEC 4:7 7 Catod6..0

4
COUNTER

15:14

DEC 2:4

Anod3..0

CLK

Afisorul pe 7 segmente (4 cifre) 3. Legarea generatorului monoimpuls de afisor se va face prin folosirea unui numarator pe 16 biti. Numaratorul va avea ca semnal de ceas semnalul monoimpuls, iar iesirea numaratorului se va lega pe intrarile Digit3..0 ale afisorului. La fiecare pas se recomanda testarea pe placa a descrierilor VHDL.