Documente Academic
Documente Profesional
Documente Cultură
CSO Multi Core Procesor & Pci Express
CSO Multi Core Procesor & Pci Express
Multi-core processor
Implementeaz o arhitectur multiprocesor ntr-un singur circuit fizic Pot fi mai multe procesoare (core) pe un singur cip (procesor monolitic) sau mai multe cipuri intr-un singur circuit Multi-core=chip level multiprocesor Procesoarele pot avea o singura memorie cache la nivel de circuit (Intel Core 2) sau memorii cache separate (AMD)
Multi-core processor
Procesoarele partajeaz conexiunile cu sistemul Fiecare procesor implementeaz independent: -execuia superscalar -pipelining -multi-threading
Execuia superscalar
Implementeaz o form de paralelism n cadrul unui singur procesor Asigur o vitez de execuie mai bun pentru aceeai frecven a ceasului Execut mai mult de o instruciune pentru un ciclu main prin alocarea instruciunilor ctre unitile funcionale redundante ale procesorului (ALU, regitri de deplasare etc.)
Multi-core processor
Performana depinde de problema rezolvat, de algoritmii folosii i de implementarea software Legea lui Amdahl indic optimizarea maxim care se poate obine Accelerarea unui program n execuie paralel este limitat de fraciunile din program care pot fi executate n paralel
Amdahl's law
Exemplu: - dac 95% din program poate fi executat n paralel, execuia poate fi de cel mult 20 ori mai rapid, indiferent de numrul de procesoare utilizate
Hyper-Threading
Utilizeaz avantajele resurselor adiionale de execuie (de exemplu logica dedicat aritmeticii n virgul mobil) pentru a asigura execuia unor instruciuni n paralel Apar limitri datorit resurselor partajate
Multi-Core processors
Fiecare fir de execuie ruleaz independent, fr resurse partajate cu alte fire Nu exista o limitare inerent pentru numrul de core Proiectarea multi-core permite o mai mare putere de calcul pentru aceei frecven a ceasului i pentru puteri disipate mai mici dect proiectarea single-core
Implicaii software
Avantaje pentru orice software, dar n special pentru programe multi-thread Toate programele destinate platformelor multiprocesor i procesoarelor cu tehnologie Hyper-Threading vor rula fr modificri Programele single-thread vor putea rula pe un core diferit de sistemul de operare Incepnd cu Windows XP i Windows Server 2003, Microsoft aplic taxele de licen pe numrul de procesoare fizice i nu pe numrul de core
PCI
Magistral de ISA dezvoltat de IBM n 1982 lucra pe 16 bii cu un ceas de 4,77MHz Ratele de transfer pentru modulul video i contolerele de hard-disk au impus introducerea n 1992 a standardului PCI de ctre Intel PCI separ rata de transfer pentru busul de periferice de memorie, astfel n ct Front Side Buses poate rula cu rate pn la 800MHz, iar modulele PCI cu rate independente
Caracteristici PCI/PCI -X
Magistrala de I/O care permite plug-andplay Asigur rate de transfer ridicate ntre periferice i ntre periferice i procesor Permite transferul datelor ntre periferice independent de procesor PCI de 32 bii/33 MHz permite transferul datelor cu rate pn la 132 Moctei /s PCI de 64 bii/66 MHz permite transferul datelor cu rate pn la 524 Moctei /s
Placa de baz
Sloturi PCI Express (de sus n jos: x4, x16, x1, and x16), i un slot PCI de 32-biti (jos)
Nivelurile PCIe
Arhitectura PCIe
Compatibil cu modelul de adresare PCI Mecanisme standard Plug-and-Play Nivelurile software genereaz cereri de citire/scriere care sunt transmise de nivelul de tranzacii ctre devices de I/O folosind un protocol bazat pe pachete i tranzacii fragmentate
Arhitectura PCIe
Securitatea transferului este asigurat prin numerele de secven ale pachetelor i controlul erorilor Nivelul fizic folosete transmisia diferenial pe dou perechi de fire pentru fiecare conexiune Frecvena de 2,5 Gb/s (PCI v1.0) - un canal efectiv de transfer de 200 MOctei/s
Nivelul fizic
Transmisia datelor
PCIe transmite toate mesajele de control, inclusiv intreruperile pe legturile utilizate pentru date Pentru datele transmise pe legturi multiple-lane, octeii succesivi sunt distribuii pe lanes succesive (interleaving, data striped) Transmisia este sincron, codare 8b/10b, pentru a permite recuperarea ceasului din semnalul de date - se pierde 25% din laimea de band (din p.d.v. electric)
PCIe multiple-lane
Niveluri PCIe
Transaction Layer
PCIe implementeaz tranzacii fracionate (split) cererea i raspunsul sunt separate n timp legtura este disponibil n acest interval Controlul fluxului bazat pe credite Receptorul acord, iniial i la confirmri, un numr de credite emittorului, care emite n limita acestora
Transaction Layer
Pachetele au un cmp de adres de 32 bii cu extensie la 64 bii Exist opiuni privind transmisia care permit optimizarea rutrii pachetelor prin subsistemul de I/O 4 spaii de adrese: memorie, I/O, configurare, mesaje Mesajele PCIe reprezint modul de a elimina semnalele de control utilizate de busurile
Transaction Layer
PCIe v1.0 asigur o rat maxim de transfer de 250 Moctei /s per x1 Valoarea corespunde frecvenei de transmisiune de 2,5 Gbaud a nivelului fizic divizat cu 10 datorit metodei de codare 8b/10b 10 bii pentru un octet de informaie
Transaction Layer
Rata real depinde de informaia suplimentar de control, care depinde de profilul traficului, dependent la rndul lui de aplicaie i protocoalele intermediare Transferurile unidirecionale lungi pot ajunge la 95% din rata maxim Pentru controlere USB i Ethernet eficiena este mai sczut datorit pachetelor scurte
Laimea de band / pin se calculeaz prin raportarea limii maxime de band la numrul total de pini ai busului ( = date + adrese+ control + alimentare +mas)
Concluzii
PCIe - bus general pentru interconectarea dispozitivelor de I/O Conexiunile punct-la-punct asigur scalabilitatea liniar a limii de band Soluie unificatoare pentru desktop, laptop, servere, comunicaie Compatibilitate cu softwareul bazat pe PCI
Bibliografie
PCI-SIG or Peripheral Component Interconnect Special Interest Group elaboreaz specificaiile pentru Component Peripheral Interconnect (PCI) PCI-X PCI Express (PCIe).