CAP. 2.

- FAMILII DE CIRCUITE LOGICE

23

Funcionare:
Intrarea A la nivel L- T
n
blocat, T
p
conducie implic Y=H
Intrarea A la nivel H- T
n
conductie, T
p
blocat implic Y=L
Tensiunea de alimentare E
DD
> 2 U
0
unde U
0
este tensiunea de prag a tranzistoarelor. De obicei E
DD
= 5,...15 V.
2.4.1.1. Carcteristica de transfer V
0
=f(V
i
).

fig. 2.15
Tabel de funcionare:
Zona V
i
T
1
T
2
V
0

A-B < V
0
conductie blocat E
DD

B-C (V
0
, E
DD
-V
0
) conductie conductie (0, E
DD
)
C-D > E
DD
- V
0
blocat conductie 0

2.4.1.2. Carcteristica de ieire n starea L- I
0
=f(V
0
).


fig. 2.16
I
0
= I
D2
, V
0
= U
DS2
, V
i
= U
GS2
= E
DD
. Implinc caracteristica I
0
= f(V
0
) este caracteristica tranzistorului T
2
cu I
D2
=
f(U
DS2
) la U
GS2
= constant. I
OL
este curentul minim garantat la o tensiune de alimentare dat.
CAP. 2.- FAMILII DE CIRCUITE LOGICE

24


fig. 2.17
I
0
= I
D1
. Implinc caracteristica I
0
= f(V
0
) este caracteristica tranzistorului T
1
cu I
0
= f(U
DS1
) la U
GS1
= -
E
DD
=constant.
Parametrul fan-out pentru inversorul CMOS este:
FO
I
I
I
I
L
iL
H
iH
= =
0 0

I
0L
= 6,8mA i I
iL
= 40pA rezult un FO foarte mare dar real se consider FO=25
2.4.1.3. Timpul de propagare.

fig. 2. 18
t
r
- timp de cretere, t
f
- timp de descretere, t
pHL
- timp de propagare din starea H n L, t
pLH
- timp de propagare
din starea L n H.
t
t t
p
pHL pLH
=
+
2

timpul de propagare t
p
este diferit funcie de tensiunea de alimentare:
t
p
= 125ns la E
DD
=5V, t
p
=60ns la E
DD
=10V, t
p
=45ns la E
DD
=15V.
CAP. 2.- FAMILII DE CIRCUITE LOGICE

25


2.4.2. Circuitul SI-NU ( figura 2.19)

fig.2.19
Tabel de functionare
A B T
1
T
2
T
3
T
4
Y
L L cond. cond. bloc. bloc. H
L H cond. bloc. cond. bloc. H
H L bloc. cond. bloc. cond. H
H H bloc. bloc. cond. cond. L

Dezavantaje: Fiecare intrare are conectate in parale doua capacitati parazite C
in
= 10pF cea ce duce la
scaderea vitezei de comutatie si cresterea vrfurilor de curent n comutaie. In starea L a iesirii V
0L
=2U
DS
.
2.4. 3 Cicuitul SAU-NU (figura 2.20)
Dezavantaje: Ca si poarta SI-NU are aceleasi probleme la intrare. La iesire in stare H, V
0H
=E
DD
-2U
DS
.
Aceste dezavantaje pot fi eliminate conectand intrarile cat si iesirile la structuri de porti inversoare
fundamentale cu rol de tampon.


fig.2. 20
Tabel de functionare
A B T
1
T
2
T
3
T
4
Y
L L cond. cond. bloc. bloc. H
L H cond. bloc. bloc. cond. L
H L bloc. cond. cond. bloc. L
H H bloc. bloc. cond. cond. L

CAP. 2.- FAMILII DE CIRCUITE LOGICE

26

2.4.4. Poarta de transmisie C-MOS. (figura 2. 21)


fig.2.21
Tabel de functionare
G G T1 T2 Poarta
L L cond. bloc. deschisa
L H bloc. bloc inchisa
H L cond. cond. deschisa
H H bloc cond deschisa

2.4.5. Circuite C-MOS cu trei stri.
Sunt circuite extrem de folosite n lucrul pe magistralele bidirectionale de date. Pe lng starile stabile H si
L circuitul dispune si de o a treia stare care izoleaz ieirea fa de mas i +E
DD
. Aceast a treia stare se numete
de nalt impedan-HZ. Principiul este de a conecta n serie cu circuitul logic preopriuzis dou tranzistoare MOS
comandate printr-o intrare separat (figura 2.22).



fig.2.22


Tabel de functionare

E A T1 T2 T3 T4 Y
L L bloc. bloc. cond. bloc. HZ
H bloc. cond. bloc. bloc. HZ
H L cond. cond. bloc cond. H
H cond. bloc cond. cond. L

Propriu acestor circuite este folosirea pe lng intrarea A numit intrare de date a unei intrri E de validare
care cnd este n starea L ridic iesirile n inalt impedan.

CAP. 2.- FAMILII DE CIRCUITE LOGICE

27

2. 5. Cicuite logice I
2
L (Integrated injection logic)

Structura circuitului este prezentat n figura 2.23
Functionare:
a) V
i
< U
BE0
=0,7V, rezulta: T blocat si V
0
=E
CC
=+1V

b) V
i
> U
BE0
, rezulta T saturat si V
0
= U
CEsat
=+0,02V



fig 2.23
Observaii:
Curentul de baza al tranzistorului provine de la sursa de alimentare ci nu de la circuitul de atac. Deorece
tranzistorul lucreaz cu un curent relativ mare de baza tensiunea de saturatie (U
CEsat
) este foarte mic. Tensiunea de
alimentare este de 1V de unde i nivele logice mici (L=0...0,02V si H=0,6...0,8V). Datorit simplitii constructive
gradul de integrare este foarte mare (LSI, VLSI). Intruct se lucreaz la saturaie viteza de lucru este relativ mic
(comparabil cu TTL aprox. 10MHZ) ns consumul de putere este foarte mic (0,1mW).

2.5.1. Inversorul I
2
L.
Structura intern este prezentat n figura 2.24.

I I
E U
R
ct
B
CC BE
E
0
= =

=



fig.2.24

Tranzistorul T
1
este o structur multicolector. Practic structura multicolector const n mai multe ieiri cu
valoare logic identic dar izolate una fat de cealalt. R
E
este o rezisten exterioar cu rol de cretere a unitii de
integrare. Funcia logic executat Y=A

2.5.2. Functia SAU-NU (I
2
L)
Functia logic executat: Y=A B + si Y A B = +
CAP. 2.- FAMILII DE CIRCUITE LOGICE

28


fig.2.25
Tabel de funcionare

A B T
1
T
2
T
3
Y Y
L L bloc. bloc. sat. L H
L H bloc. sat. bloc. H L
H L sat. bloc. bloc. H L
H H sat. bloc. bloc. H L


2.6. Interfaarea famililor de circuite logice.

2.6.1.Caracteristici fundamentale ale famililor de circiute logice.

Familia
logic
Intrare
min V
IH
/maxV
IL

Iesire
min V
0H
/maxV
0L

FO t
p
P
d
f
l

TTL 2V/0,8V 2,4V/0,4V 10 10ns 10mW 10MHz
TTLS 2V/0,8V 2,7V/0,5V 10 3ns 20mW 100MHz
I
2
L 0V/0,6V 0,6V/0,8V - 10ns 0,1mW 10MHz
ECL V
R
+120mV/
V
R
-120mV
V
CC
/ K* 10 <1ns 50mW >1GHz
C-MOS 0,7E
DD
/0,3E
DD
E
DD
-,05V/0,05V 25 60ns 0,1mW 5MHz

unde K*=V
R
R
V V
CC
C
EE
R EE
( ) cu V
CC
=+5V si V
EE
= -5V (exemplu)

2.6.2. Interfaarea TTL C-MOS
Se urmresc dou deziderate principale a) compatibilitatea nivelurilor de semnal si b) compatibilitatea
curenilor. In figura 2.26 sunt prezentate nivelele de tensiune pentru familile TTL si C-MOS.



fig.2.26
CAP. 2.- FAMILII DE CIRCUITE LOGICE

29

a) Compatibilitatea nivelelor de semnal.
Din figura 2.26 observm c dac in stareL nivelele sunt compatibile in stare H ele numai sunt
compatibile.Rezolvarea acestei probleme este prezentat n figura 2.27 i const n introducerea unei rezistene de
pozitivare ntre ieirea TTL si intrarea C-MOS.

fig.2.27
Prima conditie de interfaare este ca V
CCTTL
=E
DDC-MOS
=+5V !.
V
0TTL
=E-R
X
I
iLC-MOS
=V
CC

Marginea de zgomot H=V
CC
-V
iHmin
=1,5V. Dimensionarea lui R
X
se fave pentru starea L a iesirii TTL.
I
E V
R
mA
R K
OLTTL
CC OL
X
X
=

16
03 ,

In practic se consider R
X
=1K
b) Compatibilitatea curenilor.
Avnd n vedere c, curenii de intrare sunt neglijabili in ambele stari problema compatibilitii este rezolvat.
2.6.3. Interfaarea C-MOS TTL
Diagrama de semnale C-MOS TTL este prezentat n figura 2.28.
din punct de vedere al nivelulrilor tensiunii de intrare:
pentru starea L - L = V
iLmaxTTL
- V
0LmaxCMOS
= 0,75 V compatibil
pentru starea H - H = V
0LmaxCMOS
- V
iLmaxTTL
= 2,95V compatibil
Dac din punct de vedere al tensiunilor circuitele sunt echivalente este necesar studiu privind compatibilitatea
curenilor.


fig.2.28


CAP. 2.- FAMILII DE CIRCUITE LOGICE

30

a. Cazul ieirii la nivel H.





fig. 2.29




I
0H
=1mA, I
0Hcmos
>>I
iHttl

FO
I
I
H
Hcmos
iHttl
= =
0
25
circuitele sunt compatibile pentru starea H a ieirii C-MOS.
b. Cazul ieirii la nivel L.
Functionare:
a) V
i
< U
BE0
=0,7V, rezulta: T blocat si V
0
=E
CC
=+1V

b) V
i
> U
BE0
, rezulta T saturat si V
0
= U
CEsat
=+0,02V
I
0Lcmos
=1mA, I
iLttl
= 1,6mA deci circuitele nu sunt compatibile din punct de vedere al curenilor cnd ieirea C-
MOS se afl n starea L. O soluie ar fi atacul unei intrri TTL a dou ieiri C-MOS (fig. 2.31).
I
0L
=2 I
0Lcmos
= 2mA> I
iLttl
=1,6mA

fig. 2.30


fig. 2.31

CAP. 2.- FAMILII DE CIRCUITE LOGICE

31

Recomandri:
- este recomandat ca cele dou circuite C-MOS s fie n aceeai capsul.
- este avantajoas folosirea circuitelor TTL de mic putere.
- este avantajoas folosirea circuitelor C-MOS de putere.
- se poate folosi i schema cu intercalarea ntre cele dou circuite a unui tranzistor cu rol de repetor (fig.
2.32).



fig. 2.32


2.8. PROBLEME SI APLICATII
Problema 2.1: Stabilii valorile rezistenelor din urmtoarele scheme:

LED
U =2,4V
R
74LS00
+5V
I=10mA
LED
R
74LS00
I=10mA
U =2,4V
+5V

fig.2.33

Problema 2.2: S se determine puterea disipat de inversorul CMOS din fig.2.40 la frecvenele de 100KHz i 10MHz,
dac circuitul se alimenteaz la +5V, C
p
=50pF -capacitatea parazit de ieire a inversorului i C
L
=20pF- capacitatea
parazit total a sarcinii, n cazul n care durata fronturilor este redus.
R: P
d
=(C
p
+C
L
)U
2
f

C =20pF
L
C =50pF
p




fig.2.34
CAP. 2.- FAMILII DE CIRCUITE LOGICE

32

Problema 2.3: S se determine valoarea rezistenei R dintr-un circuit de comand a unui releu cu poarta de putere
7404. Valoarea curentului de anclanare a releului este I
a
=20mA i rezistena intern R
i
=600Ohm. Valoarea maxim
admisibil pentru I
0LMax
=30mA.
R
Ri
Li
+24V
I
oL


fig.2.35

Problema 2.4: Determinai dac schema de mai jos este poate fi afectat de hazard combinaional i dac da,
aplicai metodele de protecie la efectele acestuia.
A
B
C
f


fig.2.36
Problema 2.5: Construii tabelul de funcionare i stabilii logic funcia executat de urmtoarele circuite:



+5V
R1
R2 R3 R5
R6 R4
A
Y
T1
T2
T3
B
D
+5V
R1
R2 R3 R8
R7 R4
A
Y
T1
T2
T4
B
D1
R5
R6
T3
+15V
C
D2
a) b)


fig.2.36



CAP. 2.- FAMILII DE CIRCUITE LOGICE

33


Problema 2.6: S se deduc schema de implementare cu un numr minim de circuite SI-NU cu trei intrri a circuitului
din figura urmtoare:
A
B
C
?
T1
T2
Y
f1
f2
=
A
B
C
Y


fig.2.37