S R Q

n+1
Q
n+1
0 0 * *
0 1 1 0
1 0 0 1
1 1 Q
n
Q
n
Circuite logice secveniale
Algebra logica, numita si algebra booleana sau calculul propoziional, opereaz cu
propoziii, la care intereseaz veridicitatea acestora. iecrei propoziii i se asociaz o variabila,
numita variabila logica sau binara, care are valoarea 1!unu" c#nd propoziia este adevrata si
0!zero" c#nd propoziia este $alsa. %n algebra propoziiilor $unciile &', S% (i SA' reprezint
$uncii elementare. )le $ormeaz un sistem complet de $uncii pentru ca orice $uncie logica !de
oric#te variabile" poate $i scrisa cu a*utorul acestor $uncii (i+sau combinaii ale acestora. Alte
$uncii logice curent utilizate sunt, &%-% !SA'.&'", &'/A% !S%.&'", SA'.)0-1'S%2, etc.
orma de prezentare cea mai utilizata pentru $unciile logice este tabelul de adevr care
este un tabel in care se trec valorile $unciei in corespondenta cu valorile argumentelor $unciei
considerate independente.
3in punct de vedere al evoluiei in timp, sc4emele logice se 5mpart in doua categorii ,
. sc4eme logice combinaionale, $6$!7"8
. sc4eme logice secveniale, $6$!7,t".
Asociind valorilor logice 0 si 1 semnale sau stri $izice, purttoare de in$ormaii cu
caracter logic, se pot imagina modelri $izice ale blocurilor logice. )ste vorba despre structura
$izico.constructiva a blocurilor logice si vorbim de elemente logice sau circuite logice.
%n componenta circuitelor logice intra dispozitive semiconductoare !diode, tranzistoare,
etc." care lucreaz in regim de comutaie.
2alorilor logice 0 si 1 li se asociaz doua niveluri de tensiuni electrice, nivel cobor#t
!LOW" si nivel ridicat!HIGH". Regula de asociere pentru logica pozitiva ,
0 logic ......9 !0,...8 +e
1
"2 .....9 LOW
1 logic ......9 !+).e
:
,...8)"2.....9 HIGH
unde e
1
,e
:
sunt tolerantele admise.
%n alte situaii, se poate adopta si logica negativa dup regula de asociere ,
0 logic ......9 !0,...8.e
1
"2 .......9LOW
1 logic ......9 !.)+e
:
8.)"2 .......9HIGH
Circuitele logice secveniale sunt circuite logice la care variabilele de ie(ire depind
at#t de variabilele de intrare c#t (i de strile anterioare ale ie(irilor.
3ependena variabilelor de ie(ire, de strile anterioare ale ie(irilor se realizeaz prin
intermediul reaciilor. 3atorit lor circuitele posed un comportament parial independent de
semnalele aplicate la intrare. 2ariabilele de ie(ire nu mai urmresc $idel orice variaie a
semnalelor de intrare, numai un set limitat de tranziie va determina modi$icarea ie(irii.
Rezult c circuitele secveniale sunt elemente de memorare.
;rincipalele tipuri de circuite logice secveniale sunt,
- circuitele basculante bistabile R.S, 3, <, =.>
- registrele de deplasare
- numrtoarele.
-ircuite basculante bistabile
<oate bistabilele prezint dou ie(iri Q (i Q unde Q este negat.
S R asincron ?istabilul . 1
. )ste cel mai simplu element de memorare.
<abel de adevr, Sc4em,
* stare interzis
2eri$icarea
-1S . 1
Q
Q
S
R
tabelului de adevr se $ace pe baza tabelului de adevr al $unciei @%.&'. Rezult deci c 5n
cazul 5n care una din intrrile circuitului @%.&' este 0 logic, ie(irea este 1 logic.
3ac 1 Q atunci
1 R
0 S
1 n
=

=
=
+
3ac 1 Q atunci
0 R
1 S
1 n
=

=
=
+
3ac

=
=
0 S
0 R
ar rezulta c Q
n+1
61 (i 1 Q
1 n
=
+
, ceea ce nu este corect din punct de vedere logic,
deci starea R6S60 este interzis.
3ac R61, S61 (i Q
n
61, deci 0 Q
n
= , rezult c Q
n+1
61.
3ac R61, S61 (i 0 Q
1 n
=
+
, deci Q
n+1
60.
Se observ c se pstreaz starea ie(irilor anterioare cazului c#nd R61 (i S61.
?istabilul S R , este un bistabil de tip latc4 !a zvor5 5n limba englez" pentru c
reine !memoreaz, zvore(te" prin starea sa de tranziie temporar a uneia din intrri 5n 0
logic.
:. ?istabilul sincron R.S
A $ost introdus pentru a se realiza un control al strilor de intrare care determin modi$icarea
ie(irilor.
-1> se nume(te intrarea de tact sau de ceas. ;rin -1> se comand momentul
tranziiilor.
;entru -1>60 A (i 1 6 1 indi$erent de strile intrrilor S (i A (i : 6 1, deci Q
n+1
6Q
n
,
respectiv
n 1 n
Q Q =
+
se pstreaz aceea(i stare care determin modi$icri ale ie(irilor Q (i Q.
Rezult deci c pentru -1>60 starea ie(irilor nu depinde de starea intrrilor.
n 1 n
Q R S Q + =
+
B. ?istabilul de tip 3.
<abelul de adevr,
-1S . :
S R Qn+1
0 0 Qn
0 1 0
1 0 1
1 1 *
S
R
-1>
Q
S
3 Qn Qn+1
0 0 0
0 1 0
1 0 1
1 1 1
3
-1>
S
R
Q
Q
?istabilul 3 este un repetor care realizeaz interzicerea cu un tact a datelor de intrare.
3enumirea provine de la cuv#ntul 3elaC D 5nt#rziere 5n limba englez. ?istabilul 3 leag
intrarea cu ie(irea 5n prezena tactului. ?istabilul 3 se poate
obine din bistabilul R.S, dac S63 (i 3 R = .
E. ?istabilul =.>. )ste cel mai versatil bistabil. ;entru
=6>61 bistabilul realizeaz divizarea prin dou impulsuri
de tact.
n n 1 n
Q R Q = Q + =
+
<abelul de adevr,
F. ?istabilul < !toggle . inversare de
stare"
Se observ c
n 1 n
Q Q =
+
. ;entru < 6 1,
n n 1 n
Q < Q < Q + =
+
.
<abelul de adevr,
Se observ c pentru = 6 > 6 1 bistabilul =.> devine bistabil <.
Montajul experimental
-onine un panou pe care sunt montate,
. circuite logice @%.&' de tip <<1
. butoane de comand
. becuri de semnalizare
/onta*ul respect urmtoarea convenie,
. buton apsat 0 logic bec stins
. buton neapsat
1 logic bec aprins
1. Se realizeaz bistabilul
asincron R.S (i se
veri$ic tabelul de
adevr.
:. Se realizeaz bistabilul sincron R.S (i se veri$ic $uncionarea pe baza tabelului de adevr.
a" pentru -1> 6 0 !Q (i
Q
nu 5(i modi$ic starea indi$erent de strile intrrilor R (i S.
b" pentru -1> 6 1 se veri$ic $uncionarea pe baza tabelului de adevr.
B. Se realizeaz bistabilul 3. Se ine seama de,
a" poarta &' se obine din poarta @%.&' ls#nd o intrare neconectat !intrare neconectat
1 logic 5n cazul <<1"
b" intrarea de -1> se obine cu a*utorul circuitului monoimpuls.
-1S . B
= > Qn+1
0 0 Qn
0 1 0
1 0 1
1 1
n
Q
=
>
-1>
Q
Q
< Qn+1
0 Qn
1
n
Q
<
-1>
Q
Q
-1> !spre intrarea de clocG"
c" pentru a evita deteriorarea butoanelor, se conecteaz de la un buton apsat, un $ir,
succesiv la cele : intrri. Se veri$ic $uncionarea bistabilului pe baza tabelului de
adevr.
E. Se realizeaz bistabilul =.>. Se veri$ic $uncionarea lui pe baza tabelului de adevr.
F. Se realizeaz bistabilul tip <. Se veri$ic $uncionarea pe baza tabelului de adevr.
H. Se realizeaz circuitul secvenial.
-1S . E