Proiect Electronica Digitala

Proiect Electronic Digital
Registru deplasare n inel inversat
Student:
Netedu Andrada
Grupa: 1208A
Enun:
S se implementeze un registru cu o intrare de selecie pentru
ncrcarea paralel sau deplasarea n inel inversat(n acest ultim caz cu
intrare automat in ciclul principal de funcionare); cu numr maxim
posibil de celule.
Noiuni teoretice:
Registru paralel
Un registru paralel const de fapt ntr-un numr de bistabile de tip
D care au tactul n comun.
Fig.1. Registru paralel

La aplicarea tactului fiecare bistabil va ncrca data de la propria
intrare (fiecare circuit va aciona conform funcionrii unui bistabil tip
D). Se remarc sincronismul aciunii de ncrcare de unde i numele
ansamblului care este registru.
Intrrile D ale bistabilelor constituie intrarea registrului iar ieirile
bistabilelor sunt ieirea registrului. Intrrile bistabilelor poart numele
2
de intrri paralele, parallel input, de unde i notarea PI. Evident, la

aplicarea tactului, data de la intrarea PI cu indicele n va fi transferat la
ieirea Q cu acelai indice, de unde denumirea de ncrcare paralel(
parallel load).
Tactul comun poate s fie n oricare dintre cele trei variante:
Latch
Master slave
Edge
Registru serie (de deplasare)

Structura circuitului este aceeai cu cea prezentat la registrul
paralel (un ir de bistabile D care au tactul comun) cu deosebirea c
fiecare bistabil are intrarea D conectat la ieirea Q a precedentului,
fig.2.
Intrarea D a primului bistabil poart numele de intrare serie,
notat IS (evident este singura intrare D a vreunui bistabil care este
accesibil utilizatorului). Ieirile Q ale bistabilelor constituie ieirea
registrului.
Tactul aplicat unui registru serie poate fi:
Master slave
Edge
Se subliniaz ideea c, pentru o funcionare corect, un registru
serie nu accept tact de tip latch.
Fig.2. Registru serie
S considerm un semnal de tact n care fronturile active sunt cele

cresctoare, fig.2. Sincron cu acest semnal de tact, la intrarea serie se
aplic o succesiune de date binare notate x1, x2, x3, ....etc.(cte un
simbol la fiecare front activ al tactului; este esenial ca aceste date s
fie sincronizate cu semnalul de tact; acest lucru nu este o cerin
extraordinar deoarece datele de intrare provin la rndul lor de la
unele circuite care foarte probabil folosesc acelai semnal de tact !).
Dac se analizeaz starea registrului (vezi tabelul de stri din
fig.2.), se observ c la fiecare tact datele ptrund n registru i sunt
deplasate cu cte o poziie la fiecare tact activ. Are loc o aciune de
deplasare (shift-are) a datelor de unde i denumirea circuitului.
Dintre aplicaiile posibile ale unei astfel de comportri amintim:

Deplasarea unei combinaii de cod cu o poziie spre ranguri
superioare, n cazul circuitelor aritmetice echivaleaz cu
multiplicarea cu doi.
Datele aplicate la intrare se regsesc n aceeai ordine, dar
ntrziate cu o perioad de tact, la prima ieire, ntrziate cu
dou perioade la a doua ieire, etc. Registrele de deplasare pot
fi utilizate ca circuite de ntrziere cu ntrzierea controlat din
numrul de celule i din frecvena (perioada) de tact .
Metoda 1:
MODULE Registru
TITLE 'Deplasare in inel '
@alternate
declarations
CLK pin 1; "istype 'com';
!OE pin 11; "istype 'com';
SEL pin 2; "istype 'com';
D0,D1,D2,D3,D4,D5,D6 pin 3,4,5,6,7,8,9;
Q0..Q6 pin 19, 18, 17, 16, 15, 14, 13 istype 'reg'; "semnale de iesire
Q=[Q6..Q0];
X=.x.;
C=.c.;
contor=[Q6..Q0];
data=[D6..D0];
equations
Q.clk=CLK;
Q.oe=OE;
WHEN SEL THEN contor:=data

ELSE WHEN (contor==[0 ,0, 0, 0, 0, 0, 0]) then contor:=[1, 0, 0, 0, 0, 0, 0] ;
test_vectors
([CLK,SEL,D6,D5,D4,D3,D2,D1,D0]->[Q6,Q5,Q4,Q3,Q2,Q1,Q0])
[C, 0,1,0,0,0,0,0,0]-> [X,X,X,X,X,X,X];
[C, 0,1,1,0,0,0,0,0]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,0,0,0,0]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,0,0,0]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,1,0,0]-> [X,X,X,X,X,X,X];
"[C, 1,0,0,1,0,0,0,1]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,1,1,0]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,1,1,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,0,1,1,1,1,1]-> [X,X,X,X,X,X,X];
"[C, 1,1,1,1,0,0,0,1]-> [X,X,X,X,X,X,X];
[C, 0,0,0,0,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,0,0,0,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,0,0,0,0,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,0,0,0,0,0,1]-> [X,X,X,X,X,X,X];
[C, 0,0,0,0,0,0,0,0]-> [X,X,X,X,X,X,X];
[C, 1,0,0,1,0,1,0,1]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,1,1,0]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,1,1,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,0,1,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,1,1,0]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,1,1,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,0,1,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,0,0,0,0,0,0]-> [X,X,X,X,X,X,X];
[C, 1,0,1,0,0,1,1,0]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,1,1,0]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,1,1,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,0,1,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,1,1,0]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,1,1,1]-> [X,X,X,X,X,X,X];
END
Metoda 2:
Descrierea funcionrii registrului de deplasare pe baza ecuaiilor
logice.
MODULE Registru
TITLE 'Deplasare in inel '
declarations
CLK pin 1;
!OE pin 11;
S1 pin 2;
D0,D1,D2,D3,D4,D5,D6 pin 3,4,5,6,7,8,9;
Q0..Q6 pin 19, 18, 17, 16, 15, 14, 13 istype 'reg'; "semnale de iesire
Q=[Q6..Q0];
X=.x.;
C=.c.;
equations
Q.clk=CLK;
Q.oe=OE;
Q6.D = ( D6 & SEL
# !SEL & !Q0.PIN & !Q1.PIN & !Q2.PIN & !Q3.PIN & !Q4.PIN & !Q5.PIN
# !SEL & !Q0.PIN & !Q1.PIN & !Q2.PIN & !Q3.PIN & !Q4.PIN & Q6.PIN
# !SEL & !Q0.PIN & !Q1.PIN & !Q2.PIN & Q4.PIN & Q5.PIN & Q6.PIN
# !SEL & !Q0.PIN & Q2.PIN & Q3.PIN & Q4.PIN & Q5.PIN & Q6.PIN );
" ISTYPE 'INVERT'
Q6.C = ( CLK );
Q6.OE = ( !OE );
Q5.D = ( SEL & D5
# !SEL & !Q0.PIN & !Q1.PIN & !Q2.PIN & !Q3.PIN & Q5.PIN & Q6.PIN
# !SEL & !Q0.PIN & !Q1.PIN & Q3.PIN & Q4.PIN & Q5.PIN & Q6.PIN
# !SEL & Q1.PIN & Q2.PIN & Q3.PIN & Q4.PIN & Q5.PIN & Q6.PIN );
" ISTYPE 'INVERT'
Q5.C = ( CLK );
Q5.OE = ( !OE );
Q4.D = ( SEL & D4
# !SEL & Q0.PIN & Q1.PIN & Q2.PIN & Q3.PIN & Q4.PIN & Q5.PIN
" ISTYPE 'INVERT'
Q4.C = ( CLK );
Q4.OE = ( !OE );
Q3.D = ( SEL & D3
# !SEL & !Q0.PIN & Q2.PIN & Q3.PIN & Q4.PIN & Q5.PIN & Q6.PIN
# !SEL & Q0.PIN & Q1.PIN & Q2.PIN & Q3.PIN & Q4.PIN & !Q6.PIN );
" ISTYPE 'INVERT'
Q3.C = ( CLK );
Q3.OE = ( !OE );
Q2.D = ( SEL & D2
# !SEL & Q0.PIN & Q1.PIN & Q2.PIN & Q3.PIN & !Q5.PIN & !Q6.PIN );
" ISTYPE 'INVERT'
Q2.C = ( CLK );
Q2.OE = ( !OE );
Q1.D = ( SEL & D1
# !SEL & Q0.PIN & Q1.PIN & Q2.PIN & Q3.PIN & Q4.PIN & !Q6.PIN
# !SEL & Q0.PIN & Q1.PIN & Q2.PIN & !Q4.PIN & !Q5.PIN & !Q6.PIN );
" ISTYPE 'INVERT'
Q1.C = ( CLK );
Q1.OE = ( !OE );
Q0.D = ( SEL & D0
# !SEL & Q0.PIN & Q1.PIN & Q2.PIN & Q3.PIN & !Q5.PIN & !Q6.PIN
# !SEL & Q0.PIN & Q1.PIN & !Q3.PIN & !Q4.PIN & !Q5.PIN & !Q6.PIN );
" ISTYPE 'INVERT'
Q0.C = ( CLK );
Q0.OE = ( !OE );
test_vectors
[C, 0,1,0,0,0,0,0,0]-> [X,X,X,X,X,X,X];
[C, 0,1,1,0,0,0,0,0]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,0,0,0,0]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,0,0,0]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,1,0,0]-> [X,X,X,X,X,X,X];
"[C, 1,0,0,1,0,0,0,1]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,1,1,0]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,1,1,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,0,1,1,1,1,1]-> [X,X,X,X,X,X,X];
"[C, 1,1,1,1,0,0,0,1]-> [X,X,X,X,X,X,X];
[C, 0,0,0,0,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,0,0,0,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,0,0,0,0,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,0,0,0,0,0,1]-> [X,X,X,X,X,X,X];
[C, 0,0,0,0,0,0,0,0]-> [X,X,X,X,X,X,X];
[C, 1,0,0,1,0,1,0,1]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,1,1,0]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,1,1,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,0,1,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,1,1,0]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,1,1,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,0,1,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,0,0,0,0,0,0]-> [X,X,X,X,X,X,X];
[C, 1,0,1,0,0,1,1,0]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,1,1,0]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,1,1,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,0,0,1,1,1,1,1]-> [X,X,X,X,X,X,X];
[C, 0,1,1,1,1,1,1,0]-> [X,X,X,X,X,X,X];
END
Rezultate :
JEDEC Simulation Waveform:
Chip Report:
Page 1
ispLEVER Classic 1.7.00.05.28.13 - Device Utilization Chart
Mon May 26 10:08:27 2014
Deplasare in inel
-------------------------------------------------------------------------------Module
: 'registru'
-------------------------------------------------------------------------------Input files:
ABEL PLA file
Device library
: registru.tt3
: P16V8R.dev
Output files:
Report file
: registru.rpt
Programmer load file : registru.jed
--------------------------------------------------------------------------------
Q6.D = ( D6 & SEL

# !SEL & !Q0.PIN & !Q1.PIN & !Q2.PIN & !Q3.PIN & !Q4.PIN & !Q5.PIN
" ISTYPE 'INVERT'
Q6.C = ( CLK );
Q6.OE = ( !OE );
Q5.D = ( SEL & D5
# !SEL & Q1.PIN & Q2.PIN & Q3.PIN & Q4.PIN & Q5.PIN & Q6.PIN );
" ISTYPE 'INVERT'
Q5.C = ( CLK );
Q5.OE = ( !OE );
Q4.D = ( SEL & D4
" ISTYPE 'INVERT'
Q4.C = ( CLK );
Q4.OE = ( !OE );
Q3.D = ( SEL & D3
# !SEL & Q0.PIN & Q1.PIN & Q2.PIN & Q3.PIN & Q4.PIN & !Q6.PIN );
" ISTYPE 'INVERT'
Q3.C = ( CLK );
Q3.OE = ( !OE );
Q2.D = ( SEL & D2
# !SEL & Q0.PIN & Q1.PIN & Q2.PIN & Q3.PIN & !Q5.PIN & !Q6.PIN );
" ISTYPE 'INVERT'
Q2.C = ( CLK );
Q2.OE = ( !OE );
10
Q1.D = ( SEL & D1

# !SEL & Q0.PIN & Q1.PIN & Q2.PIN & Q3.PIN & Q4.PIN & !Q6.PIN
# !SEL & Q0.PIN & Q1.PIN & Q2.PIN & !Q4.PIN & !Q5.PIN & !Q6.PIN );
P16V8R Programmed Logic:

-------------------------------------------------------------------------------" ISTYPE 'INVERT'
Q1.C = ( CLK );
Q1.OE = ( !OE );
Q0.D = ( SEL & D0
# !SEL & Q0.PIN & Q1.PIN & Q2.PIN & Q3.PIN & !Q5.PIN & !Q6.PIN
# !SEL & Q0.PIN & Q1.PIN & !Q3.PIN & !Q4.PIN & !Q5.PIN & !Q6.PIN );
" ISTYPE 'INVERT'
Q0.C = ( CLK );
Q0.OE = ( !OE );
P16V8R Chip Diagram:
11
P16V8R Resource Allocations:

--------------------------------------------------------------------------------
P16V8R Product Terms Distribution:

--------------------------------------------------------------------------------
Signal
| Pin | Terms | Terms | Terms
Name
| Assigned | Used | Max | Unused
=========================================|==========|=======|=======|=======
Q6.D
| 13 | 5 | 8 | 3
Q5.D
| 14 | 5 | 8 | 3
Q4.D
| 15 | 5 | 8 | 3
Q3.D
| 16 | 5 | 8 | 3
Q2.D
| 17 | 5 | 8 | 3
Q1.D
| 18 | 5 | 8 | 3
Q0.D
| 19 | 5 | 8 | 3
==== List of Inputs/Feedbacks ====

Signal Name
| Pin | Pin Type
=========================================|==========|=========
CLK
| 1 | CLK
OE
| 11 | OE
D6
| 9 | INPUT
SEL
| 2 | INPUT
D5
| 8 | INPUT
D4
| 7 | INPUT
D3
| 6 | INPUT
D2
| 5 | INPUT
D1
| 4 | INPUT
12
D0
Q0.PIN
Q1.PIN
Q2.PIN
Q3.PIN
Q4.PIN
Q5.PIN
Q6.PIN
| 3 | INPUT
| 19 | COMB FB
| 18 | COMB FB
| 17 | COMB FB
| 16 | COMB FB
| 15 | COMB FB
| 14 | COMB FB
| 13 | COMB FB
Page 7
ispLEVER Classic 1.7.00.05.28.13 - Device Utilization Chart
Mon May 26 10:08:27 2014
Deplasare in inel
P16V8R Unused Resources:
--------------------------------------------------------------------------------
Pin | Pin | Product | Flip-flop

Number | Type | Terms | Type
=======|========|=============|==========
12 | BIDIR | NORMAL 7 | D
--------------------------------------------------------------------------------
13
P16V8R Resource Allocations:

--------------------------------------------------------------------------------
P16V8R Product Terms Distribution:

--------------------------------------------------------------------------------
Signal
| Pin | Terms | Terms | Terms
Name
| Assigned | Used | Max | Unused
=========================================|==========|=======|=======|=======
Q6.D
| 13 | 4 | 8 | 4
Q5.D
| 14 | 4 | 8 | 4
Q4.D
| 15 | 4 | 8 | 4
Q3.D
| 16 | 4 | 8 | 4
Q2.D
| 17 | 4 | 8 | 4
Q1.D
| 18 | 4 | 8 | 4
Q0.D
| 19 | 4 | 8 | 4
==== List of Inputs/Feedbacks ====
Signal Name
| Pin | Pin Type
=========================================|==========|=========
CLK
| 1 | CLK
OE
| 11 | OE
Q0.PIN
| 19 | COMB FB
Q1.PIN
| 18 | COMB FB
Q2.PIN
| 17 | COMB FB
Q3.PIN
| 16 | COMB FB
Q4.PIN
| 15 | COMB FB
Q5.PIN
| 14 | COMB FB
Q6.PIN
| 13 | COMB FB
S1
| 2 | INPUT
14
P16V8R Unused Resources:

-------------------------------------------------------------------------------Pin | Pin | Product | Flip-flop
Number | Type | Terms | Type
=======|========|=============|==========
3 | INPUT | - | 4 | INPUT | - | 5 | INPUT | - | 6 | INPUT | - | 7 | INPUT | - | 8 | INPUT | - | 9 | INPUT | - | 12 | BIDIR | NORMAL 7 | D
15

Proiect Electronica Digitala

Încărcat de

Informații document

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Proiect Electronica Digitala

Încărcat de

Drepturi de autor:

Formate disponibile

Proiect Electronic Digital

Registru deplasare n inel inversat

Fig.1. Registru paralel

de intrri paralele, parallel input, de unde i notarea PI. Evident, la

Registru serie (de deplasare)

Fig.2. Registru serie

S considerm un semnal de tact n care fronturile active sunt cele

Dintre aplicaiile posibile ale unei astfel de comportri amintim:

WHEN SEL THEN contor:=data

Mon May 26 10:08:27 2014

Q6.D = ( D6 & SEL

Q1.D = ( SEL & D1

P16V8R Programmed Logic:

P16V8R Chip Diagram:

P16V8R Resource Allocations:

P16V8R Product Terms Distribution:

==== List of Inputs/Feedbacks ====

Mon May 26 10:08:27 2014

Pin | Pin | Product | Flip-flop

P16V8R Resource Allocations:

P16V8R Product Terms Distribution:

P16V8R Unused Resources:

S-ar putea să vă placă și