4. FAMILIA DE CIRCUITE INTEGRATE NUMERICE CMOS (19.04.

04)


4.0. INTRODUCERE

Familia de circuite integrate CMOS a fost dezvoltat aproximativ n aceeai perioad cu familia
TTL, dar iniial a avut o extindere mai redus datorit timpilor de propagare mai mari i implicit a
frecvenei de operare mai reduse (cuprins tipic ntre 1 i 10 MHz). La realizarea acestor circuite sunt
folosite tranzistoare MOS cu canal n i canal p, evitndu-se utilizarea rezistenelor.

Familia CMOS ofer o serie de avantaje fa de circuitele TTL:
creterea densitii de integrare de circa zece ori, permind astfel integrarea unor funcii
suplimentare;
rezistena de intrare este foarte mare, curenii de intrare sunt foarte mici, ceea ce corespunde la
un factor de branament mai mare dect la TTL;
tehnologia este simpl, deci i ieftin;
puterea consumat n regim static este foarte mic, neglijabil;
este posibil folosirea unei plaje lrgite de tensiune de alimentare (pentru seria 4000, 318 V);
au o margine de zgomot (mult) mai mare dect cea ntlnit la familia TTL;

Dezavantajul major al seriei 4000 const n timpul de propagare mai mare dect la TTL, dar datorit
perfecionrilor tehnologice ulterioare timpul de propagare a fost redus considerabil la seriile CMOS
rapide.

Seriile CMOS utilizate n prezent sunt:
- seria 4000, aprut n 1972 care se folosete i n prezent n aplicaii industriale datorit marginii
de zgomot foarte mari. Poate fi utilizat n aplicaii n care frecvena semnalelor de la intrrile
circuitelor logice nu depete civa MHz, tensiunea de alimentare fiind V
DD
= 3 15 V, iar
marginea de zgomot depinde de tensiunea de alimentare: U
z
= 30% V
DD
.
- seriile CMOS rapide (74HCxxx, 74HCTxxx) dezvoltate dup 1980 au performane superioare
seriei 4000, prima variant fiind compatibil cu niveluri de tensiune de intrare CMOS (tensiunea
de alimentare fiind cuprins n intervalul 2 - 6V), iar cea de-a doua cu niveluri de tensiune de
intrare TTL, tensiunea de alimentare fiind cuprins n intervalul 4,5 5,5 V.
- seriile performante (74ACxxx, 74ACTxxx) au proprieti mbuntite fa de HC (tensiunea de
alimentare 6V), prima variant fiind compatibil cu niveluri de tensiune de intrare CMOS
(tensiunea de alimentare fiind cuprins n intervalul 2 - 6V), iar cea de-a doua cu niveluri de
tensiune de intrare TTL, tensiunea de alimentare fiind cuprins n intervalul 4,5 5,5 V.



4.1. SERIA 4000 CARACTERISTICI GENERALE

Seria 4000 se utilizeaz nc n aplicaii industriale datorit unei margini de zgomot ridicate
(0,3V
DD
), a plajei largi de tensiuni de alimentare (tipic 3 - 15 V i maxim 18 V) i a frecvenei maxime
de operare de ordinul MHz.
Pentru seria 4000 poarta fundamental este inversorul CMOS. n astfel de circuite se utilizeaz
tranzistoare MOS cu canal n i cu canal p. Pentru tipul n se folosesc tranzistoare cu canal indus cu
mbogire (figura 4.1). Deoarece n circuitele practice substratul tranzistorului cu canal p se leag la
cel mai pozitiv potenial din schem (V
DD
), iar substratul la tranzistorul n la cel mai negativ potenial
(notat V
SS
, care de obicei este masa - GND), pentru simplificarea reprezentrilor se vor utiliza
simbolurile alternative din figura 4.1, inspirate de tranzistoarele bipolare npn i pnp.

65


Figura 4.1. Tranzistoare MOS folosite n circuitele CMOS, simbol clasic i reprezentare simplificat.



Figura 4.2. Caracteristica I
d
U
GS
a tranzistoarelor MOS cu canal indus.

Din caracteristicile reprezentate n figura 4.2 se remarc faptul c pentru U
GS
= 0 V nici unul dintre
tranzistoare nu conduce. Conducia ncepe la depirea n modul a unei tensiuni de prag U
p
sau V
Th

care are o valoare tipic de 1,5 V pentru seria 4000. Perfecionrile tehnologice constante realizate n
ultimele decenii au condus la reducerea acestei tensiuni de prag la 1,25 V i ulterior chiar sub 1 V,
permind astfel apariia unor serii alimentate la 3,3 V (3 V), apoi la 2,5 V sau mai nou la 1,8 V.

La dimensiuni geometrice identice cele dou tranzistoare au parametri diferii. Cele cu canal n sunt
superioare din punct de vedere al conduciei, prezint o tensiune de prag mai mic i o rezisten n
conducie R
0N
(rezistena dintre dren i surs n conducie) mai redus; de asemenea funcioneaz la
frecvene mai ridicate. Schema electric a circuitelor din celelalte serii este similar cu cea din seria
4000.


4.2. INVERSORUL CMOS

Inversorul CMOS (figura 4.3) este poarta fundamental din seria 4000. Rolul elementelor din schem:
- R
1
i D
1
asigur limitarea tensiunilor de intrare pozitive la valoarea U
iMax
= V
DD
+ U
d
;
- R
2
i D
2
(diod distribuit) protejeaz stratul de oxid al porii fa de tensiunile de intrare negative
care pot apare n regim tranzitoriu;
- T
1
i T
2
formeaz etajul inversor cu dou tranzistoare complementare ce funcioneaz n
contratimp;
- fiecare tranzistor e nsoit de o diod parazit intrinsec conectat n antiparalel cu tranzistorul.

Pentru a obine timpi de comutare apropiai pentru tranziiile ieirii din L n H i din H n L, este
necesar egalizarea rezistenelor dren-surs n conducie R
0N1
= R
0N2
, de aceea dimensiunile celor
dou tranzistoare sunt diferite:
1 2
) 3 2 (
T T
L
Z
L
Z

.

66


Figura 4.3. Inversorul CMOS schema electric, schema simplificat, simbol.

4.2.1. Analiza funcionrii inversorului n regim static

Pe baza analizei grafice prin suprapunerea caracteristicilor i
d1
= f(U
GS1
) i i
d2
= f(U
GS2
), innd cont c
U
1GS
= u
i
i U
2GS
= u
i
V
DD
, iar ieirea este n gol, n figura 4.4 sunt reprezentate caracteristicile
tensiune curent pentru ambele tranzistoare.



Figura 4.4. Caracteristicile reunite curent-tensiune ale tranzistoarelor din inversorul CMOS.

Dac:
- 0 < u
i
< U
P1
, T
1
este blocat, iar T
2
ar putea conduce (dac ar avea pe unde);
- U
P1
< u
i
< V
DD
U
P2
, ambele tranzistoare conduc i curentul de conducie simultan (cu ieirea n
gol) este i
T1,T2
= min{i
D1
, i
D2
}
- V
DD
U
P2
< u
i
< V
DD
, T
2
este blocat, iar T
1
ar putea s conduc (dac ar avea pe unde).

Pentru a evita regiunea de conducie simultan, V
DD
se alege astfel nct s respecte condiia: V
DD

U
p1
+ |U
p2
|. Deoarece tensiunea de prag la seria 4000 este U
p1
= - U
p2
= 1,5 V, rezult V
DDmin
= 3 V. n
cazul n care V
DD
U
p1
+ |U
p2
|, inversorul va prezenta o caracteristic de transfer cu histerez
[Ardeleanu]. Considernd V
DD
U
p1
+ |U
p2
| se va analiza funcionarea inversorului CMOS.

Considernd A = 0 logic, adic u
i
= U
iL
= 0, rezult c T
1
este blocat, iar T
2
conduce. Tensiunea de
ieire este u
0
= U
0H
= V
DD
. Ieirea Y este n 1 logic.
Dac A = 1 logic, u
i
= U
iH
= V
DD
, T
1
conduce (u
1GS
= V
DD
), T
2
este blocat (u
g2GS
= u
i
- V
DD
= 0), de
unde rezult c u
o
= 0 V, ieirea Y fiind n 0 logic.

n concluzie, circuitul funcioneaz ca inversor. Puterea consumat n regim static are valoare foarte
mic corespunztoare curentului rezidual al tranzistorului blocat (10 W pentru un circuit la care
poarta este realizat dintr-un strat de Al, respectiv de 1 W pentru poart din Si).

Caracteristica de transfer (figura 4.6) depinde de tensiunea de alimentare V
DD
i se reprezint pentru o
anumit valoare a acesteia.

67


Figura 4.5. Funcionarea inversorului CMOS n regim static.



Figura 4.6. Caracteristica de transfer a inversorului CMOS.



Figura 4.7. Inversorul CMOS schema de simulare CircuitMaker.



Figura 4.8. Simularea CircuitMaker a caracteristicii de transfer a inversorului CMOS.


68

4.2.2. Analiza funcionrii n regim dinamic

Comportarea dinamic este determinat de constantele de timp C
p
R
ON1
i C
p
R
ON2
.
a.) Pentru tranziia ieirii din starea SUS n starea JOS, T
1
intr n conducie i C
P
se va descrca
pe R
0N1
.
b.) Pentru tranziia ieirii din starea JOS n starea SUS, T
2
intr n conducie, C
P
se ncarc prin
R
0N2
n aproximativ aceeai durat.

Dei tranzistorul MOS comut mai rapid dect cel bipolar, din cauza capacitii parazite C
P
relativ
mari aferente seriei 4000, timpul de propagare t
p
este relativ mare. Expresia C
p
ine cont de capacitatea
intrinsec de ieire a inversorului (C
0
), de capacitatea traseelor conductoare (C
con
) i de capacitatea
parazit a tuturor intrrilor porilor conectate la ieire:

+ + =
n
i con o P
C C C C
1
;

Timpii de propagare tipici obinui pentru seria 4000 sunt:
- t
p
= 60 ns (pentru poarta din Al),
- t
p
= 40 ns (pentru poarta din Si).


4.2.3. Puterea consumat n regim dinamic

Puterea total disipat de inversorul CMOS este format din puterea disipat n regim static Pst i cea
n regim dinamic Pd. Dac sarcina inversorului este un alt circuit CMOS, Pst are valori extrem de mici
i este neglijabil.
Puterea disipat n regim dinamic are dou componente: P
d
= P
d1
+ P
d2
.
- P
d1
este puterea consumat datorit condiiei simultane a tranzistoarelor ntr-un interval relativ
scurt de timp;
- P
d2
este puterea consumat datorit ncrcrii repetate a capacitii parazite de la ieirea circuitului.

Pentru P
d1
se poate scrie:
; 2 2
1
0 0
2 , 1 2 , 1 1

= =
f f
t t
T T DD T T DD d
dt i fV dt i V
T
P

t
U
iH
u
i
i
T
1
T
2
T
2 /










Figura 4.9. Curentul de conducie simultan i
T1T2
.

Reducerea P
d1
implic micorarea tensiunii de alimentare V
DD
i a duratei fronturilor t
f
. Pentru t
f
< 100
ns, P
d1
este neglijabil fa de P
d2
. Graficul din figura 4.10 ilustreaz aceast dependen la diferite
tensiuni de alimentare V
DD
.


69



Figura 4.10. Dependena P
d1
de durata fronturilor, n funcie de tensiunea de alimentare V
DD
.

Pentru calculul P
d2
, trebuie avut n vedere c n fiecare perioad, la tranziia din starea JOS n starea
SUS, are loc ncrcarea C
p
, energia necesar ncrcrii fiind:
2
2
DD P
C
V C
W
p
=
ncrcarea se face prin R
20N
, energia disipat pe aceasta rezisten fiind exprimat prin urmtoarea
integral: , unde

=
0
20N
2
dt
2 0
R i W
Cp R
N
Cp R
t
DD
Cp
e
R
V
i
N 20
N 20

= , de unde rezult:

2
| ] [
2
dt
2
0
2
2ON
N 20
2
20N
0
2
2
20N
2
20 20N
2 0
DD p Cp R
t
p
DD
Cp R
t
DD
R
V C
e
C R
R
V
R e
R
V
W
N
N
= = =

Energia absorbit pentru fiecare perioad este
2
2
DD p
din
V C
W = i deoarece P
d2
= 2 f W
din
, rezult:
2
2 DD p d
V C f P = (4.1)

n foile de catalog se specific de obicei capacitatea de calcul a puterii dinamice cu ieirea n gol C
p0
.

2
2 DD p d
V C f P = ; , unde C

=
+ + =
N
k
ik p
C C C C
1
con 0
0
se d n catalog, C
con
reprezint capacitatea
conexiunilor i C
ik
este dat n catalog pentru fiecare intrare (valorile tipice fiind cuprinse ntre 5 i 15
pF).












70

4.3. ALTE CIRCUITE ELEMENTARE DIN FAMILIA CMOS

4.3.1. Circuitul I-NU



Figura 4.11. Circuitul I-NU i circuitul SAU-NU din seria CMOS.

n aceste scheme nu s-a mai reprezentat circuitul de protecie rezisten-diod, deoarece ele nu au nici
un rol n funcionarea normal a circuitului.

Tabelul 4.1
Funcionarea porii I-NU CMOS
A B T
1a
T
1b
T
2a
T
2b
Y
0
0
1
1
0
1
0
1
blocat
blocat
conduce
conduce
blocat
conduce
blocat
conduce
conduce
conduce
blocat
blocat
conduce
blocat
conduce
blocat
1
1
1
0

Dac A = 0, B = 0, T
1A
, T
1B
sunt blocate, iar T
2A
, T
2B
conduc. T
2A
, T
2B
pot fi comparate cu nite
rezistene relativ mici (zeci, sute ), ieirea este SUS, u
0
= V
DD
.
Dac A = 0 (1) i B = 1 (0), T
1A
(T
1B
) este blocat i T
1B
(T
1A
) ar putea conduce. Unul din
tranzistoarele T
2A
, T
2B
conduce, deci i n acest caz ieirea este SUS, u
0
= V
DD
.
Dac A=1, B=1, T
1A
, T
1B
conduc, iar T
2A
, T
2B
sunt blocate, deci u
0
= 0.

4.3.2. Circuitul SAU-NU

Tabelul 4.2
Funcionarea porii SAU-NU CMOS
A B T
1a
T
1b
T
2a
T
2b
Y
0
0
1
1
0
1
0
1
blocat
blocat
conduce
conduce
blocat
conduce
blocat
conduce
conduce
conduce
blocat
blocat
conduce
blocat
conduce
blocat
1
0
0
0

Dac A = 0, B = 0, T
1A
, T
1B
sunt blocate, iar T
2A
, T
2B
conduc; ieirea este SUS, u
0
= V
DD
;
Dac A = 1 (0), B = 0 (1), unul din tranzistoarele T
1
este n conducie, iar unul dintre
tranzistoarele T
2
este blocat, (iar cellalt ar putea conduce, dar nu are pe unde), deci ieirea
este legat la mas, Y = 0 logic;
Dac A = 1, B = 1, T
1A
, T
1B
conduc, iar T
2A
, T
2B
sunt blocate, ieirea este i n acest caz legat
la mas, Y = 0 logic.
71
Comparnd cele dou variante de circuite (I-NU cu SAU-NU) din punct de vedere al ariei de siliciu
ocupate: se prefer ca tranzistoarele conectate n serie s fie cu canal n, deoarece rezistena n
conducie R
0N
este mai mic (pentru cele cu canal p trebuie mrit aria de siliciu pentru a pstra acelai
R
0N
).


4.4. REGULI DE UTILIZARE A CIRCUITELOR CMOS

1. Nici o intrare a unui circuit logic CMOS nu se las flotant, ci se conecteaz la un
potenial bine stabilit: U
L
sau U
H
n funcie de tipul circuitului.
a. O posibilitate de conectare pentru porile I-NU, respectiv I este polarizarea cu o
tensiune V
DD
, n acest caz rezistena Rp utilizat la circuitele TTL nu mai este
necesar.
b. La circuitele SAU, respectiv SAU-NU polarizarea se realizeaz prin legare direct
la mas (figura 4.11).
c. Intrrile nefolosite se pot lega la alte intrri folosite (figura 4.12), cu dezavantajul
legat de multiplicarea capacitii de intrare C
i
(crete proporional i curentul de
intrare, dar rmne la o valoare neglijabil).



Figura 4.12. Pentru porile SAU-NU, SAU, intrrile nefolosite se conecteaz la mas sau U
iL
.



Figura 4.13. Indiferent de tipul porii, intrrile nefolosite se pot lega la alte intrri.

2. Intrrile porilor nefolosite pot fi conectate ori la mas, ori la V
DD
, puterea consumat
fiind aceeai (neglijabil).

3. Este interzis interconectarea ieirilor a dou sau mai multe circuite logice, dac exist
posibilitatea ca aceste ieiri s ajung la niveluri logice diferite. n figura 4.13 este
prezentat o situaie n care ieirile pot fi interconectate legnd n paralel att intrrile
ct i ieirile unor pori din aceeai capsul.



Figura 4.14. Posibilitate de interconectare a ieirilor a dou circuite CMOS.

72
4. Niciodat ieirile circuitelor logice nu se conecteaz direct la mas sau V
DD
.

5. Cerinele de decuplare ale circuitelor integrate CMOS sunt mult diminuate fa de
omoloagele TTL datorit consumului de curent mai redus. Un singur condensator de
decuplare de 100 nF la fiecare rnd de 10 15 circuite CMOS i un condensator
electrolitic de 10 ... 100 F pentru ntreaga plac sunt de obicei suficiente.

6. Dac se interconecteaz dou sau mai multe subcircuite CMOS care sunt alimentate de la
surse diferite, respectiv comandate de la un generator de impulsuri, este necesar
respectarea unei anumite succesiuni n conectarea surselor de alimentare, respectiv a
generatorului de impulsuri.

C
3
C
2
U
d2
U
d1
G.i.

C
1
R
d
1
Ud
Ud1
Ud2
C
f
d
2


Figura 4.15. Secvena de alimentare / decuplare pentru echipamentele CMOS este strict.

La conectare ordinea este: V
DD2
V
DD1
GI. La deconectare ordinea este invers: GI V
DD1
V
DD2

Daca am conecta mai nti V
DD1
, iar V
DD2
este neconectat, atunci valoarea lui: C
f
=0. Dac dup
conectarea lui U
d1
ieirea lui C
f
ajunge n starea H, apare un curent a crui valoare e determinat doar
de R
0N2
i R. Se va ajunge la distrugerea diodei d
1
. Acelai lucru se ntmpl dac apar impulsuri la
intrarea lui C
f
sau generatorul de impulsuri este conectat nainte de V
DD1
.

7. Exist cerine speciale referitor la manipularea sau stocarea acestor circuite derivate din
dorina de a minimiza efectele descrcrilor electrostatice (ESD electrostatic
discharge).

Toate circuitele electronice sunt susceptibile la distrugere datorit descrcrilor electrostatice. Corpul
omenesc se poate uor ncrca electrostatic la poteniale de peste 30.000 V, prin simpla deplasare pe
un covor, purtarea unui plover sau mngierea unei pisici. Prin simpla atingere a unui circuit
electronic sarcinile astfel stocate sunt n contact direct cu circuitul. Tranzistoarele i circuitele
integrate CMOS sunt n primul rnd sensibile la sarcini electrostatice datorit impedanei mari de
intrare i a stratului subire de dioxid de siliciu care se poate astfel uor strpunge. Rezultatul
strpungerii este ireversibil i circuitul sau dispozitivul este distrus.
Productorii de dispozitive, circuite i echipamente electronice acord problemelor ESD o atenie
sporit. Chiar dac marea majoritate a circuitelor MOS moderne au reele de protecie formate din
rezistoare i diode (asemntoare celor din figura 4.3), urmtoarele msuri de prevedere sunt general
valabile:
a. Circuitele integrate MOS se pstreaz n iple speciale antistatice, n folii de aluminiu sau
materiale speciale conductoare. Aceasta conduce la egalizarea potenialelor tuturor pinilor i
prin urmare nu pot apare tensiuni periculoase ntre pini.
b. Dup extragerea circuitului din materialul antistatic, acesta se va monta imediat pe placa de
circuit imprimat. Se va evita atingerea pinilor cu mna.
c. n echipament intrrile nefolosite ale circuitelor MOS nu se las neconectate, deoarece acestea
tind s acumuleze sarcini electrostatice.
d. La transport conectorii plcilor se scurtcircuiteaz, iar plcile se transport n folii antistatice
conductoare. Se evit atingerea conectoarelor cu mna.
73
e. La lipire operatorul folosete o brar special metalic legat la pmntare prin intermediul
unei rezistene de 1M pentru a descrca eventualele sarcini electrostatice. Rezistena elimin
riscul electrocutrii dac din accident sunt atinse puncte aflate la un potenial ridicat.
f. Operatorul uman va purta un echipament adecvat (de exemplu o pereche de accesorii
conductoare peste pantofi pentru a micora rezistena de contact la pmnt).
g. asiul tuturor echipamentelor, vrful letconului sau staiei de lipit se conecteaz la pmntare
pentru a preveni acumularea de sarcini electrostatici.


4.5. PARAMETRII CIRCUITELOR CMOS DIN SERIA 4000

Niveluri de tensiune garantate (pentru V
DD
= 5 V)
U
iLMax
= 1,5 V; U
0LMax
= 0,05 V; U
iHMax
= 3,5 V; U
0Hmin
= 4,95 V. Aceste valorile sunt utile pentru a
putea determina marginea de zgomot.



Figura 4.16. Niveluri de tensiune pentru seria CMOS 4000.

Tabelul 4.2
Nivelurile de tensiune pentru seria CMOS 4000, alimentare la 5 V
Tensiunea min [V] tipic [V] maxim [V]
V
0H
4,95
V
0L
0,05
V
IH
70% V
DD
= 3,5 V
V
IL
70% V
DD
= 1,5 V


Marginea de zgomot
n cazul circuitelor CMOS marginea de zgomot depinde de tensiunea de alimentare VDD. Cu
i se noteaz marginea de zgomot permis cnd ieirea se afl n starea H, respectiv
starea L.
ZH
U
ZL
U

Pentru se poate scrie (figura 4.16):
ZH
U

DD DD DD oHmin min iH
% 30 - % 70 V 45 , 1 95 , 4 5 , 3 V V V U U U
ZH
= = = =
.

74


Figura 4.17. Determinarea marginii de zgomot n starea SUS.

Pentru se poate scrie (figura 4.17):
ZL
U

V U U U
ZL
45 , 1 05 , 0 5 , 1
oLMax iLMax
+ = = =
.



Figura 4.18. Determinarea marginii de zgomot n starea JOS.

Rezult pentru marginea de zgomot a circuitelor CMOS:
DD
30%V U
Z
, sau de 1,45 V n cazul
particular al alimentrii la 5 V. Trebuie subliniat c dei aceast valoare este mult mai mare dect cea
de la circuitele TTL, n practic marginea de zgomot este i mai mare deoarece tensiunea de prag U
Th

la care are loc comutarea ieirii dintr-o stare n alta este cuprins ntre 0,45 V
DD
i 0,55 V
DD
. Aceste
valori conduc la o margine de zgomot practic (dar negarantat de productor) de 0,45 V
DD
0,05 V
0,45 V
DD
, adic de 2,2 V n cazul alimentrii la 5 V, valoarea foarte apropiat de cea ideal (2,5 V).

Curenii de intrare
I
iLMax
= I
iHMax
= 0 (0,1 ... 1 A).

Factorul de branament
Datorit valorii mici a curentului de intrare (sub 1 A), valoarea factorului de branament N = N
L
=
N
H
este foarte mare (pentru cureni maximi de ieire de civa miliamperi). Cele mai multe circuite
logice din familia CMOS se fabric cu un curent de ieire I
0
= 3...4 mA, deci au factorul de branament
foarte mare n regim static. n practic factorul de branament este limitat de valoarea C
p
a crei
component principal este C
i
. Creterea C
p
duce la nrutirea comportamentului dinamic al
circuitului (C
i
= 5 15 pF). n concluzie, factorul de branament se limiteaz din cauza funcionrii n
regim dinamic la o valoare maxim de 50.

Curentul de alimentare
Curentul de alimentare n regim static este neglijabil (A) iar n regim dinamic depinde de frecvent,
C
p
i V
DD
(vezi relaia 4.1).

Puterea disipat de o poart CMOS
Puterea medie este specificat pentru un semnal dreptunghiular cu factor de umplere 50% aplicat la
intrarea circuitului. P
D
este specificat n foile de catalog ale diverilor productori. Studiind graficul
din figura 4.18 se observ c la frecvene de pn la circa 1 MHz, un circuit CMOS disip o putere
mai mic dect unul TTL LS; peste aceast limit, mai avantajoase sunt circuitele LS.



75



Figura 4.19. Comparaie ntre puterea disipat de un circuit CMOS i unul TTL LS.

Timpul de propagare
Timpul de propagare (figura 4.20) se definete similar cu cel de la circuitele TTL. n acest caz U
L
= 0
i U
H
= V
DD
. Punctele de msur sunt specificate tot la 50% din nivelul U
H
. n cazul seriei 4000, t
pHL
i
t
pLH
sunt egale, iar t
p
= 40 ... 100 ns (depinde de tensiunea de alimentare, fabricant, etc).



Figura 4.20. Definirea timpilor de propagare t
pHL
i t
pLH
i circuitul de msur aferent.

Factorul de merit
Factorul de merit este dependent de frecvena de operare i are valori cuprinse ntre 0,1 pJ n regim
static i 50 pJ la 10 MHz.

4.6. ALTE SERII DIN FAMILIA CMOS

Sunt realizate cu diferene mici privind schema dar fabricate ntr-o tehnologie mai nou care a
permis reducerea dimensiunilor componentelor i a C
p
, L
p
conducnd la obinerea unor performane
superioare.

4.6.1. Seria CMOS rapid 74HCxxx, 74HCTxxx
O singur serie, cu dou variante, HC se alimenteaz de la 26V, iar HCT de la 4,5 la 5,5V.
Varianta HC poate comanda circuite TTL dac I
OM
este suficient de mare (n funcie de numrul
ntrrilor comandate), dar nici un circuit din familia TTL nu poate comanda un circuit HC deoarece
V0HTTL nu este suficient de ridicat (sunt necesari minim 3,5 V). Aceasta deficien se corecteaz cu
varianta HCT, care are avantajul c poate comanda circuite TTL i datorit nivelurilor de tensiune de
intrare TTL, orice circuit TTL poate comanda un circuit HCT. Aceast compatibilitate se asigur prin
76
reducerea pragurilor de deschidere a celor dou tranzistoare complementare de la intrare. Curentul de
ieire al variantei HCT este de obicei mai mare dect la HC.

Parametrii ambelor variante: Caracteristica de transfer:

u
o
u
i
U
OH
H
CT
H
CT
1,3V 2,25V
5V
5V
H
c
t
p
=9ns
I
OM
=4mA (HC)
I
OM
=6mA (HCT)
P
C
=2,55W/inversor






4.6.2. 74ACxxx, 74ACTxxx (seria performant)
Caracteristica de transfer similar, parametrii superiori:
t
p
=34ns (C
p
= 15pF)
I
OM
=6mA (AC)
I
OM
=24mA (ACT)
P
C
=5W/inversor


Tabelul 4.3
Principalii parametri ai seriilor de circuite integrate CMOS
74...
Parametru Seria 4000
HC HCT AC ACT AHC AHCT
Parametri dinamici
Timpul de propagare [ns] 7 7 5 5 3,7 3,7
Puterea disipat static [W] 2,75 2,75 0,55 0,55 2,75 2,75
Factorul de merit [pJ]
Frecventa maxima de operare [MHz] 50 50 160 160 170 170
Niveluri de tensiune
V
0Hmin
4,95 4,9 4,9 4,9 4,9 4,4 3,15
V
0LMax
0,05 0,1 0,1 0,1 0,1 0,44 0,1
V
iHmin
3,5 3,5 2,0 3,5 2,0 3,85 2,0
V
iLMax
1,5 1,0 0,8 1,5 0,8 1,65 0,8
Marginea de zgomot
V
0Hmin

V
0Hmin

Curentul de ieire
I
0HMax
[mA]
I
0LMax
[mA] 4 4 24 24 8 8


4.6.3. Seria BiCMOS

Este o combinaie ntre tehnologia cu tranzistoare bipolare i tranzistoare MOS. Se folosesc n
aplicaii n care circuitele logice trebuie s furnizeze la ieire cureni mari la o rezisten de ieire ct
mai mic. Servesc pentru comandarea magistralelor din circuitele integrate pe scara larg i foarte
larg. Combin proprietile tranzistoarelor MOS (rezisten de intrare foarte mare, curent de intrare
redus, factor de branament ridicat, putere disipat redus, densitate de integrare mai mare) cu
avantajele oferite de etajele de ieire cu tranzistoare bipolare SchottkyTTL (curent de ieire mare,
rezisten de ieire sczut).
77

Se compar un inversor TTL cu unul BiCMOS
TTL: BiCMOS:












A
y= A
U
T
2
T
2
y= A
U
T
3
R
A
Figura 4.22. Inversor TTL LS i BICMOS.

Comparaie: Att pentru Y = 0 ct i pentru Y = 1 se elimin puterea disipat pe rezistena R.
Densitatea de integrare este cuprins ntre cea a circuitelor TTL i cea a circuitelor CMOS (2, 3-ori
mai mare dect la TTL).
Se fabric i ABT (Advanced BiCMOS Tehnology) circuite logice pentru comanda magistralelor.


4.6.4. Seriile de tensiune redus (LV, LVT - low voltage)

S-au produs n anii 90 n scopul reducerii puterii absorbite n regim dinamic, mai ales pentru
echipamentele portabile. n relaia P
d
=P
d1
+ P
d2
dac t
t
< 100 ns se poate neglija P
d1
, deci
P
d
= f C
P
2
DD
V
.
Tensiunea de alimentare este U
d
= 2,7 3,6V, tipic U
dn
=3,3V.
Dac tensiunea de alimentare scade, atunci scad nivelurile logice, crete rezistena R
0N
a
tranzistorului. Pentru a compensa creterea rezistenei R
0N
se reduc tensiunile de prag ale
tranzistoarelor MOS folosite.

ACRONIM TEHNOLOGIA FOLOSIT t
p
Observatii
74LVxxx
74LVCxxx
74ALVCxxx
74LVTxxx
CMOS; 2m
CMOS; 0,8m
CMOS; 0,8m
BiCMOS; 0,8m
9ns
4ns
3ns
2,4ns
U
dn
=3,3V
U
dn
=3,3V (5V)
U
dn
=3,3V; 2,5V
U
dn
=5V; I
OHM
=32mA; I
OLM
=64mA

Tabelul 4.3
Principalii parametri ai seriilor de circuite integrate CMOSde joas tensiune i BiCMOS
Parametru Seria LV ALVC AVC ALVT ALB
Parametri dinamici
Timpul de propagare [ns] 18 3 1,9 3,5 2
Puterea disipat [mW]
Factorul de merit [pJ]
Frecventa maxima de operare [MHz]
Niveluri de tensiune
V
DD
2,7-3,6 2,3-3,6 1,65-3,6 2,3-2,7 3-3,6
V
0Hmin

V
0LMax

V
iHmin
3,5 2,0 3,5 2,0 3,85
V
IL
0,8 0,8 0,7 0,8 0,6
Curentul de ieire
I
0LMax
= I
0HMax
[mA] 6 12 8 32 25
78

4.7. POARTA DE TRANSMISIE

Poarta de transmisie (numit i de transfer) este un circuit specific tehnologiei CMOS, neavnd un
echivalent TTL. Rolul acestei pori este de ntreruptor (comandat digital) att pentru semnale
analogice ct i pentru semnale numerice. Dac intrarea de control este n 1 logic, ntreruptorul este
nchis. Dac Cntl = 0, atunci ntreruptorul este deschis.



Figura 4.23. Funcionarea simplificat a porii de transmisie CMOS.

Schema electric simplificat a porii de transmisie este prezentat n figura 4.24. T
1
este un tranzistor
MOS cu canal n care are substratul conectat la masa sursei de alimentare (sau la un potenial negativ
V
SS
), iar T
2
este cu canal p i are substratul conectat la V
DD
. Circuitul se realizeaz simetric, ceea ce d
posibilitatea permutabilitii intrrii In cu ieirea Out, de aceea uneori aceste terminale se mai noteaz
cu In/Out, respectiv Out/In.

Rezistena electric dintre intrare i ieire depinde de starea de conducie sau blocare a celor dou
tranzistoare, fiind cuprins ntre R
ON
cteva zeci de ohmi pentru Cntl = 1 (comutator nchis), respectiv
R
OFF
minim zeci de megaohmi pentru Cntl = 0 (comutator deschis).

Pentru o funcionare corect este necesar ca rezistena de sarcin conectat la ieire s fie mult mai
mic dect R
OFF
i mult mai mare dect R
ON
: R
ON
<< R
S
<< R
0FF
.



Figura 4.24. Schema electric a porii de transmisie CMOS.

Pentru nceput se va considera cazul alimentrii asimetrice, cu V
SS
= Gnd. Analiza funcionrii se
realizeaz pentru variaia u
i
i Cntl lund cele dou valori posibile. Tensiunile gril-surs pentru cele
dou tranzistoare sunt: u
1GS
= V
DD
- u
i
i u
2GS
= Vss u
i
= - u
i

a. Cazul A = 1 logic. T
1
conduce pentru valori negative ale u
i


i pentru u
i
< V
DD
U
P1
, iar T
2

conduce pentru u
i
> |U
P2
|, unde |U
P2
| reprezint tensiunea de prag. Curentul este i
i
= i
d1
+ i
d2

b. Cazul A = 0 logic . T
1
conduce pentru u
i
< - U
P1
, iar T
2
conduce pentru u
i
> V
DD
+ |U
P2
|.

n concluzie ambele tranzistoare sunt blocate pentru -U
P1
< u
i
< V
DD
+ |U
P2
|.
79


Figura 4.25. Caracteristica de transfer a tranzistoarelor MOS din poarta de transmisie CMOS.



Figura 4.26. Caracteristica de transfer combinat a tranzistoarelor MOS din poarta de transmisie.



Figura 4.27. Comanda tranzistoarelor din poarta de transmisie.

Circuitul 4016 (figura 4.28) este format din patru pori de transmisie, fiecare dintre ele avnd structura
din figura 4.24. Alimentat la V
DD
= 5 V i V
SS
= 0 V, circuitul poate multiplexa tensiuni analogice ntre
0,5 V i V
DD
0,5 V, adic ntre 0,5 i 4,5 V, n condiiile n care comanda se realizeaz la niveluri de
tensiune CMOS. Pentru a putea multiplexa tensiuni alternative, circuitul trebuie alimentat la V
DD
= 5 V
i V
SS
= - 5 V, ceea ce nu reprezint o problem deosebit. Mai complicat este ns este comanda
terminalului Cntl, care n acest caz este 1 logic pentru 5 V i 0 logic pentru 5 V, fiind necesar o
translatare a nivelului de tensiune continu. Dei exist circuite integrate CMOS care realizeaz
aceast deplasare de nivel ( de exemplu 4054), n acest caz este mai eficient utilizarea unui circuit
integrat de tip 4316 care nglobeaz i etajul de deplasare de nivel de tensiune (figura 4.30).

n figura 4.20 este prezentat comanda unei pori de transfer alimentat asimetric cu un semnal
sinusoidal la care este adugat o component continu.
80


Figura 4.28. Comutatorul bilateral cvadruplu 4016 (74HC4016).

i
d1
i
d2
i
d
u
d
Up1
U
d Up2
E= 0
-
U
i0










Figura 4.29. Aplicarea unei tensiuni sinusoidale cu o component continu.



Figura 4.30. Comutatorul bilateral diferenial cvadruplu 4316 (74HC4316).


81
4.7.1. Aplicaii ale porii de transmisie

1. Demultiplexoare analogice



Figura 4.31. Demultiplexor analogic cu 4016 (tensiuni pozitive).



Figura 4.32. Demultiplexor analogic cu 4316 (tensiuni alternative).

82

2. Amplificator cu ctig controlat digital [Ardeleanu, 257].



Figura 4.33. Amplificator cu ctig controlat digital).

4.7.2. Poarta SAU-EXCLUSIV

Pentru a realiza funcia SAU-EXCLUSIV pe poate recurge la schema din figura 2.25, care ar
corespunde la 16 tranzistoare MOS. O rezolvare utiliznd o poart de transfer este prezentat n figura
4.35, ea fiind utilizat n circuitele CMOS 4030.



Figura 4.35. Poarta SAU-EXCLUSIV CMOS, schema bloc.

Cnd A = 0, tranzistoarele T
1
, T
2
i T
3
sunt blocate iar poarta de transmisie este n conducie, ieirea y
fiind egal cu B dublu negat. Cnd A = 1, poarta de transmisie este blocat, T
3
este n conducie, T
1
i
T
2
funcioneaz ca un inversor standard (sursa lui T
1
este conectat la 0 = A ) iar B y = (tabelul 4.x).
Implementarea cu 4 pori I-NU ar fi necesitat 16 tranzistoare i un timp de propagare mai ridicat.



83
Tabelul 4.x
Funcionarea porii SAU-EXCLUSIV
A B PT T
3
T
2
T
1
y Y
0 0 ON OFF OFF OFF B 0
0 1 ON OFF OFF OFF B 1
1 0 OFF ON ON ON B 1
1 1 OFF ON OFF ON B 0

4.7.3. Multiplexorul analogic

n tehnologie CMOS se fabric trei tipuri de multiplexoare analogice:
- 4051, multiplexor analogic cu 8 intrri;
- 4052, 2 multiplexoare analogice cu cte 4 intrri;
- 4053, 3 multiplexoare analogice cu cte 2 intrri.

Fiecare variant de multiplexor conine un etaj de translatare a nivelului tensiunii de comand,
acceptnd niveluri de tensiune CMOS pe pinii de control, pentru tensiuni analogice pe pinii I/O
pozitive i sau negative. Aceste circuite au trei pini de alimentare: V
DD
tensiunea standard pozitiv de
alimentare, V
SS
masa i V
EE
tensiunea negativ de alimentare. De exemplu pentru V
DD
= 5 V i V
SS

= -5 V, se pot multiplexa tensiuni analogice de maxim 4,5 V, comanda fiind realizat cu niveluri
CMOS (0 i 5 V).
Deoarece conducia prin poarta de transfer este bilateral, oricare dintre aceste circuite poate funciona
att ca multiplexor analogic, ct i ca demultiplexor analogic. Intrrile de control A, B i C selecteaz
poarta de transfer activ.



Figura 4.36. Multiplexorul CMOS 4051, schem bloc conform foii de catalog.

84


Figura 4.37. Multiplexorul CMOS 4052, schem bloc conform foii de catalog.



Figura 4.38. Multiplexorul CMOS 4053, schem bloc conform foii de catalog.





85
4.7.4. Aplicaii ale multiplexorului analogic

1. Reea de condensatoare controlat digital Ardeleanu 257



Figura 4.39. Reea de condensatoare controlat digital.

2. Generator de curent programabil digital Ardeleanu 265


Figura 4.40. Generator de curent programabil digital.

3. Amplificatoare cu ctig controlat digital Ardeleanu 268



Figura 4.41. Amplificator neinversor cu ctigul controlat digital.




Figura 4.42. Amplificator inversor cu ctigul controlat digital.

4. Amplificator cu polaritatea controlat digital Ardeleanu 269



Figura 4.43. Amplificator cu polaritatea controlat digital.



4.8. CIRCUITE CMOS CU TREI STRI

Dezvoltate iniial n tehnologia TTL, circuitele cu trei stri din familia CMOS se pot realiza n mai
multe variante de implementare, care vor fi analizate pe rnd n continuare.
a. Folosind tranzistoare de izolare pentru trecerea n starea de impedan ridicat, HiZ;
b. folosind o poart de transmisie ntre ieire i sarcin;
c. folosind un inversor CMOS i circuite logice suplimentare pentru asigurarea blocrii
ambelor tranzistoare din etajul de ieire;
86

a. Prima variant (figura 4.44).

Cazul nEN = 0: T
iz2
, T
iz1
conduc. Suntem n starea N (normal) de funcionare.
A = 0 Y = 1
A = 1 Y = 0

Cazul nEN = 1: T
iz2
, T
iz1
blocate. Circuitul se afl n starea de nalt impedan HiZ.

Dezavantaj: n starea normal rezistenelor R
ON1
i R
ON2
li se adaug R
ONiz
a tranzistoarelor de izolaie.
Capacitatea parazit nu se mai ncarc numai prin rezistena R
0N
. Durata tranziiei, a ncrcrii i
descrcrii capacitii parazite crete datorit constantei de timp (R
0N2
+R
0Niz2
)C
P
. Frecvena maxim de
lucru este mai mic, iar aria de Si mai mare.



Figura 4.44. Inversor CMOS trei stri schem (varianta I) i simbol.

b. Conectarea la ieirea unui circuit normal a unei pori de transmisie (figura 4.45).



Figura 4.45. Circuit CMOS trei stri schem (varianta II).

EN = 1 A Y = , EN = 0 Y Z

c. Utilizarea unui circuit logic suplimentar pentru blocarea ambelor tranzistoare de la ieire,
atunci cnd ieirea se afl n starea Z (figura 4.46).

87


Figura 4.46. Inversor CMOS trei stri schem (varianta III).

Pentru EN = 1 att P
1
, ct i P
2
funcioneaz ca inversoare;
Dac A = 1 T
2
conduce i T
1
blocat Y = 1.
Dac A = 0 T
1
conduce i T
2
blocat Y = 0

Pentru EN=0: poarta P
1
are ieirea n permanen pe 1, indiferent de valoarea lui A. Una dintre
intrrile lui P
2
este pe 1ieirea este pe 0. Deci T
2
si T
1
vor fi blocate. Circuitul este n starea Z.
Se fabric circuite cu 3 stri pentru toate seriile CMOS. De cele mai multe ori circuitele cu 3
stri sunt inversoare, neinversoare, mai rar I-NU sau SAU-NU.

4.9. TENDINE N STRUCTURAREA FAMILIILOR DE CIRCUITE LOGICE



Figura 4.47. Ciclul de via pentru familiile de circuite integrate logice.

88


Figura 4.48. Performanele principalelor familii TTL i CMOS.



Figura 4.49. Recapitularea nivelurilor de tensiune TTL i CMOS.


89