Sunteți pe pagina 1din 8

36

3. IMPLEMENTAREA VARIABILELOR I FUNCIILOR LOGICE



3.1. IMPLEMENTAREA PRIN COMUTATOARE (CONTACTE)
Primele realizri fizice ale funciilor logice au fost sub forma contactelor dinamice realizate de
comutatoare i relee. Convenia cea mai rspndit a fost aceea prin care se fcea asocierea contactului nchis
cu starea logic 1 i a contactului deschis, cu starea logic 0 (Fig. 3.1 i Fig. 3.2). n continuare, vom
considera c ieirea unui circuit logic bazat pe contacte este conductana G ntre bornele A i B ale
circuitului. Spre deosebire de circuitele electronice, strile 0 i, respectiv 1 sunt mai bine definite. Astfel,
dac G = 0 (contactul ntre A i B este ntrerupt), atunci ieirea circuitului logic se consider 0, iar dac
G = (contactul ntre A i B este stabilit), atunci ieirea circuitului logic se consider 1. n Fig. 3.3, Fig. 3.4
i Fig. 3.5 sunt prezentate realizrile prin contacte ale operatorilor logici fundamentali AND, OR i,
respectiv, NOT. Se observ c produsul logic se oine prin nserierea contactelor ce reprezint variabilele
logice, iar suma logic se obine prin dispunerea acestora n paralel. Variabilele negate sunt asociate
contactelor normal nchise, iar variabilele normale sunt asociate contactelor normal deschise.






































Fig. 3.1. Comutator deschis (x = 0).
A B
Fig. 3.2. Comutator nchis (x =1).
A B
y x
Fig. 3.3. Realizarea produsului logic xy.
A
B
x
y
Fig. 3.4. Realizarea sumei logice x+y.
A
B
x
Fig. 3.5. Realizarea negaiei x.
A B
37


3.2. IMPLEMENTAREA PRIN CIRCUITE ELECTRONICE (INTEGRATE) LOGICE

n majoritatea cazurilor porile logice sunt implementate sub forma unor circuite integrate (CI).
ncepnd din anii 60 au existat mai multe tehnologii de fabricaie a circuitelor integrate: TTL, CMOS, etc.
Un circuit integrat este realizat sub forma unei capsule (unitate fizic) incluznd mai multe pori logice, n
funcie de nivelul de integrare.
Astfel, n funcie de numrul de pori pe circuit integrat exist mai multe tipuri de integrare:
SSI (Small Scale Integration) integrare pe scar mic: numrul de pori logice pe CI este mai mic de 12;
MSI (Medium Scale Integration) integrare pe scar medie: numrul de pori logice pe CI este cuprins
ntre 12 i 100;
LSI (Large Scale Integration) integrare pe scar larg: numrul de pori logice este ntre 100 i 1000;
VLSI (Very Large Scale Integration) integrare pe scar foarte larg: numrul de pori logice este ntre
1000 i 100 000;
ULSI (Ultra Large Scale Integration) integrare pe scar ultra larg: numrul de pori logice este mai
mare de 100 000;
De-a lungul timpului s-au impus dou grupri de tehnologii de realizare a circuitelor integrate digitale:
tehnologiile bipolare, dintre care cea mai utilizat a fost tehnologia TTL (Tranzistor Tranzistor- Logic) i
tehnologiile de tip MOS (Metal-Oxide-Semiconductor), dintre care cea mai utilizat a fost tehnologia CMOS
(Complementary MOS).
Circuitele de tip SSI i MSI s-au realizat att n tehnologia TTL ct i n tehnologia CMOS, pe cnd
circuitele de tip LSI, VLSI i ULSI s-au realizat numai n tehnologie CMOS.
n afara tehnologiei TTL, din gruparea de tehnologii bipolare mai fac parte: ECL (Emitter Coupled
Logic) i I
2
L (Integrated Injection Logic). De asemenea, din gruparea de tehnologii MOS, n afar de
tehnologia CMOS, mai fac parte: PMOS (MOS cu canal p), NMOS (MOS cu canal n) i MNOS (Metal
Nitride Oxide Semiconductor).
Pentru a putea interconecta circuitele integrate este nevoie de definirea variabilelor logice (0 i 1) i de
cunoaterea caracteristicilor electrice (statice i dinamice) ale diverselor familii de circuite integrate
numerice.

3.2.1. Caracteristici electrice statice

Notnd tensiunea de alimentare V
CC
sau V
+
(uneori, la CMOS aceasta se noteaz prin V
DD
), pentru
definirea zonelor de 1 logic i 0 logic se consider diagrama din Fig. 3.6. Zonele haurate reprezint zonele
normale pentru nivelurile H = High (1) i respectiv L = Low (0). Zonele albe reprezint zone anormale,
incerte. Semnificaiile celorlalte notaii din figur sunt urmtoarele:
V
OHmin
tensiunea minim permis la ieire pentru nivel logic 1,
V
IHmin
tensiunea minim acceptat la intrare pentru nivel logic 1,
V
ILmax
tensiunea maxim acceptat la intrare pentru nivel logic 0,
V
OLmax
tensiunea maxim permis la ieire pentru nivel logic 0.
Se observ c zonele acceptate la intrare ca niveluri logice sunt mai largi dect zonele corespunztoare
permise la ieire (V
OHmin
> V
IHmin
, V
ILmax
> V
OLmax
), diferenele respective alctuind marginile de zgomot pentru
1 (V
OHmin
V
IHmin
) i, respectiv, pentru 0 (V
ILmax
V
OLmax
). De exemplu, pentru porile TTL standard sunt date
urmtoarele valori nominale: V
CC
= 5V, V
ILmax
= 0,8V, V
IHmin
= 2V, V
OLmax
= 0,4V (uneori, 0,5V), V
OHmin
=
2,4V (uneori, 2,7V). Pentru porile CMOS nivelurile logice se prezint n funcie de tensiunea de alimentare
V
CC
(care poate fi diferit de 5V): V
ILmax
= 30%V
CC
, V
IHmin
= 70%V
CC
, V
OLmax
= 0,1V, V
OHmin
= V
cc
0,1V.
Ali parametri care intereseaz n regim static sunt curenii maximi la intrare pe starea 1 (I
IH
) i pe
starea 0 (I
IL
). innd seama de valorile maxime de curent de ieire I
OH
i I
OL
, care s menin nivelurile de
tensiune n zonele permise (haurate), aceti parametri conduc la o alt caracteristic static numit fanout i
care arat cte intrri de pori poate comanda o ieire.
Valoarea de fanout se calculeaz lund minimul dintre rapoartele I
OH
/I
IH
i I
OL
/I
IL
. Astfel, pentru
circuitele TTL standard fanout-ul este 20. La fel se determin fanout-ul i pentru circuitele CMOS.




38















Depirea fanout-ului conduce la plasarea punctelor de funcionare n zonele nepermise (albe), la
creterea timpului de propagare, la creterea temperaturii dispozitivului sau chiar la distrugerea acestuia.
Porile logice integrate au un numr dat de intrri (2, 4 sau 8) (fan-in). Dac numrul de intrri pe
poart este mai mare dect cel necesar, intrrile nefolosite se leag printr-o rezisten la 1 logic (V
CC
), pentru
porile AND i NAND, sau 0 logic, pentru porile OR i NOR. Nu se recomand legarea mai multor intrri
impreun i, mai ales, nu se recomand lsarea lor liber.











Dac numrul de intrri pe poart este mai mic dect cel necesar, atunci se introduc pori suplimentare
asigurndu-se o extindere serie-paralel.

3.2.2. Caracteristici dinamice

Caracteristicile dinamice se determin pentru un regim tranzitoriu generat de tranziiile din 0 1
i/sau din 1 0. Considernd comutaiile instantanee, dou tranziii ideale, una din 0 1 urmat de alta din
1 0, corespund unui impuls dreptunghiular ideal (Fig. 3.8). Acest impuls se aplic, de exemplu, unui
circuit logic elementar, presupus repetor. Ieirea real a circuitului arat comportarea sa dinamic i se
caracterizeaz printr-o serie de parametri, dintre care cei mai importani sunt: t
c


timpul de cretere i t
s

timpul de scdere. Intervalele de timp t
c
i t
s
msoar timpul necesar ieirii de a trece de la V
OLmax
la V
OHmin
i,
respectiv, de la V
OHmin
la V
OLmax
(adic de a strbate zona de nedeterminare).











Fig. 3.8. Comportarea dinamic a porilor logice electronice (de tip repetor).

V
1k
x

y

0

1k
x

y

Fig. 3.7. Conectarea intrrilor neutilizate
t
c
t
s
Impuls
dreptunghiular
ideal la intrare
Impuls
dreptunghiular real
la ieire
Intrare Ieire
H
L
H
L
Zon
anormal
V
OHmin
V
IHmin
V
ILmax
V
OLmax
V
CC
(V
+
)
0

Margine de
zgomot pt. 1

Margine de
zgomot pt.
0

Fig. 3.6. Nivelurile 0 i 1 pentru circuitele logice electronice.
39
3.3. FAMILII DE CIRCUITE INTEGRATE

Primele circuite logice electronice au fost realizate cu ajutorul tuburilor cu vid, pentru ca apoi s fie
implementate prin intermediul diodelor semiconductoare i al tranzistoarelor bipolare cu jonciuni (anii
1940-1950). Dup 1960, diodele, tranzistoarele i rezistenele aferente porilor logice au fost introduse n
circuite integrate standardizate ce pot fi interconectate.
Prima familie de circuite integrate, de mare succes, folosite pentru implementarea circuitelor logice, a
fost familia TTL (Tranzistor-Tranzistor-Logic). Aceste circuite sunt compatibile ntre ele, chiar dac difer
prin anumite performane legate de vitez, putere consumat i cost. Dup anii 1990, tehnologia TTL a fost
nlocuit cu tehnologia CMOS care, n prezent, este cea mai utilizat tehnologie de circuite integrate digitale.

3.3.1. Pori logice TTL

Exist mai multe familii TTL, ca de exemplu: TTL standard, TTL de mare vitez (H), TTL Schottky
(S). Un exemplu de schem intern a unui circuit TTL standard este poarta NAND din Fig. 3.9 care se
caracterizeaz prin putere medie consumat P
med
= 20mW, timp de propagare t
p
= 20 ns i fanout 20.
Eticheta unui circuit ce conine pori TTL standard ncepe cu 54, pentru aplicaii militare i cu 74,
pentru aplicaii generale. n general, prefixul 74/54 se pstreaz i pentru circuitele ce conin pori logice din
familiile CMOS. Notaia unui astfel de circuit cu pori logice este de forma:

74xn sau 54xn,

unde x este eticheta familiei, avnd 14 caractere iar n reprezint dou sau trei cifre zecimale ce indic
numele porii (sau funciei) logice (indicativul numeric al funciei).
De exemplu 74H00 semnific un circuit integrat TTL cu 4 pori NAND, de mare vitez. Analog,
74HC00 reprezint un circuit integrat CMOS cu patru pori NAND, de mare vitez.
Pentru creterea vitezei de comutaie i/sau reducerea consumului de putere s-au integrat diode
Schottky (de tip metal semiconductor) ntre baza i colectorul tranzistorului, alctuind aa numitele
tranzistoare Schottky (Fig. 3.10). Semnificaia notaiilor din Fig. 3.10 este urmtoarea: DS diod Schottky,
B baz, C colector, E emitor. Simbolul este prezentat n Fig. 3.10 b.



















Fig. 3.9. Poart NAND TTL standard (x
1
, x
2
intrri; f ieire).


Se ntlnesc diverse variante de pori TTL Schottky (S): pori TTL Schottky de mic putere Low
Power Schottky TTL (LS), pori TTL Schottky avansate - Advanced Schottky TTL (AS), pori TTL Schottky
avansate, de mic putere Advanced Low Power Schottky TTL (ALS).




R
4
R
1
R
3
R
2
T
1
T
2
T
3
T
4
x
1
D

x
2
f = (x
1
x
2
)
Vcc
(+5V)

40















Exist o variant a circuitelor TTL standard n care lipsesc tranzistorul T
3
i rezistena de polarizare
R
3
, tranzistorul T
4
avnd colectorul n gol (Fig. 3.11). Ele se numesc circuite logice cu colector n gol (open
colector).




















Fig. 3.11. Poart NAND TTL open colector cu dou intrri.

Polarizarea colectorului tranzistorului T4 se face prin rezistena de sarcin (exterioar) R
s
.
Aceste circuite permit conectarea mai multor ieiri de pori, E
1
, E
2
,..., E
k
, la aceeai rezisten R
s
,
ieirea comun, realiznd n ansamblu funcia logic (mascat) AND ntre ieiri:

E = E
1
E
2
... E
k


De exemplu, circuitul din Fig. 3.12 realizeaz funcia logic (3.1):

f = (x
1
x
2
) (x
3
x
4
) (3.1)










E
C
B
DS
B
C
E
Fig. 3.10. a) Tranzistor Schottky b) Simbolul
tranzistorului.
a) b)
T
1
T
2
T
4
R
4
R
1
R
S
R
2
x
1
x
2
f = (x
1
x
2
)
Vcc
(+5V)

41











Fig. 3.12. Conectarea a dou pori logice avnd colectorul n gol.

3.3.2. Pori logice tristate (cu trei stri)

Exist o serie de pori logice, frecvent utilizate n tehnica de calcul, numite pori cu trei stri (tristate).
Pe lng cele dou stri logice 0 i 1, ieirea unei pori tristate mai are o stare de neconectare numit stare de
impedan nalt sau stare flotant (notat Hi-Z). Dispozitivul tristate conine, de asemenea, o intrare de
activare a ieirii, notat E (enable). Dac intrarea E este n starea logic 1, atunci circuitul funcioneaz ca o
poart logic obinuit (cu dou stri). Dac E = 0, atunci ieirea circuitului este dezactivat i trece n starea
de impedan nalt. De asemenea, n unele cazuri, intrarea enable poate fi activ pe 0. Astfel, n Fig. 3.13.a
este prezentat simbolul unui dispozitiv repetor cu intrare de activare pe 1, n Fig. 3.13.b este prezentat
simbolul unui dispozitiv repetor cu intrare de activare pe 0, n Fig. 3.13.c este prezentat simbolul unui
dispozitiv inversor cu intrare de activare pe 1, iar n Fig. 3.13.d este prezentat simbolul unui dispozitiv
inversor cu intrare de activare pe 0. Tabela de adevr pentru inversorul cu trei stri, activ pe 1 este
reprezentat de tabelul 3.1.


Tabelul 3.1. Tabela de adevr pentru inversorul tristate

x E f
0
1
0
1
0
0
1
1
Hi-Z
Hi-Z
1
0

















Fig. 3.13. Dispozitive de baz cu trei stri.

Dispozitivele cu trei stri se folosesc, de obicei, pentru implementarea dispozitivelor de acces la
magistral, adic pentru utilizarea n comun a unor cablaje (fire) de legtur de ctre diverse surse. n Fig.
f x
E
f x
E
f x
E
f x
E
a) b)
c) d)
42
3.14 este dat un exemplu de magistral de un bit la care se conecteaz opt surse. Pentru fiecare surs este
necesar un circuit tampon cu trei stri. n scopul activrii unui singur dispozitiv tristate, se folosete un
decodificator cu trei intrri i opt ieiri de tipul 74x138. Corespunztor cuvntului de cod de la intrrile A, B,
C, este selectat o singur ieire Y
j
(activ n 0). Celelalte ieiri sunt n stare logic 1. Astfel, este activat un
singur dispozitiv D
j
ce conecteaz sursa S
j
la magistral, Y = S
j
. Intrrile G
1
, G
2A
. G
2B
(de activare) sunt
folosite pentru legarea n cascad a decodificatoarelor.































Fig. 3.14. Utilizarea dispozitivelor tristate pentru implementarea unui dispozitiv de acces la magistral.


3.3.3. Pori logice n tehnologia MOS

Tehnologiile MOS elimin componentele pasive cum ar fi rezistenele. Structurile porilor i
circuitelor prin care se implementeaz funciile logice sunt mai simple dect in tehnologia TTL.
Dup cum s-a precizat, cea mai rspndit tehnologie MOS este tehnologia CMOS. La nceput, porile
logice n tehnologia CMOS (familia CMOS 4000) se bucurau de succes doar datorit consumului redus de
energie. Ele aveau dezavantajul c erau lente i nu erau compatibile ce familia TTL deja existent. Apoi,
tehnologia CMOS a cunoscut o puternic evoluie pe parcursul a ctorva decenii, eliminndu-se aceste
inconveniente, i a nlocuit treptat circuitele n tehnologia TTL.
Familiile CMOS au notaii similare familiilor TTL. Cele mai rspndite familii CMOS sunt
urmtoarele:
HC: High speed CMOS (CMOS de vitez mare);
HCT: High speed CMOS, TTL compatibile (CMOS de vitez mare, compatibil cu TTL);
VHC: Very High speed CMOS (CMOS de vitez foarte mare);
VHCT: Very High speed CMOS, TTL compatibile (CMOS de vitez foarte mare, compatibil cu TTL);
FCT: Fast CMOS, TTL compatibile (CMOS rapid, compatibil cu TTL).
D
0
S
0
D
1
S
1
D
2
S
2
D
6
S
6
D
3
S
3
D
4
S
4
D
5
S
5
D
7
S
7

Y
0

Y
1

Y
2

Y
3

Y
4

Y
5
Y
6
Y
7

G
1

G
2A
G
2B




A
B
C

Y
43
Aceast ultim familie permite egalarea sau chiar depirea performanelor legate de vitez i de
capacitatea de comand ale familiei TTL, n condiiile unui consum mult redus de putere fa de TTL.
Schemele porilor logice CMOS conin tranzistoare MOS complementare (un tranzistor avnd canal n
i un tranzistor avnd canal p).
Spre deosebire de acestea, schemele porilor logice NMOS conin numai tranzistoare MOS avnd
canal n, dar au cunoscut o dezvoltare mai restrns dect porile CMOS.
Astfel, n Fig. 3.15 sunt date cteva exemple de pori logice elementare de tip MOS: a inversor
CMOS, b inversor NMOS, c poart NAND cu dou intrri CMOS.



































Fig. 3.15. Exemple de pori logice elementare n tehnologie CMOS.
c)
x

V
DD
f =x
GND

T
1
T
2

x

V
DD
f =(xy)
T
2

y
T
1

T
4

T
3
GND
x

V
DD
f =x
GND

T
1

T
2
a)
b)