Sunteți pe pagina 1din 12

165

6. CIRCUITE SECVENIALE SINCRONE.



6.1. AUTOMATE DE STRI

Circuitele secveniale sincrone (CSS) se caracterizeaz prin faptul c ele utilizeaz un semnal de ceas
comun pentru controlul tuturor operaiilor efectuate. Circuitele secveniale sincrone sunt realizate din circuite
logice bistabile active pe front i din circuite logice combinaionale. n cele ce urmeaz vom nota variabilele
de intrare prin x
i
, i = 0,1,..., m-1, variabilele de stare prin Q
j
, j = 0,1,...,s-1, i variabile de ieire prin y
k
, k =
0,1,..., p-1. n general, vom considera strile CLS ca fiind ieirile bistabililor care fac parte din aceste
circuite. Intrile bistabililor, numite excitaii sunt furnizate de circuitele logice combinaionale care
prelucreaz att intrrile primare x
i
ct i strile curente q
j
. Deci starea urmtoarea depinde att de starea
curent ct i de intrarea curent. Ieirea CSS poate s depind att de starea curent ct i de intrarea curent
prin CLC de ieire. Un astfel de CSS se numete automat Mealy (Fig. 6.1). Dac ieirea CSS depinde doar
de stare, atunci CSS se numete automat Moore (Fig. 6.2).



Fig. 6.1. Automat Mealy.

Semnificaia notaiilor din figurile precedente sunt urmtoarele: x mrime de intrare, CLC
1
circuit logic
combinaional pentru stabilirea mrimilor de excitaie, E mrimi de excitaie pentru intrrile bistabilior
CSS, BB bistabili, CLC
2
circuit logic de ieire, Q mrimi de stare, y mrimi de ieire.

Fig. 6.2. Automat Moore.

Un circuit logic secvenial este descris de funciile de tranziie ele strilor i ale ieirilor.
Reprezentarea acestor funcii poate fi fcut prin grafuri de tranziie (diagrame de stri), tabele de tranziie
(tabele de stri), organigrame.
Reprezentarea prin grafuri de tranziie presupune c fiecrei stri i se asociaz un nod marcat printr-un
cerc (Fig. 6.3 i Fig. 6.4) i fiecrei tranziii i se asociaz un arc orientat, de la starea curent la starea
urmtoare.






E
Q y
clock
CLC
1
CLC
2
x
BB
E
Q
y
clock
CLC
2
x
CLC
1
BB
166














Fig. 6.3. Diagrama de stri pentru automatul Mealy.

















Fig. 6.4. Diagrama de stri pentru automatul Moore.

n cazul automatului Mealy, n interiorul unui cerc se trece numele strii sau reprezentarea acestuia n
codul ales pentru codificarea strilor. Pe arcul orientat se marcheaz intrarea ce a cauzat schimbarea strii i
ieirea corespunztoare strii curente i intrrii. De exemplu, n Fig. 6.3 este prezentat o diagram de stri
pentru un automat Mealy cu patru stri, o intrare i o ieire.
n cazul automatului Moore, n cercul ce reprezint starea se trec numele strii (sau codul ei) i ieirea
corespunztoare. Pe arcul orientat se marcheaz intrarea ce a cauzat schimbarea strii. n Fig. 6.4 este dat un
exemplu de diagram de stri pentru un automat Moore cu patru stri, o intrare i o ieire.
Reprezentarea prin tabele de tranziie a unui automat Mealy descrie evoluia strii urmtoare i a ieirii
n funcie de starea curent i de intrare. Astfel, n tabelele 6.1 i 6.2 sunt date tabelele de tranziie pentru
automatul Mealy din Fig. 6.3.
Automatul Moore are tabelul de tranziie a strii la fel ca n cazul automatului Mealy (identic cu
tabelul 6.1). n schimb, tabelul de tranziie a ieirii nu conine intrarea (Tabelul 6.3).












167
Tabelul 6.1. Automat Mealy. Tabelul 6.2. Automat Mealy.
Tranziia strilor. Tranziia ieirilor.











Tabelul 6.3. Automat Moore Tabelul 6.4. Tabelul de stri
Tranziia ieirilor. codificate











Strile automatelor pot fi codificate cu un numr de bii mai mare sau egal cu [log
2
s + 1]. Astfel,
pentru codificarea celor patru stri din exemplele precedente pot fi folosii doi bii Q
0
i Q
1
. Un exemplu de
codificare este n ordine natural: A = 00, B = 01, C = 10, D = 11.
De multe ori codificarea strilor este important n procesul de minimizare a circuitelor logice
combinaionale aferente.
Dac biii ce codific starea curent se noteaz prin Q
j
, atunci biii corespunztori ce codific starea
urmtoarea se noteaz prin Q
j
*. Cu notaiile precedente, tabelul de tranziie a strilor pentru automatul Mealy
de mai sus este Tabelul 6.4.
Descrierea automatului prin organigram (flowchart) presupune utilizarea simbolurilor prezentate n
Fig.6.5.
Tinnd seama de aceste simboluri, se pot construi organigrame pentru automatele Mealy i Moore
(Fig. 6.6 i Fig. 6.7) date ca exemple.





a)









b)




Stare urmtoare Stare
curent x = 0 x = 1
A
B
C
D
A
B
A
B
B
C
D
A
Ieire Stare
curent x = 0 x = 1
A
B
C
D
0
0
1
1
1
1
0
0
Stare
curent
Ieire
A
B
C
D
0
1
0
1
Q
1
*Q
0
* Q
1
Q
0
x = 0 x = 1
00
01
10
11
00
01
00
01
01
10
11
00
A
calea prin care se obine starea A dintr-
o stare precedent
calea prin care se obine o stare
urmtoare din starea A
starea A
x
0 1
Calea urmat
pentru x = 0
Calea urmat
pentru x = 1
168





c)




Fig. 6.5. Simboluri pentru reprezentarea automatului ntr-o organigram:
a) starea A, b) semnalul de intrare x, c) semnalul de ieire y.







































Fig. 6.6. Organigram pentru automatul Mealy.











y
Semnal care genereaz
ieirea y
x
0 1
x
x
A
x
0
0
0
1
1
1
B
C
D
y = 0
y = 1
y = 0
y = 1
y = 0
y = 1
y = 0
y = 1
169










































Fig. 6.7. Organigram pentru automatul Moore.


6.2. ANALIZA AUTOMATELOR CU STRI FINITE

La analiza unui circuit logic secvenial se pleac de la faptul c se cunoate schema CLS i se urmrete s se
obin o descriere precis a funcionrii i a operaiilor care au loc n interiorul circuitului. n acest scop,
analiza unui automat de stri sincron presupune parcurgerea urmtoarelor etape:
i) Definirea intrrilor, ieirilor, strilor, excitaiilor. Determinarea ecuaiilor ce caracterizeaz excitaia E din
circuitul logic combinaional de intrare CLC1.
ii) Scrierea ecuaiilor caracteristice ale bistabililor i nlocuirea variabilelor de intrare cu cele din ecuaiile de
excitaie; obinerea ecuaiilor strii urmtoare;
iii) Alctuirea tabelului de tranziie a strii din ecuaiile strii urmtoare;
iv) Obinerea ecuaiei de ieire din circuitul logic combinaional de ieire CLC2;
v) Obinerea tabelului de tranziie a ieirii din ecuaiile de ieire;
vi) Alctuirea diagramei de stare din tabelul de tranziie a strii i tabelul de tranziie a ieirii.

Exemplu
0 1
x
D
1
y = 0
y = 1
y = 0
x
x
A
0
0
0
1
1
B
x
C
y = 1
170
Se d circuitul logic combinaional din Fig. 6.8. S se precizeze ce tip de automat este i s se alctuiasc
diagramele de stare parcurgnd etapele de mai sus.

Deoarece ieirea depinde att de stare ct i de intrare, automatul este de tip Mealy.
Etapa 1
Ecuaiile de excitaie:

v Q u Q E + =
0 1 0


v Q u Q E + =
1 0 1


Etapa 2
Bistabilii sunt de tip D i au ecuaia caracteristic:

Q
i
*
= D
i
(= E
i
)






















Fig. 6.8. Exemplu de automat Mealy.


Rezult ecuaiile strii urmtoare:

v Q u Q Q + =
0 1
*
0


v Q u Q Q + =
1 0
*
1


Etapa 3
Tabelul de tranziie a strii:

171












Etapa 4
Ecuaia de ieire:

v Q Q v Q Q y + =
0 1 0 1


Etapa 5
Tabelul de tranziie a ieirii:
















Etapa 6
Diagrama de stare este prezentat n Fig. 6.9.
















Q
1
* Q
0
*
Q
1
Q
0
(u v)
0 0
(u v)
0 1
(u v)
1 0
(u v)
1 1
0 0 1 0 0 0 1 0 1 0
0 1 1 0 0 1 1 0 0 1
1 0 0 0 0 0 1 1 1 1
1 1 0 0 0 1 0 1 0 1
y
Q
1
Q
0
(u v)
0 0
(u v)
0 1
(u v)
1 0
(u v)
1 1
0 0 0 1 0 1
0 1 0 0 0 0
1 0 0 0 0 0
1 1 0 1 0 1
172




Fig. 6.9. Diagrama de stare pentru circuitul din Fig. 6.8.


6.3. SINTEZA AUTOMATELOR CU STRI FINITE

Plecnd de la descrierea funcionrii unui automat se cere s se implementeze circuitul logic
corespunztor. Pe parcursul procesului de sintez se pot efectua operaii suplimentare de optimizare cum ar
fi: minimizarea strilor, minimizarea funciilor logice, creterea vitezei, micorarea consumului. Sinteza
elementar, fr optimizare const n urmtoarele etape:
i) ntocmirea diagramei de stri pornind de la descrierea funcionrii i codificarea strilor.
ii) Determinarea tabelei de tranziie a strii din diagrama de stare.
iii) Conversia tabelului de tranziie n tabel de implementare.
iv) Determinarea tabelului de ieire din diagrama de stare.
v) Determinarea ecuaiilor de excitaie pentru bistabili.
vi) Obinerea ecuaiilor de ieire din tabelul de ieire.
vii) Determinarea schemei circuitului pe baza ecuaiilor de excitaie i a celor de ieire.

Exemplu:
Proiectarea unui numrtor sincron modulo 5 utiliznd bistabili de tip T.

Etapa 1. Stabilirea diagramei de stare.
Un numrtor modulo 5 numr de la 0 la 4 i apoi trece n 0. Numrul este reprezentat prin strile
bistabililor. Fiind vorba de cinci numere (0,1,2,3,4) i atand fiecrui numr cte o stare, pentru codificarea
lor este nevoie de [log
2
4] +1 = 3 bistabili. Ieirile lor se noteaz prin Q
2
, Q
1
, Q
0
i reprezint biii pentru
codificarea strilor. Deoarece coninuturile bistabililor reprezint chiar numrul, strile vor fi reprezentate n
codificare binar-natural. Automatul are o intrare de numrare x i o ieire y care este 1, dac el este n starea
4 (Q
2
Q
1
Q
0
= 100) i 0 n rest. Deci automatul este de tip Moore. Diagrama de stri este prezentat n Fig.
6.10.
Etapa 2. Determinarea tabelului de tranziie a strii (Tabelul 6.5)
Etapa 3. Conversia tabelului de tranziie n tabel de implementare.
innd seama de de tabela de tranziie a strii pentru un bistabil T (Tabelul 5.6), pentru implementare
rezult tabelul 6.6.
Etapa 4. Determinarea tabelului de ieire (Tabelul 6.7).
Etapa 5. determinarea ecuaiilor de excitaie pentru bistabili.
Lund coloanele corespunztoare funciilor de excitaie T
2
, T
1
, T
0
, din tabelul 6.7 i innd seama de strile
curente i de intrare, rezult diagramele Karnaugh din Fig. 6.11. Aceste diagrame pot fi utilizate pentru
obinerea n form minimal a funciilor de excitaie.
















173


















Fig.6.10. Diagrama de stare pentru numrtorul modulo 5.


Tabelul 6.5. Tabelul de tranziie a strii.














Tabelul 6.6. Tabelul de implementare












.








Q
2
* Q
1
* Q
0
* Q
2
* Q
1
* Q
0
* Q
2
Q
1
Q
0
x = 0 x = 1
0 0 0 0 0 0 0 0 1
0 0 1 0 0 1 0 1 0
0 1 0 0 1 0 0 1 1
0 1 1 0 1 1 1 0 0
1 0 0 1 0 0 0 0 0
T
2
T
1
T
0
T
2
T
1
T
0
Q
2
Q
1
Q
0
x = 0 x = 1
0 0 0 0 0 0 0 0 1
0 0 1 0 0 0 0 1 1
0 1 0 0 0 0 0 0 1
0 1 1 0 0 0 1 1 1
1 0 0 0 0 0 1 0 0
174






Pentru excitaiile T
2
, T
1
i, respectiv, T
0
rezult diagramele Karnaugh din Fig. 6.9.

















Fig. 6.11. Diagramele Karnaugh pentru mrimile de excitaie: a) T
2
, b) T
1
, c) T
0
.

Aplicnd metodologia de minimizare a funciilor logice prin diagrame Karnaugh, se obin urmtoarele
expresii ale funciilor de excitaie:

T
2
= x Q
2
+ x Q
1
Q
0


T
1
= x Q
0


T
0
= x Q
2



Tabelul 6.7. Tabelul de ieire.














n tabelul 6.7 este prezentat funcia de ieire, pentru care rezult urmtoarea expresie:

y = Q
2
Q
1
Q
0


Schema numrtorului sincron rezultat n urma proiectrii este prezentat n Fig. 6.12.

Q
2
Q
1
Q
0
y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 1
Q
1
Q
0
x Q
2

00 01 11 10
0 0 0 0
0 X X X
1 X X X
0 0 1 0
00
01
11
10
Q
1
Q
0
x Q
2

00 01 11 10
0 0 0 0
0 X X X
0 X X X
0 1 1 0
00
01
11
10
Q
1
Q
0
x Q
2

00 01 11 10
0 0 0 0
0 X X X
0 X X X
1 1 1 1
00
01
11
10
a) b)
c)
175























Fig. 6.12. Schema de implementare a numrtorului sincron modulo 5.

Aplicaii

i) Se d diagrama de stare a automatului Moore din Fig. 6.13. S se determine tabelul de tranziie a strii i
tabelul de ieire.
ii) Se d diagrama de stare a automatului Mealy din Fig. 6.14. Dac x este intrarea i y este ieirea, s se
determine tabelul de tranziie a strii i tabelul de ieire.
















Fig.6.13. Automat Moore.









176
















Fig. 6.14. Automat Mealy.

iii) S se alctuiasc diagrama de stare pentru automatul caracterizat prin tabelul de tranziie urmtor:

















iv) Din tabelul de tranziie de mai sus s se determine ecuaia strii urmtoare Q
1
*.
Q
2
* Q
1
* Q
0
*
Q
2
Q
1
Q
0
intrarea
x = 0, x = 1
ieirea
y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
0 0 0 1 0 1
0 0 1 0 0 0
0 1 0 0 0 1
0 1 1 0 1 0
1 0 0 0 1 1
1 0 1 1 0 0
1
0
0
0
0
0