Documente Academic
Documente Profesional
Documente Cultură
Capitolul 7
TEHNOLOGIA PLANAR DE REALIZARE
A DISPOZITIVELOR SEMICONDUCTOARE
7.1. Scurt istoric
Tranzistorul a fost una din marile invenii ale secolului XX care a schimbat
total modul nostru de a tri. Dezvoltarea electronicii a cptat un nou imbold n
anul 1960, o dat cu apariia primului circuit integrat realizat n siliciu la
Fairchild. Robert Noyce este creditat cu aceast realizare care la vremea ei a fost
revendicat i de Texas Instruments. Jack Kilby de la Texas Instruments realizase
cu cteva luni nainte un prototip de circuit integrat n germaniu care a avut meri-
tul de a ilustra ideea unui astfel de dispozitiv. Robert Noyce a prezentat ns un
dispozitiv bazat pe o tehnologie care st la temelia microelectronicii de azi.
Spiritele au fost mpcate prin atribuirea patentului de circuit integrat att lui
Kilby ct i lui Noyce.
Cu toate acestea circuitul integrat modern de astzi nu ar fi existat fr ideea
procesului planar al lui Jean Hoerni.
n lumea "semiconductoritilor" era clar c orice fel de impurificare
necontrolat putea schimba dramatic condiiile de funcionare ale dispozitivelor cu
semiconductori. Printre "impuriti" figura i oxidul ce se putea forma pe suprafa-
a materialului semiconductor.
Pn la Hoerni dispozitivele erau realizate prin aa numita tehnic de coroda-
re "mesa". Tehnica "mesa" prevedea separarea fiecrui tranzistor prin corodarea
siliciului pn dincolo de jonciunea colectorbaz (difuzia de baz se efectua pe
toat suprafaa plachetei). Aceste corodri gravau anuri de civa microni pe su-
prafaa plachetelor. n cadrul acestei tehnologii se folosea i un oxid de mascare
pentru realizarea emitorului. Dioxidul era ns ndeprtat pentru c se considera c
era "prea murdar" n urma difuziei de emitor.
Hoerni a avut ideea de a pstra dioxidul pe suprafaa plachetelor i a renunat
la corodarea "mesa" (fig. 7.1). S-a constatat c n cazul n care dioxidul era sufici-
ent de gros astfel nct impuritile s nu-l strbat n timpul difuziei (proprietatea
de a "masca" difuzia), el asigur o protecie excelent a materialului semiconduc-
tor. Mai mult, dioxidul acoper "zonele critice" ale jonciunii i anume acelea ca-
TEHNOLOGII ELECTRONICE
202
re, prin curbare, ajung la suprafaa plachetei. n acest fel zona de sarcin spaial
este protejat de impuritile din atmosfer (altele dect cele "utile" prin care se
realizeaz zonele "n" i "p"), care altfel puteau introduce nivele energetice supli-
mentare n banda interzis i astfel curentul invers cretea prin fenomenul de ge-
nerarerecombinare.
Fig. 7.1. Procedeul "mesa" i procesul planar.
Al treilea avantaj al oxidului, speculat de Noyce, l reprezint posibilitatea de
a trece cu traseele de metal peste jonciuni, deoarece acestea sunt izolate de ctre
stratul de doxid de siliciu. Astfel s-a reuit s se lege ntre ele mai multe dispoziti-
ve realizate pe suprafaa aceleiai plachete de siliciu. Metalul, a crei grosime poa-
te ajunge pn la un micro,putea lega componente aflate la distane relativ mari
fr s se ntrerup, deoarece suprafaa rmnea plan, lucru imposibil de realizat
n cazul procesului "mesa". Aceast idee simpl a avut un impact uria.
n cele ce urmeaz se va ilustra, fr a intra n detalii, modul n care se reali-
zeaz diferite elemente de circuit integrat n procesul planar.
7.2. Tehnologia de fabricaie a tranzistoarelor bipolare
7.2.1. Consideraii teoretice privind tranzistoarele bipolare n regim static
Tranzistorul bipolar (la care conducia este asigurat de amndou tipurile de
purttori de sarcin: electroni i goluri) este un dispozitiv semiconductor cu dou
jonciuni: jonciunea emitorbaz i jonciunea bazcolector. n condiii normale
de funcionare jonciunea emitorbaz este polarizat n direct i jonciunea baz
colector este polarizat invers. n aceast situaie emitorul "emite" purttori de
sarcin care sunt "colectai" de cmpul electric mare al jonciunii colectorbaz.
Capitolul 7. Tehnologia planar de realizare a dispozitivelor semiconductoare
203
n figura 7.2 se prezint schematic structura unui tranzistor de tip npn (zo-
nele tranzistorului) precum i curenii ce trec prin aceast structur.
Fig.7.2. Structura tranzistorului npn:
a) zonele unui tranzistor npn; b) curenii ntr-un tranzistor npn.
Notaiile din figura 7.2 au urmtoarele semnificaii:
W
E
0 reprezint zona emitorului;
x
nBE
x
pBE
zona de sarcina spaial a jonciunii emitorbaz;
0W
B
zona bazei;
W
B
W
B
+W
C
zona colectorului;
TEHNOLOGII ELECTRONICE
204
W
B
-x
pBC
W
B
+x
nBC
zona de sarcin spaial a jonciunii baz colec-
tor;
N
E
i N
C
concentraiile de impuriti donoare din emitor respectiv co-
lector;
N
B
concentraia de impuriti acceptoare din baz.
Jonciunea emitorbaz din figura 7.2 este polarizat n direct. Conform celor
prezentate anterior (v. cap. 6) curentul prin aceast jonciune este format din cu-
rentul de difuzie al electronilor I
En
, din curentul de difuzie al golurilor I
Ep
i curen-
tul de recombinare din regiunea de sarcin spaiala I
rd
. Prin urmare,
rd Ep En E
I I I I + + = . (7.1)
Odat ajuni n baz, electronii care formeaz curentul I
En
sunt atrai de cm-
pul electric al jonciunii bazcolector, care este polarizat invers. Dar nu toi
aceti electroni ajung la colector. O parte dintre ei se recombin n regiunea neutr
a "bazei efective" (W
B
' = W
B
-x
pBE
- x
pBC
) cu golurile de aici i dau natere unui cu-
rent notat I
rB
. Pentru a micora acest curent trebuie ca electronii s ajung ct
mai repede la colector i pentru aceasta "baza efectiv" trebuie s fie mic.
Cu aceste notaii se poate scrie:
rB rd Ep B
I I I I + + = , (7.2)
i
rB En C
I I I = . (7.3)
Raportul:
E
C
I
I
= , (7.4)
poart denumirea de factor de transport i indic ce fraciune din curentul injectat
de emitor este cules de ctre colector.
Tranzistorul bipolar se caracterizeaz prin ctigul n curent , definit prin re-
laia:
= =
1
B
C
I
I
. (7.5)
Capitolul 7. Tehnologia planar de realizare a dispozitivelor semiconductoare
205
Se spune c tranzistorul lucreaz ca un amplificator de curent cu ctig .
n mod asemntor se definete eficiena emitorului cu ajutorul relaiei:
Ep En
En
E
I I
I
+
= , (7.6)
i factorul de transport al bazei se definete cu relaia:
En
rB En
T
I
I I
= . (7.7)
Parametrul cel mai important al unui tranzistor bipolar este ctigul n curent
. Pentru a vedea care sunt modalitile tehnologice de a mri acest parametru se
va rescrie relaia (7.5) sub forma:
( )
( )
kT
EB
qU
i
nBE pBE
nB
B B
nBE E E
pE
nB
B B
nB
B
rB En
rB rd Ep
C
B
e n
x x
D
W N
x W N
D
D
W N
L
W
I I
I I I
I
I
2
0
' '
2
'
2
2
1
1
+
+
=
=
+ +
= =
. (7.8)
Ctigul n curent al unui tranzistor bipolar poate fi mrit prin:
micorarea lungimii efective a bazei W
B
';
timp mare de via al purttorilor minoritari n baz (
n
mare conduce
la L
nB
mare);
concentraie mai mare a impuritilor n emitor dect n baz
(N
E
>> N
B
);
timp mare de via al purttorilor de sarcin n regiunea de sarcin spa-
ial emitorbaz (
0
).
Cea mai ntlnit conectare a tranzistoarelor n circuit este cea de emitor co-
mun (emitor la "mas"), aa cum se arat n figura 7.3.
Dac se aplic o tensiune U
BE
constant pe jonciunea emitorbaz un curent
I
E
este "injectat" din emitor n baz. Dac tensiunea U
CE
< U
BE
atunci U
CB
i
schimb orientarea i jonciunea bazcolector este polarizat n direct.
TEHNOLOGII ELECTRONICE
206
n situaia n care cele
dou jonciuni sunt polarizate
n direct tranzistorul se gsete
n regiunea de saturaie. Cu-
rentul I
C
este limitat n acest
caz de rezistena de sarcin din
colector (dac U
CE
este foarte
mic se poate presupune c U
CE
= 0 i atunci:
I
C
= V
CC
/R
S
).
Dac se limiteaz cu-
rentul prin baz la o valoare
I
B1
i dac U
BE
nu mai este
constant (baza "floteaz") ci
depinde de tensiunea U
CE
aplicat pe tranzistor, atunci apar urmtoarele fenomene:
1. Dac U
CE
crete de la 0 V ctre V
CC
, jonciunea bazemitor se deschide
din ce n ce mai mult deoarece o dat cu creterea U
CE
crete i U
BE
. Cu-
rentul de emitor I
E
crete i este colectat de ctre colectorul tranzistorului
(deci i I
C
va crete). n aceste condiii i I
B
va crete (v. rel. (7.2)). Dar cu-
rentul de baz I
B
este limitat la valoarea maxim I
B1
. Acest fapt limiteaz
automat i creterea de tensiune U
BE
. Dac tensiunea colectoremitor U
CE
va fi mrit n continuare, U
BE
rmne constant (conform celor artate an-
terior, dar va crete tensiunea U
CB
i jonciunea colectorbaz va fi polari-
zat din ce n ce mai puternic n regim invers i tranzistorul va iei din zo-
na de saturaie.
2. n momentul n care tranzistorul iese din zona de saturaie curentul de
emitor I
E
nu mai crete datorit faptului c este limitat de U
BE
(care la rn-
dul ei este limitat de I
B1
, impus ntr-un mod oarecare de ctre circuitul
exterior). Dac U
CE
crete, automat i U
CB
va crete, dar curentul de colec-
tor I
C
se limiteaz datorit faptului c I
E
a fost limitat. Tranzistorul se g-
sete n acest moment n regiunea activ normal.
Cu ajutorul unui instrument numit caracterograf, se pot trasa curbele de vari-
aie ale curenilor de colector I
C
n funcie de tensiunea colectoremitor U
CE
i cu-
rentul de baz I
B
, curbe ce sunt prezentate n figura 7.4.
Fig. 7.3. Tranzistor npn n conexiune
"emitor comun".
Capitolul 7. Tehnologia planar de realizare a dispozitivelor semiconductoare
207
Din aceast caracteristic se poate calcula factorul de amplificare n curent
cu relaia:
B
C
I
I
= . (7.9)
Pentru un tranzistor ideal caracteristicile I
C
= I
C
(U
CE
,I
B
) n regiunea activ
normal sunt drepte paralele cu axa tensiunii.
ntr-un tranzistor real ns, lungimea efectiv a bazei W
B
' se micoreaz o dat
cu creterea tensiunii colectoremitor U
CE
deoarece crete regiunea de sarcin spa-
ial a jonciunii bazcolector (creterea U
CE
duce la creterea U
CB
). Acest lucru
conduce la micorarea timpului de tranzit al electronilor prin baz (n cazul tran-
zistorului npn) care la rndul su determin micorarea curentului de recombi-
nare n baz I
rB
i implicit al curentului prin baz I
B
. Dac intensitatea curentului
I
B
este meninut constant, acelai fenomen se reflect n creterea uoar a inten-
sitii curentului de colector cu tensiunea colectoremitor.
Fig. 7.4. Caracteristica I
C
= I
C
(U
CE
, I
B
),
pentru tranzistorul bipolar ideal.
Fig. 7.5. Caracteristica I
C
= I
C
(U
CE
,I
B
)
pentru un tranzistor real.
Caracteristica I
C
= I
C
(U
CE
,I
B
) n aceast situaie va avea alura prezentat n fi-
gura 7.5.
Prelungirea curenilor I
C
ntlnete axa tensiunii U
CE
n punctul notat -V
A
.
Aceast tensiune poart numele de tensiune Early i are expresia dat de relaia:
TEHNOLOGII ELECTRONICE
208
nBC pBC
s
B B C
BC j
B
A
x x
W N qA
C
Q
V
+
= =
'
,
, (7.10)
unde: Q
B
este sarcina din baz;
C
j,BC
capacitatea jonciunii bazcolector;
A
C
aria colectorului;
s
permitivitatea semiconductorului;
W
B
' lungimea efectiv a bazei;
N
B
concentraia de impuriti acceptoare din baz;
(ceilali termeni au semnificaia din fig. 7.2).
Observaie
Caracteristica unui tranzistor bipolar destinat a fi folosit ntr-o aplicaie ana-
logic trebuie s se apropie ct mai mult de caracteristica ideal din figura 7.4,
altfel apar distorsionri ale semnalului de ieire. Pentru aceasta tensiunea Early
trebuie s fie mare. Se poate mri tensiunea Early prin creterea concentraiei im-
puritilor n baz i prin extinderea regiunii de sarcin spaial a jonciunii baz
colector. Cum ns, N
B
mare implic x
pBC
mic, nseamn c o regiune de sarcin
spaial bazcolector mare nu se va putea realiza dect asigurnd o concentraie
mic de impuriti n colector.
n figura 7.5 s-a notat prin BV
CE0
tensiunea de strpungere colectoremitor
pentru tranzistorul aflat cu "baza n gol" (de unde "0" n BV
CE"0"
). Acesta este un
parametru de catalog pentru tranzistoare.
Tensiunea BV
CE0
este legat de tensiunea de strpungere a jonciunii baz
colector U
CB0
, cnd emitorul este "n gol" sau neconectat, prin relaia:
4
0
0
=
CB
CE
BV
BV . (7.11)
Observaie
Tensiunea de strpungere BV
CB0
este dictat de zona cea mai puin dopat
care de cele mai multe ori este zona colectorului.
Capitolul 7. Tehnologia planar de realizare a dispozitivelor semiconductoare
209
Un factor de amplifi-
care mare conduce ns, la
o tensiune mic de str-
pungere a tranzistorului.
n figura 7.6 este tra-
sat curba de variaie a
tensiunii de strpungere
BV
CE0
n funcie de facto-
rul de amplificare n cu-
rent pentru un tranzistor
bipolar.
7.2.2. Comportarea dinamic a unui tranzistor bipolar
La funcionarea n curent alternativ a unui tranzistor bipolar apar limitri da-
torate capacitilor electrice ale jonciunilor i a rezistenei interne a zonelor prin
care trece curentul. La acestea se adaug elementele parazite de circuit (condensa-
toare i rezistoare) care apar la conectarea tranzistorului. Pentru a realiza
tranzistoare cu comportament bun n frecven trebuie cunoscut influena acestor
factori.
Se vor prezenta n continuare numai parametrii intrinseci ai tranzistorului
care sunt limitai de tehnologia de fabricaie.
n scopul acestei analize se nlocuiete tranzistorul din figura 7.3 cu schema
echivalent prezentat n figura 7.7.
Fig. 7.7. Schema echivalent a tranzistorului bipolar pentru funcionarea
n regim dinamic la cureni mici.
Fig. 7.6. Variaia tensiunii de strpungere BV
CE0
n funcie
de factorul de amplificare n curent.
TEHNOLOGII ELECTRONICE
210
Semnificaia elementelor din figura 7.7 este urmtoarea:
C
jBE
i C
jBC
sunt capacitile jonciunilor bazemitor i colectorbaz i
sunt definite de relaiile:
iBE
BE
jBE
jBE
U
C
C
=
1
0
, (7.12)
iBC
BC
jBC
jBC
U
C
C
=
1
0
, (7.13)
unde: U
BE
i U
BC
sunt tensiunile ilustrate n figura 7.3;
iBE
i
iBC
potenialul intern al jonciunilor bazemitor respectiv baz
colector fr tensiuni externe aplicate;
C
jBE0
i C
jBC0
capacitile jonciunilor fr tensiune extern aplicat, defini-
te cu expresiile:
EB
EB
s jEB
W
A
C =
0
, (7.14)
CB
CB
s jBC
W
A
C =
0
, (7.15)
n care: A
EB
i A
CB
sunt ariile jonciunii emitorbaz, respectiv colectorbaz;
W
EB
i W
CB
lungimile regiunilor de sarcin spaial asociate celor dou
jonciuni.
g
m
poart denumirea de transconductan i este definit prin relaia:
BE
C
m
U
I
g
= ; (7.16)
r
; (7.17)
C
dBE
este capacitatea de difuzie a jonciunii bazemitor datorat polariz-
rii directe i este definit de relaia:
trB
E
dBE
kT
qI
C = , (7.18)
unde:
trB
reprezint timpul de tranzit al electronilor prin baz.
Factorul de amplificare n curent pentru lucrul n regim dinamic se defi-
nete cu relaia:
( )
+ +
= =
r C C j i
i
h
dBE jBE B
C
fe
1
. (7.19)
Se numete frecven de tranzit sau de tiere acea valoare a frecvenei pentru
care h
FE
=1.
Relaia (7.19) se poate rescrie sub forma:
( )
+
=
r C C f i
i
dBE jBE T B
C
2
1 , (7.20)
unde f
T
este definit cu relaia:
tr
T
f
=
2
1
, (7.21)
n care,
tr
se numete timp de tranzit i are expresia:
trB trE
nB
B
E
jBE
tr
D
W
qI
kT C
+ = + =
2
2
'
, (7.22)
TEHNOLOGII ELECTRONICE
212
unde:
trE
este timpul de tranzit prin emitor;
trB
timpul de tranzit prin baz.
Observaie
Pentru a obine o frecven de tiere ct mai mare este necesar s se micoreze
capacitatea jonciunii bazemitor prin micorarea ariei acestei jonciuni i s se
dispun de o baz efectiv (cvasineutr) ngust.
Un alt parametru important al tranzistorului este frecvena maxim (f
max
) pen-
tru care se obine puterea util ntr-un circuit, definit cu relaia:
jBC B
T
C R
f
f
=
2
max
, (7.23)
n care: R
B
este rezistena pe care baza o prezint la curgerea diferiilor cureni
prin ea, inclusiv rezistena de contact metalsemiconductor.
7.2.3. Tehnologia de fabricaie a tranzistorului bipolar planar
n figura 7.8 se prezint etapele procesului tehnologic de realizare a unui tran-
zistor npn planar cu siliciu. Se vor lua n consideraie toate observaiile fcute la
realizarea jonciunii p-n n siliciu i care au fost prezentate n cap. 6.
Fluxul tehnologic prezentat n figura 7.8 este folosit pentru realizarea de
tranzistoare discrete.
ntr-un circuit integrat este ns nevoie s se lege mai multe tranzistoare ntre
ele i pentru aceasta trebuie s existe acces la colectorul de pe suprafaa plachetei.
Structura unui tranzistor destinat acestui scop ar trebui s arate ca n figura 7.9
Soluia tehnic din figura 7.9 prezint unele probleme ce vor fi expuse n
continuare.
1. Curentul I
C
strbate mai nti stratul epitaxial slab dopat de tip "n" i i
continu drumul spre contactul de colector prin placheta puternic dopat
n
++
i apoi din nou, spre suprafa prin stratul epitaxial. Existena unui
strat puternic dopat sub baz i colector este foarte important. Dac
acest strat nu ar exista, curentul de colector ar trece numai prin stratul
epitaxial slab dopat, ceea ce ar conduce la o cdere de tensiune foarte im-
portant ntre baz i colector. Tranzistorul ar avea o rezisten serie de
colector mare i ar consuma putere inutil.
Capitolul 7. Tehnologia planar de realizare a dispozitivelor semiconductoare
213
2. n cazul existenei mai multor tranzistoare (sau alte elemente de circuit)
alturate, curentul I
C
poate s se ndrepte spre un potenial diferit de acela
al colectorului tranzistorului n cauz. Este obligatoriu s se separe
tranzistoarele (i celelalte elemente de circuit) ntre ele; fiecare tranzistor
trebuie plasat ntr-o "insul".
Fig. 7.8. Etapele procesului tehnologic de realizare a unui
tranzistor bipolar pnp, n tehnologia planar.
Pe de alt parte trebuie ca fiecare astfel
de insul s aib propriul strat n
++
, cci
altfel ar fi "scurcircuitate" n partea infe-
rioar. Din acest motiv se impune ca stratul
n
++
s fie subire.
Soluia tehnic gsit iniial pentru re-
zolvarea acestei probleme este prezentat n
figura 7.10.
Aa cum se poate observa n figura
7.10, apare o difuzie suplimentar n dreptul
Fig. 7.9. Tranzistor planar cu toate
terminalele la suprafa.
TEHNOLOGII ELECTRONICE
214
contactului de colector. n jargoul tehnologilor aceast difuzie se numete plusare
de colector. Ea are rolul de a realiza un contact ohmic ntre metalul care reprezint
contactul de colector i stratul epitaxial.
Plusarea de colector se realizeaz de obicei n acelai timp cu emitorul tran-
zistorului, n cursul aceleiai difuzii de fosfor.
Fig. 7.10. Tranzistor bipolar n circuite integrate:
a) sus seciune vertical;
b) vedere de sus, pe suprafaa plachetei.
a
b
Capitolul 7. Tehnologia planar de realizare a dispozitivelor semiconductoare
215
Observaie
Contactul metalsemiconductor are caracter redresor dac concentraia de im-
puriti a semiconductorului este mic i caracter ohmic n cealalt situaie. n ca-
zul siliciului pentru concentraii de impuriti mai mici de 10
18
atomi/cm
3
se for-
meaz contacte redresoare sau contacte Schottky. Diodele Schottky sunt dispoziti-
ve utilizate n circuitele de nalt frecven. n cazul unui tranzistor bipolar forma-
rea unui astfel de dispozitiv n regiunea colectorului reprezint un element parazit.
Referitor la structura prezentat n figura 7.10 se pot face urmtoarele comen-
tarii:
1. Placheta de pornire este de tip "p" slab dopat. Se pot crea pe aceast pla-
chet zone n
++
distincte care s nu mai scurtcircuiteze tranzistoarele n par-
tea de jos.
2. Zonele n
++
care asigur rezisten mic de colector se realizeaz printr-un
proces numit difuzie de strat ngropat. Denumirea provine din faptul c,
ulterior, peste placheta iniial n care s-a realizat stratul ngropat se crete
stratul epitaxial care "ngroap" aceast difuzie.
Observaie
Impuritile care formeaz stratul ngropat trebuie s difuzeze greu n siliciu
(trebuie s aib un coeficient de difuzie mic) pentru ca mai trziu, n cursul reali-
zrii tranzistorului, aceste impuriti s nu ex-difuzeze n stratul epitaxial.
Impuritile folosite pentru realizarea stratului ngropat sunt arsenul (As) sau
stibiul (Sb).
3. Dup realizarea stratului epitaxial se delimiteaz insulele n care se vor
realiza tranzistoarele bipolare cu ajutorul unei difuzii de izolare. Difuzia de
izolare este un proces de durat, ce se desfoar la temperatur ridicat. n
final frontul acestei difuzii traverseaz ntreg stratul epitaxial. Zidul de izo-
lare este de tip "p", impuritatea utilizat fiind borul (B). Zidul de izolare se
contacteaz la potenialul cel mai negativ la care funcioneaz circuitul ast-
fel nct jonciunea zid de izolarecolector (strat epitaxial) s fie polarizat
invers. n acest fel se nltur posibilitatea prsirii unei insule de ctre
purttorii de sarcin care contribuie la formarea curenilor n tranzistor.
n figura 7.11 se prezint fluxul tehnologic standard pentru realizarea unui
circuit integrat bipolar n tehnologia planar.
TEHNOLOGII ELECTRONICE
216
Fig. 7.11. Fluxul tehnologic standard pentru realizarea unui circuit integrat bipolar.
Observaii
1. Dup cum s-a ncercat s se sugereze i n figura 7.11, suprafaa plachetei
de siliciu pare a fi destul de neregulat la terminarea procesului. Se pune ntreba-
rea: pot urmri traseele de metalizare aceste denivelri fr s se ntrerup ?
Rspunsul este afirmativ deoarece, n mod normal, aceste denivelri sunt ra-
reori mai mari de 5000 (0,5 m) iar traseul de metal are o grosime tipic de
10 000 .
Denivelrile ce apar pe suprafaa plachetei au dou cauze i anume:
a) denivelrile datorate grosimilor diferite ale oxizilor de siliciu formai n
urma proceselor de oxidare i difuzie;
b) "gropile" spate n siliciu datorit vitezei mai mari de cretere a oxizilor
subiri fa de viteza de cretere a oxizilor groi. Dac nu ar fi aa, prin
Capitolul 7. Tehnologia planar de realizare a dispozitivelor semiconductoare
217
ndeprtarea ntregului oxid de pe suprafaa plachetei de siliciu nu ar mai
rmne nici o urm vizibil (cu ochiul liber sau cu un microscop optic)
din circuitul realizat.
2. Diferitele elemente de circuit pot fi identificate n urma unei analize la un
microscop optic i prin culoarea oxizilor care acoper diferite difuzii. Dioxidul de
siliciu este o sticl transparent i incolor. n straturi subiri, apropiate de lungi-
mea de und vizibil, oxidul de siliciu pare colorat datorit fenomenelor de in-
terferen dintre lumina incident i cea reflectat de ctre substratul de siliciu.
3. Asemntor unui tranzistor npn (fig.7.8) se poate realiza i un tranzistor
pnp. Procesul este ns mult mai greu de stpnit, deoarece difuzia de fosfor
(care este uzual n industria semiconductorilor pentru realizarea straturilor de tip
"n") nu mai poate fi folosit pentru realizarea bazei tranzistorului npn. Fosforul
difuzeaz mult mai rapid dect borul (cu care se realizeaz emitorul tranzistorului
pnp). Acest lucru face ca adncimea jonciunii bazcolector s creasc rapid n
momentul cnd se realizeaz emitorul i astfel geometria tranzistorului s nu poat
fi controlat. De aceea este obligatoriu s se foloseasc arsen sau stibiu pentru rea-
lizarea bazei unui tranzistor pnp. Procesele de difuzie ale arsenului i stibiului
n siliciu sunt ns mai "pretenioase" dect procesul de difuzie al fosforului. Prin
urmare un circuit integrat cu tranzistoare pnp (ca cel descris anterior) este
aproape imposibil de realizat.
4. Circuitele integrate bipolare sunt realizate prin procese tehnologice simi-
lare cu cel prezentat n figura 7.11. Acest proces este avantajat de faptul c succe-
siunea impurificrilor i impuritile specifice implicate face ca realizarea unei
jonciuni s nu influeneze major jonciunile deja formate (jonciunile deja formate
rmn cvasi-fixe deoarece n difuziile ulterioare sunt implicate impuriti care di-
fuzeaz mai rapid i pentru care este nevoie de temperaturi mai mici de activare).
5. n dispozitivul electronic este important s se cunoasc i distribuia con-
centraiei de impuriti.
n figura 7.12 se prezint o astfel de distribuie pentru tranzistorul realizat
conform procesului tehnologic ilustrat n figura 7.11.
TEHNOLOGII ELECTRONICE
218
Fig. 7.12. Profilul de impuriti n tranzistorul bipolar planar.
n aceast figur se indic locul formrii jonciunilor i se ilustreaz efectul
ex-difuziei de arsen din stratul ngropat.
6. Se folosete de multe ori formularea: circuit integrat bipolar n tehnologie
de X voli.
Astfel se spune despre amplificatorul operaional 741 c este realizat n teh-
nologie de 40 de voli. Aceasta nseamn c tensiunea maxim garantat U
CE0
pen-
tru tranzistorul npn este de 40 V (AO 741 este alimentat ntre +15 V i 15 V; mai
rmne o marj de 10 V). Tensiunea de strpungere este influenat de concentra-
ia colectorului i, dac avem diode cu baza subire (cum este cazul jonciunii ba-
zcolector format n stratul epitaxial), de grosimea stratului epitaxial.
ntr-un proces de 40 V grosimea stratului epitaxial are o valoare de aproxima-
tiv 15 m. Valorile tipice pentru adncimea jonciunilor de baz i de emitor sunt:
x
j,B
= 5 m i x
j,E
= 3 m.
7. n anumite aplicaii izolarea insulelor prin difuzii de izolare nu mai este su-
ficient (exist, totui, un curent mic prin jonciunea polarizat invers). O soluie
este izolarea cu un dielectric, de preferin oxid de siliciu. Pentru aceasta ar trebui
realizat n prealabil un an n siliciu n locul zidului de izolare care trebuie ulteri-
or oxidat. anul se poate realiza prin corodarea siliciului. Pentru o tehnologie de
Capitolul 7. Tehnologia planar de realizare a dispozitivelor semiconductoare
219
40 V corodarea ar trebui s fie de cel puin 15 m. Datorit denivelrilor foarte
mari procesele de litografie optic nu ar mai funciona i traseele de metalizare
s-ar ntrerupe.
Soluia const n acoperirea plachetelor cu materiale dielectrice prin care s se
re-planarizeze placheta de siliciu. Din pcate, astfel de soluii se pot aplica numai
pentru denivelri rezonabil de mici. n consecin, numai circuitele integrate de
tensiuni mici (straturi epitaxiale subiri i jonciuni puin adnci) pot beneficia de
un proces de planarizare cu straturi dielectrice depuse printr-un procedeu oarecare
i lefuite oglind ulterior, pentru a asigura planeitatea (un astfel de proces, des
ntlnit n circuitele moderne cu multe nivele de metalizare, este cel numit CMP
Chemical Mechanical Polishing lefuire mecanochimic).
Cele mai performante circuite bipolare se obin n cazul n care i stratul
epitaxial este izolat de placheta de siliciu printr-un strat de dioxid de siliciu. O ast-
fel de plachet se numete SOI Silicon On Insulator siliciu pe izolator. Nu se
va expune aici modul de realizare a unor astfel de plachete.
8. n tehnologia planar bipolar se poate lucra att cu plachete de siliciu cu
orientarea (111) ct i cu plachete de siliciu cu orientarea (100). Dac se folosesc
plachete (111) imaginea stratului ngropat care "se vede" prin stratul epitaxial ("se
vede" de fapt denivelarea propagat pn la suprafa prin stratul epitaxial a
anului spat n placheta iniial n urma difuziei de strat ngropat) este uor de-
format. Pentru a prentmpina aceast deformare, care are efecte negative n ope-
raiile de aliniereexpunere ulterioare, plachetele (111) folosite n procesul bipolar
sunt de fapt tiate la un unghi de 6
0
7
0
fa de direcia <111>.
9. Procesul planar bipolar standard cu un singur nivel de metalizare cuprinde
7 procese de fotolitografie (se mai numete i proces cu 7 mti). Ultima masc
deschide ferestre de contact pentru firele de legtur care leag "ieirile" circuitu-
lui (care se afl plasate pe marginea cipului) cu terminalele capsulei. Pentru con-
tactare se deschid ferestre n stratul dielectric (oxid de siliciu realizat prin tehnici
CVD Chemical Vapor Deposition) care acoper metalizarea circuitului. Procesul
poart numele de pasivarea circuitului i are rolul de a proteja metalizarea prin
evitarea ntreruperilor sau scurtcircuitrii traseelor datorit impuritilor din at-
mosfer.
Circuitele integrate bipolare pot realiza amplificri mari de putere. n anumite
situaii (cum este cazul circuitelor digitale) intereseaz nu att puterea controlat,
ct capacitatea de informaie vehiculat. O capacitate mare de informaie stocat i
TEHNOLOGII ELECTRONICE
220
vehiculat necesit foarte multe elemente de circuit, n special tranzistoare. Prin
specificul ei, tehnologia bipolar este mare consumatoare de arie i este
neadecvat pentru realizarea de circuite integrate digitale (i totui circuitele n
tehnologie bipolar TTL au fcut istorie la nceputul "erei digitale").
Aria unei "insule bipolare" este mare deoarece fereastra difuziei de izolare
trebuie plasat departe de jonciuni, att datorit difuziei laterale (cel puin ct
grosimea stratului epitaxial), ct i a regiunii de sarcin spaial deoarece regiunea
de sarcin spaial a jonciunii izolarecolector nu trebuie s ntlneasc regiunea
de sarcin spaial a jonciunii bazcolector. Ambele regiuni se extind cu prec-
dere n stratul epitaxial slab dopat.
Rezolvarea acestei probleme a fost asigurat de tehnologia planar MOS (Me-
tal Oxid Semiconductor), care va fi prezentat n continuare.
7.3. Tranzistoare MOS
7.3.1. Controlul parametrilor tranzistoarelor MOS n fluxul de fabricaie
Ideea tranzistoarelor cu efect de cmp de suprafa dateaz din anul 1930,
cnd Lillienfeld a propus realizarea unor dispozitive amplificatoare cu corp solid
bazate pe acest efect.
Dar descoperirea tranzistorului bipolar a fcut ca atenia cercettorilor s se
concentreze pentru o perioad ctre aceast direcie i tranzistorul cu efect de
cmp de suprafa s fie lsat de o parte pentru un timp.
n anul 1960 s-a realizat primul tranzistor MOS (Metal Oxid Semiconductor)
n care dioxidul de siliciu are rolul principal n realizarea "porii" dispozitivului.
Problema cea mai mare a acestor dispozitive a fost proasta stabilitate n timp.
Pn n anul 1965 nu s-a gsit o soluie acceptabil pentru controlul tensiunii de
prag. O dat cu nelegerea naturii sarcinilor din dioxidul de siliciu i stabilirea
reetelor de curire chimic adecvat, aceast problem a fost depit.
Pentru a detalia aspectele legate att de funcionarea tranzistorului MOS ct i
de tehnologia de realizare a acestora, se prezint mai nti un flux tehnologic stan-
dard pentru obinea unui tranzistor MOS cu canal n (fig. 7.13)
Fluxul standard de realizare al unui tranzistor MOS cu un singur nivel de me-
talizare cuprinde numai cinci operaii de fotolitografie (proces cu 5 mti a
cincea masc deschide ferestre n oxidul de pasivare, care nu a mai fost figurat n
fig. 7.13) fa de fluxul standard de realizare al tranzistorului bipolar care are 7
mti.
Capitolul 7. Tehnologia planar de realizare a dispozitivelor semiconductoare
221
Al doilea avantaj i cel mai important l constituie ctigul de arie datorat fap-
tului c tranzistorul MOS nu mai trebuie izolat n insule cu ajutorul difuziilor de
izolare.
La un tranzistor MOS curentul este forat s treac ntre surs i dren numai
pe sub electrodul de poart.
Fig. 7.13. Fluxul tehnologic pentru realizarea unui tranzistor MOS cu canal "n".
Pentru a nelege funcionarea tranzistorului MOS se va prezenta mai nti c-
teva rezultate legate de capacitorul MOS.
Cele trei elemente ale unui capacitor MOS sunt (fig. 7.14):
primul electrod care poate fi metal sau polisiliciu puternic dopat;
dielectricul reprezentat printr-un strat subire de oxid de siliciu;
al doilea electrod reprezentat prin substratul de siliciu.
TEHNOLOGII ELECTRONICE
222
Fig. 7.14. Capacitorul MOS.
Dac siliciul este de tip "p" i se aplic pe electrodul metalic un potenial po-
zitiv, acest lucru va duce la apariia unei sarcini pozitive pe acest electrod. Auto-
mat, pe cellalt electrod (siliciu) vor aprea, la interfaa oxidsiliciu, sarcini nega-
tive deoarece potenialul pozitiv de pe electrodul metalic ndeprteaz golurile de
la interfaa n cauz. Aceste sarcini negative se afl plasate ntr-o zon de sarcin
spaial care se extinde n siliciu o dat cu tensiunea aplicat pe electrodul metalic.
Dac neglijm att efectul potenialului metalsemiconductor ct i efectul
sarcinilor din dioxidul de siliciu, atunci se poate scrie c potenialul aplicat pe me-
tal se distribuie pe oxid i pe zona de sarcin spaial din siliciu, conform relaiei:
s ox G
V V + = , (7.24)
unde: V
G
este potenialul aplicat pe metal;
V
ox
potenialul aplicat pe oxid;
s
potenialul pe zona de sarcin spaial.
n momentul cnd
s
=
inv
= 2
F
, unde
F
este potenialul Fermi exprimat
prin relaia:
q
E E
F i
F
= , (7.25)
n care: E
i
este nivelul energetic intrinsec;
E
F
nivelul Fermi;
q sarcina electric;
Capitolul 7. Tehnologia planar de realizare a dispozitivelor semiconductoare
223
regiunea de sarcin spaial nu se mai extinde. n acest moment la interfaa oxid
siliciu apar purttori de sarcin minoritari (electroni deoarece siliciul este de tip
"p") i se spune c a aprut un strat de inversie. Cderea de potenial pe zona de
sarcin spaial corespunztoare acestei situaii s-a notat cu
inv
iar tensiunea de
pe electrodul metalic pentru care se produce inversia se va nota cu V
t
i se nume-
te tensiune de prag.
Tensiunea de prag este dat de relaia:
inv
B
t
C
Q
V + =
0
, (7.26)
unde: Q
B
este sarcina pe unitate de arie n zona de sarcin spaial (Q
B
= =
-qN
A
x
dmax
, unde x
dmax
este lrgimea maxim a regiunii de sarcin spaial;
se determin cu relaia 6.11 unde se nlocuiete (
s
V
a
) prin
inv
);
C
0
capacitatea oxidului pe unitatea de arie (C
o
= K
o
0
/x
ox
n care K
o
este
constanta dielectric a oxidului Ko = 3,9;
0
este permitivitatea vidului
0
= 8.86 x 10
-14
F/cm, i x
ox
este grosimea oxidului).
Tensiunea de prag este influenat de doi factori i anume:
- tipul metalului folosit ca electrod;
- sarcinile electrice din oxid.
Relaia (7.26) este valabil n condiiile n care benzile energetice ale
semiconductorului n apropierea oxidului ar rmne orizontale sau netede.
n situaiile reale ns, aceste benzi sunt curbate. Aceast curbur, dup cum
s-a mai artat, indic apariia unui potenial intern. Mrimea acestui potenial in-
tern (ce ia natere n semiconductor la interfaa siliciuoxid) depinde de tipul me-
talului i se numete potenial metalsemiconductor. n continuare se va nota po-
tenialul metalsemiconductor cu
MS.
Pe de alt parte, n dioxidul de siliciu apar, pe parcursul fluxului tehnologic,
mai multe tipuri de sarcini electrice care, la rndul lor influeneaz tensiunea de
benzi netede i implicit tensiunea de prag. n general n dioxidul de siliciu apar
urmtoarele tipuri de sarcini electrice: sarcini electrice mobile i sarcini electrice
fixe.
1. Sarcinile electrice mobile sunt datorate, n special, ionilor pozitivi de sodiu
care pot fi captai de oxid, fie n urma curirilor cu substane chimice neadecvate,
fie ca urmare a contaminrii de la camerele de proces (cuptoare de difuzie, diferite
instalaii pentru depuneri de straturi subiri etc.). Ionii de sodiu se deplaseaz da-
TEHNOLOGII ELECTRONICE
224
torit temperaturii i potenialului aplicat pe oxid, ceea ce duce la modificri
aleatoare ale tensiunii de prag. Soluia acestei probleme o constituie pstrarea
unei curenii desvrite pe fluxul de fabricaie (cerinele de curenie sunt mult
mai stricte dect n cazul tehnologiei bipolare). Substanele chimice folosite poart
denumirea de chimicale de tip MOS, ceea ce implic nivele de impuriti acceptate
mai mici cu cel puin un ordin de mrime fa de cele folosite n procesul bipolar.
Din aceast cauz fluxul standard MOS, dei pare mai simplu dect cel bipolar,
implic costuri mai mari. Dac densitatea de sarcin mobil (x) este rspndit n
oxid neuniform pe grosimea acestuia, atunci sarcina total mobil este dat de re-
laia:
( )dx x
x
x
Q
ox
x
ox
mobil
=
0
. (7.27)
2. Sarcinile electrice fixe la interfaa oxidsiliciu se formeaz relativ aleator i
determin modificri necontrolate ale tensiunii de prag. Soluia reducerii acestor
sarcini const n folosirea plachetelor de siliciu cu orientarea (100). Tehnologia
MOS folosete numai plachete cu orientarea (100). Sarcina fix va fi notat cu
Q
ss
.
n dioxidul de siliciu pot aprea sarcini fixe induse de radiaii i din aceast
cauz, dup realizarea oxidului de poart, este bine s se evite aplicarea unor ope-
raii de implantare de ioni sau corodri n plasm. Circuitele electronice care con-
in dispozitive MOS i care funcioneaz n spaiul cosmic trebuie protejate la ra-
diaii.
n aceste condiii tensiunea de benzi netede are expresia:
( )dx x
x
x
C C
Q
V
ox
x
ox o o
ss
MS FB
=
0
1
. (7.28)
Relaia (7.26) trebuie corectat cu tensiunea de benzi netede i n acest fel
tensiunea de prag va fi exprimat de relaia:
FB inv
B
t
V
C
Q
V + + =
0
. (7.29)
Capitolul 7. Tehnologia planar de realizare a dispozitivelor semiconductoare
225
7.3.2. Tranzistorul MOS n tehnologie planar
n tranzistorul MOS (fig. 7.15) electrodul de poart este un capacitor MOS i
prin stratul de inversie format realizeaz un canal care permite curentului s treac
de la surs la dren. n figura 7.15 este prezentat un tranzistor cu canal de tip "n"
ceea ce nseamn c electronii sunt purttorii de sarcin care formeaz curentul
ntre surs i dren.
Fig. 7.15. Structura unui tranzistor MOS cu canal n:
a) vedere lateral; b) vedere de sus.
Tranzistorul MOS poate s funcioneze n zona liniar sau n regiunea de sa-
turaie (fig. 7.16). n regiunea liniar curentul sursdren crete cu tensiunea de
dren, pentru o tensiune de gril dat (care trebuie s fie mai mare dect tensiunea
de prag, condiie necesar pentru existena canalului).
Cnd tensiunea de dren egaleaz tensiunea de prag, canalul se ntrerupe, iar
curentul ajunge la dren prin tunelare. Curentul de dren rmne "constant" chiar
dac tensiunea de dren se mrete n continuare. Tranzistorul MOS trece n zona
de saturaie. n realitate "constant" nu este corect spus deoarece prin mrirea ten-
siunii de dren canalul se scurteaz, ceea ce nseamn c, n caracteristica
T
D
= T
D
(V
D
,V
G
), se produce o cretere uoar a curentului n zona de saturaie.
a
b
TEHNOLOGII ELECTRONICE
226
Fig. 7.16. Caracteristica de curent T
D
= T
D
(V
D
,V
G
)
pentru un transistor MOS.
Observaie
Tranzistorul MOS analizat era blocat pentru V
G
< V
t
. Se poate ntmpla ca
pentru o anumit valoare a tensiunii de benzi netede (pe care o putem regla prin
tipul de metal folosit pentru poart, acionnd asupra lui
MS
) canalul s fie for-
mat chiar n lipsa unei tensiuni aplicat pe poart. Un astfel de tranzistor se nu-
mete cu canal indus.
Frecvena maxim de lucru a tranzistorului MOS este dat de relaia:
( )
2
max
L
V
f
D p n
= , (7.30)
unde:
n(p)
reprezint mobilitatea electronilor, respectiv a golurilor pentru canal
"n" i canal "p";
V
D
tensiunea de dren;
L lungimea canalului (v. fig. 7.15).
Observaii
1. Tranzistoarele MOS cu canal "n" sunt mai rapide dect tranzistoarele MOS
cu canal de tip "p" deoarece
n
>
p
.
2. Tehnicile moderne de litografie i evoluia tehnologiei n general au fcut
ca lungimea canalului s fie n permanen micorat, ceea ce a dus la mrirea
continu a frecvenei de lucru (pentru anul 2001, la o tehnologie numit de
"0,13 m" lungimea canalului este de 0,065 m). Ca urmare a acestui fapt,
Capitolul 7. Tehnologia planar de realizare a dispozitivelor semiconductoare
227
tranzistoarele MOS au ajuns s concureze tranzistoarele bipolare n privina vite-
zei de lucru.
7.4. Elemente de circuit fabricate n tehnologia planar
Exist o mare diversitate n ceea ce privete elementele de circuit, ce se pot
fabrica n tehnologia planar, altele dect tranzistoarele despre care s-a vorbit an-
terior. n cele ce urmeaz se vor prezenta, fr a intra n detalii, cteva soluii n-
tlnite n tehnologia bipolar i n tehnologia MOS.
7.4.1. Elemente de circuit fabricate n tehnologia bipolar
A. Tranzistorul pnp
Realizarea tranzistorului n-p-n este avantajat de tehnologia bipolar stan-
dard, deoarece eficiena emitorului este mare ca urmare a concentraiei mari de
impuriti din emitor (> 10
20
cm
-3
) i a posibilitii de a realiza o baz ngust
(< 2 m).
n circuitele integrate ntlnim i tranzistoare pnp. Dup cum am mai amin-
tit, nu este posibil s realizm tranzistoare pnp n aceeai manier n care sunt
realizate tranzistoarele npn, datorit coeficienilor de difuzie ai impuritilor ca-
re nu mai "ajut" tehnologia. Pe de alt parte trebuie folosite resursele tehnologiei
de fabricaie a tranzistorului npn pentru a obine, n acelai flux, fr procese
suplimentare, i celelalte elemente de circuit.
n tehnologia planar se realizeaz tranzistoare pnp cu funcionare "lateral"
(curentul curge paralel cu suprafaa plachetei) spre deosebire de tranzistoarele n
pn care sunt "verticale" (curentul curge de la emitor spre colector, perpendicular
pe suprafaa plachetei de siliciu). Modul n care se implementeaz acest lucru este
artat n figura 7.16.
Tranzistorul pnp prezentat n figura 7.16 are emitorul i colectorul formate
n cursul difuziei de bor cu care se realizeaz i "baza" tranzistorului npn, n
cadrul aceluiai proces bipolar.
Baza tranzistorului pnp lateral este reprezentat de stratul epitaxial. Baza
acestui tranzistor se contactez printr-o difuzie de tip "n" (fosfor). Aceast difuzie
se realizeaz simultan cu difuzia de emitor i plusarea de colector pentru tranzisto-
rul npn i are rolul de a realiza un contact ohmic cu stratul epitaxial.
TEHNOLOGII ELECTRONICE
228
Fig. 7.17. Tranzistor pnp n tehnologie bipolar:
a) vedere transversal; b) "layout" imaginea de pe suprafaa plachetei.
Observaii
Tranzistorul pnp lateral are performane mai slabe dect tranzistorul npn
vertical, care se realizeaz n acelai flux tehnologic deoarece:
- emitorul este mai slab dopat dect n cazul tranzistorului npn , ceea ce
conduce, dup cum s-a mai spus, la o eficien slab de emitor;
- limea bazei este determinat de performanele fotolitografiei. La ncepu-
turile tehnologiei bipolare se puteau realiza tranzistoare npn cu baze de
ordinul 25 m. n ceea ce privete capabilitatea de a trasa linii apropia-
te pe suprafaa plachetei aceasta era limitat la valori de 510 m.
Tranzistorul pnp avea o baz "groas". n timp, datorit progreselor n
fotolitografie, acest dezavantaj a fost considerabil redus.
Pentru a ilustra diferena de performane ntre tranzistoarele npn i pnp
realizate prin aceeai tehnologie se menioneaz c pentru un proces de 40 V, fac-
a
b
Capitolul 7. Tehnologia planar de realizare a dispozitivelor semiconductoare
229
torul de amplificare n curent are valori tipice de 100150 pentru tranzistorul
npn i de 2030 la tranzistorul pnp.
Pentru a mri eficiena de colectare a curentului generat de emitor, colectorul
este proiectat s nconjoare n ct mai mare msur emitorul, aa dup cum se poa-
te vedea i n figura 7.16 (vederea de sus).
B. Realizarea elementelor pasive de circuit
a) Rezistoare
Schema electric a unui circuit integrat bipolar cuprinde i un numr nsemnat
de rezistoare. Acestea se realizeaz utiliznd aceeai tehnologie ca i cea folosit
la obinerea tranzistorului npn.
De obicei, rezistoarele din circuitele integrate se realizeaz folosind difuzia de
"baz" (n jargoul tehnologic prin "difuzie de baz" n tehnologia bipolar se ne-
lege difuzia de bor folosit la realizarea bazei tranzistorului npn).
n figura 7.18 se prezint o insul izolat pe care sunt realizate dou rezistoa-
re, precum i o seciune printr-unul dintre ele.
Fig. 7.18. Rezistoare n circuite integrate bipolare.
TEHNOLOGII ELECTRONICE
230
Un parametru important al tehnologiei bipolare l reprezint rezistena de su-
prafa sau rezistena pe ptrat a unei zone difuzate. Cel mai mare interes l con-
stituie rezistena de suprafa a difuziei de baz.
Difuziile nu sunt straturi subiri omogene. Concentraia de impuriti i prin
urmare densitatea de sarcin, scade o dat cu adncimea de difuzie. Pentru aceste
straturi difuzate se definete o rezistivitate medie
med
care are expresia:
j med
x
I
V
5 , 4 = , (7.31)
unde: x
j
este adncimea jonciunii.
Termenul
I
V
este o mrime a crei valoare se obine prin msurare cu un apa-
rat specific tehnologiei semiconductorilor i care va fi descris ulterior.
Observaie
Orice ptrat, delimitat pe suprafaa plachetei, i aparinnd unei zone difuzate,
are o rezisten pe ptrat dat de relaia:
I
V
R
patrat
5 , 4 = . (7.32)
Pentru a realiza un rezistor care s aib o anumit rezisten electric trebuie
cunoscut rezistena pe ptrat a difuziei n care se realizeaz rezistorul. Valoarea
rezistenei electrice se obine prin concatenarea unui numr adecvat de ptrate.
De exemplu, pentru tehnologia de 40 V, rezistena pe ptrat a bazei este, n
general, de 200 . Pentru a obine un rezistor de 1 k se poate face o difuzie
ntr-o fereastr lung de 50 m i lat de 10 m. Acest rezistor va avea
50:10 = 5 ptrate.
Rezistena electric a rezistorului va avea valoarea:
5 ptrate x 200 /ptrat = 1 k.
b) Condensatoare
Aa cum s-a prezentat n capitolul 3, pentru realizarea condensatoarelor este
nevoie de trei elemente: doi electrozi i un dielectric.
Dielectricul este, n cele mai multe cazuri, dioxidul de siliciu. Grosimea die-
lectricului trebuie precis controlat deoarece ea determin (mpreun cu aria) m-
rimea capacitii condensatorului.
Capitolul 7. Tehnologia planar de realizare a dispozitivelor semiconductoare
231
Unul dintre electrozi este metalul folosit pentru interconectarea diferitelor
elemente de circuit.
Cellalt electrod este constituit de o difuzie de fosfor similar cu cea prin
care se realizeaz emitorul tranzistorului npn i care se afl plasat sub stratul de
oxid. Difuzia de fosfor este att de concentrat nct conductana stratului difuzat
se apropie de aceea a metalului.
O structur de condensator realizat folosind tehnologia bipolar standard este
prezentat n figura 7.19.
Fig. 7.19. Structur de condensator din circuite integrate bipolare.
7.4.2. Exemple de circuite MOS
Pentru a ilustra aplicaiile tehnologiei MOS se prezint n figura 7.20 structu-
ra celei mai simple variante a unui inversor CMOS, iar n figura 7.21, structura
unei celule de memorie MOS dinamic.
Inversorul CMOS (MOS Complementar) este format din dou tranzistoare
MOS: unul cu canal de tip "p" i cellalt cu canal de tip "n". Aceast structur re-
prezint elementul de baz din circuitele digitale moderne. Tehnologia CMOS
s-a impus deoarece pe lng consumul mic de arie realizeaz i un consum mic de
putere.
O caracteristic a aceastei tehnologii o constituie realizarea zonei n care se
difuzeaz drena i sursa tranzistorului MOS cu canal "p". Aceast zon de tip "n"
TEHNOLOGII ELECTRONICE
232
se poate obine att prin difuzie, ct i prin implantare de ioni i poart denumirea
de zona "nwell".
Pentru corecia pragului tranzistoarelor MOS se fac impurificri precis con-
trolate sub poart, prin implantare de ioni.
n plus complexitatea extraordinar a circuitelor impune realizarea mai multor
nivele de conectare. Aceste nivele de conectare sunt reprezentate de trasee metali-
ce i de trasee de polisiliciu puternic dopat.
Fig. 7.20. Inversorul CMOS:
a) structura inversorului; b) schema electric;
c) schema bloc.
Fig. 7.21. Element de memorie dinamic MOS:
a) structura memoriei; b) schema electric.
Tranzistoarele MOS cu poart de polisiliciu au reprezentat un mare pas nain-
te n tehnologia MOS. Marele avantaj al utilizrii polisiliciului l constituie pro-
prietatea sa de a se oxida (ca i siliciul) i, n acest fel, de a se autoizola fr a fi
nevoie s se depun un strat suplimentar de dielectric pe suprafaa siliciului.
Polisiliciul se depune pe suprafaa plachetei printr-un proces de tip CVD si-
milar cu cel de epitaxie. n acest caz, deoarece placheta este acoperit cu un strat
b
a
b
c
a
Capitolul 7. Tehnologia planar de realizare a dispozitivelor semiconductoare
233
de oxid realizat n cursul proceselor termice anterioare, siliciul rezultat n urma
reaciilor din reactorul CVD nu formeaz straturi monocristaline ci policristaline.
Aceste straturi sunt ulterior puternic dopate cu fosfor pentru a se crea trasee cu
conductivitate ridicat.
n figura 7.20 se prezint un element de memorie format dintr-un condensator
care este ncrcat (i descrcat) de ctre un tranzistor MOS.
Valoarea capacitii este critic i este necesar ca ea s fie suficient de mare
pentru ca elementul de memorie s fie viabil (condensatorul se descarc n timp
datorit curenilor de scurgere i informaia stocat este pierdut).
Pe de alt parte, din considerente de randament, aria cipului trebuie s fie ct
mai mic.
La fabricarea memoriilor, pentru a obine capaciti de valori mari, se folosesc
n prezent i ali dielectri care au permitiviti dielectrice mai mari dect ale
doxidului de siliciu.
Totodat, aria condensatorului este mrit fr a mri aria cipului prin realiza-
rea aa-numitelor condensatoare ngropate ("trench capacitors"). "Trench"-urile
sunt gropi spate n siliciu care pot ajunge pn la 10 m. Ele se umplu ulterior cu
polisiliciu dopat (pentru a realiza una din armturi) i cu un dielectric de
planarizare. Fr dielectricul de planarizare i, mai nou, fr un proces suplimen-
tar de lefuire (polisare) care s asigure planeitatea suprafeei nu mai pot fi conce-
pute circuitele digitale moderne.
TEHNOLOGII ELECTRONICE
234