1. De ce este necesar mecanismul de DMA?

- Mecanismul DMA a fost conceput pentru exhipamentele foarte rapide, deoarece transferul prin intermediul
microprocesorului poate fi prea lent.
- DMA mapeaza spatiul I/O peste memorie, echipamentele periferice citesc si scriu direct in memorie fara sa
mai treaca prin microprocesor
- Permite desfasurarea in paralel de alte activitati ale microprocesorului , inclusiv I/O,pentru a mari viteza.
- Este necesar pentru cresterea vitezei de transfer si pentru eliberarea procesorului de sarcina transferului
- Ex de utizare: ciclu de afisare si referesh display , citirea si scrierea in memoria secundara
2. Ce moduri de transfer permite circuitul 8237?
- Permite transferuri de pana la 1,6 Mb/s
- Moduri de trasfer: Transfer singular(Controlerul este programat pentru realizarea unui singur transfer),
Transer pe bloc(Controlerul este activat prin semnal pe una din liniile DREQ; va masca celelalte linii DREQ
pn la TC sau EOP.), demand transfer mode(Controlerul realizeaz transferuri pn la un semnal EOP sau
DREQ schimb starea la inactiv.), transfer memorie-memorie(), Cascade Mode(controlerul este nseriat cu
alte controlerele 8237)
3. Ce rol are stiva interna in cazul circuitelor 80x87?
- Rolul stivei (stiv de 8 registre) este de a stoca operanzii i rezultatul operaiilor aritmetice.
- Ulterior procesorul ia din stiva rezultatul
- Instruciunile acceseaz datele prin referirea unuia dintre aceste registre sau prin operaii de push/pop.
- Datele aduse din memorie se convertesc n formatul intern al coprocesorului i se pun la vrful stivei. La
scrierea n memoria principal se face conversia din formatul intern n formatul specificat de utilizator.
4. Dimensiunea operandului este aceeasi in cazul circuitelor 8086 si 8087? Explicati de ce?
- Dimensiunea operandului nu este aceeasi.
- Microprocesorul 8086 lucreaza cu operanzi de dimensiuni mai mici (numere intregi cu sau fara semn)
- coprocesorul matematic 8087 poate folosi alte formate decat cel intreg, care necesita mult mai multi biti
pentru reprezentare
- coprocesorul matematic este capabil sa efectueze operatiile de zeci de ori mai rapid decat daca s-ar folosi
software specializat capabil sa emuleze lucrul cu numere in alt format decat cel intreg
- coprocesorul matematic a fost conceput sa efectueze calcule
5. Ce se intelege prin cod reentrant?
- Este acel cod care poate fi intrerupt in mijlocul executiei sale, pentru ca apoi sa poate fi reintrodus(re-
entered) in siguranta, inainte ca executia sa precedenta sa se fi terminat. Odata ce invocarea reintrodusa se
termina, invocarile precedente vor relua executia corecta.
- Mai multe task-uri pot utiliza un program reentrant in acelasi timp fara a incarca programul de pe disk de
fiecare data, deci fara a interfera unele cu altele. Fiecare din rulari nu corupe in niciun fel datele alteia.
6. Care este rolul magistralelor sistem de interconectare in cadrul unui sistem de calcul? Exemple.
- au rolul de a facilita schimbul de informatii (date) intre UCP si restul sistemului , dar si de a transmite
comenzile UCP cate celelalte componente ale sistemului.
- Magistrala de sistem este multimea conexiunilor care interconecteaza UCP cu sistemul de memorie si
sistemul I/O
- Are 3 componente: Magistrala de adrese, de date , de comenzi.
- Magistrala de adrese: Permite transmiterea adresei generate de UCP ctre sistemul de memorie sau ctre
sistemul I/O n ciclurile de transfer de informaii de la sau ctre UCP
- Magistrala de date: Permite efectiv transferul de date ntre UCP i restul componentelor din sistem
(memorie, porturi I/O).
Magistrala de comenzi: Este format dintr-o colecie de linii electrice care permit generarea unor semnale
de control utilizate n cazul diverselor cicluri magistral.





7. Explicati modul de functionare a mecanismului de intreruperi vectorizate.
- Pentru ca exista mai multe surse de intreruperi , selectarea rutinei de tratarea presupune cunoasterea
identitatii sursei intretuperii. Se realizeaza prin executia unui ciclu special, numit ciclu de confirmare a
acceptrii cererii de ntrerupere. Utilizeaza magistrala externa a microprocesorului
- Evenimentul care a generat ntreruperea determin furnizarea ctre CPU a unui cod de identificare. Acest
cod, citit de ctre microprocesor n ciclul de confirmare a acceptrii cererii de ntrerupere, este utilizat de
ctre CPU ca index al unei matrice pstrate n memorie. n general ntreruperile vectorizate sunt mascabile.
- Primirea cererilor de ntreruperi vectorizate se face printr-un singur semnal fizic, deoarece detaliile privind
sursa cererii se obin prin ciclul de confirmare a acceptrii cererii de ntrerupere.
8. Ce sunt si ce rol au intreruperile nemascabile?
- Sunt acele intreruperi care suspend execuia programului aflat n rulaj indiferent de funcia executat de
acesta. Intreruperile din aceast clas sunt prioritare celor vectorizate sau nevectorizate, ntruct
evenimentele care le determin necesit o servire rapid i ntreruperile nu pot fi mascate;
- Rezervate pentru situatii catastrofale:
- tendina de a iei din parametrii de funcionare normal a sursei de alimentare;
- detectarea unor erori n operaiile n conjuncie cu memoria.
- Semnalarea unei cereri de ntrerupere nemascabil se face printr-un semnal de intrare distinct. Nu mai este
necesar indicarea sursei unei astfel de ntreruperi, ntruct ea se cunoate.
9. Ce reprezinta timpul de latenta in servirea unei intreruperi?
- Timpul de latenta este perioada trecuta de la aparitia intreruperii si pana la deservirea acesteia.
- Timpul cerut de servirea unei cereri de ntrerupere depinde de operaiile necesare tratrii evenimentului
extern care a cauzat ntreruperea, precum i de ntrzierea ntre activarea cererii i nceputul activitii
rutinei de testare
- Operaiile necesarepentru a putea evalua timpul de latenta:
-salvarea n stiva a contorului programului i a indicatorilor de condiie;
-execuia ciclului de confirmare a acceptrii cererii de ntrerupere.
10. De ce este utilizata incascadarea controlerelor de intreruperi?
- pentru a creste capabilitatea gestionarii intreruperilor.
- Un controller de intreruperi precum 8259A are 8 linii de cerere de intrerupere, deci poate gestiona si
prioritiza 8 cereri de intrerupere, ceea ce este insuficient de cele mai multe ori.
- La incascadarea a doua controllere, output-ul celui de-al doilea controller intra input 2 al primului. Astfel,
daca unul din cele 8 input-uri ale celui de-al doilea circuit devine activ, output-ul declanseaza intrarea 2 si
primul controller semnaleaza procesorul.
11. Care sunt si care este rolul instrumentelor de depanare a programelor?
- Breackpoint,trace,executie pas cu pas permit verificarea /debugging-ul in program, ele sunt intrumente
esentiale pentru dezvoltarea si depanarea programelor; avem nevoie de asemenea si de implememtare la
nivel hardware
- Execuie pas cu pas: Permite rularea programului instruciune cu instruciune, execuia fiind stopat la
sfritul fiecrei instruciuni. Prin examinarea strii CPU i a locaiilor de memorie se poate determina
eventuala abatere a programului de la comportarea dorit.
Puncte de suspendare a execuiei (breakpoints): Punctele de suspendare a execuiei permit suspendarea
execuiei unui program dup execuia unei anumite instruciuni. Permit execuia unor blocuri mai mari de
program nainte de suspendarea execuiei la un anumit punct cu scopul testrii rezultatelor intermediare.
Memorarea traseului programului (program trace): Traseul programului const ntr-o nregistrare a
tuturor instruciunilor executate de program de la ultima suspendare i permite verificarea corectitudinii
fluxului de instruciuni parcurse de program. Pentru oferirea suportului necesar acestor instrumente de
depanare, toate microprocesoarele moderne sunt prevzute cu mecanismele hardware pentru trace.




12. Executia out of order:
- Executia instructiunilor se face in afara ordinii lor in program, in scopul unei procesari paralele a unor
instructiuni independente din cadrul programului.
- Un processor executa instructiunile in ordinea dictata de disponibilitatea datelor de intrare, si nu in ordinea
originala din program.
- Procedand astfel, procesorul evita sa intre in starea idle in timp ce datele sunt restabilite pentru
urmatoarea instructiune din program, procesand urmatoarele intructiuni care sunt gata sa fie executate
imediat.
13. Ce componenta a magistralei sistem este puternic specifica fiecarui microprocesor in parte? De ce?
- Magistrala de comenzi este puternic specifica fiecarui microprocesor in parte.
- Aceasta contine diferite linii de generare a semnalelor de control utilizate in cazul diverselor cicluri
magistrala. Prin ciclu magistral nelegem o operaie elementar iniiat de UCP pentru transferul de
informaii n sistem.
- In functie de complexitatea fiecarui microprocesor pot exista sau nu diferite semnale de comanda.
Implementarea semnalelor ce alctuite magistrala de comenzi se face prin existena unor pini individuali la
nivelul circuitului electric n care se gsete UCP.
14. Ce legatura exista intre dimensiunea magistralei de adrese si memoria maxim adresabila?
- Numrul de linii ale magistralei de adrese este chiar numrul de bii din care este format o adres, ce indic
spaiul maxim adresabil al UCP
- Dac avem adrese pe 16 bii, de exemplu, spaiul maxim adresabil este de 216 adic 64K(kilobiti). Spaiul de
adrese nu indic cantitate maxim de memorie ci doar o plaj de numere / adrese, cantitatea maxim de
memorie depinde de lungime cuvntului de date.
- Dac vorbim de maini cu lungimea cuvntului de date de 8 bii, de exemplu, atunci putem spune c sistemul
suport maxim 64KB(kilobytes) de memorie.
15. Ce rol are harta memoriei in cadrul proiectarii mecanismului de decodificare a adreselor pe magistrala
sistem?
- Utilizand harta memoriei putem pozitiona circuitele dorite incepand cu adresa dorita, urmand ca astfel sa
observam si sa determinam ce linii vom utiliza la formarea adresei interne a circuitelor si ce linii vor fi folosite
in cadrul functiilor de chip select, dar mai ales cum vor arata functiile de chip select(se vede usor pe harta).
- In cazul nefericit in care nu este posibila observarea regulilor de variatie a liniilor de adresa pentru un anumit
interval, se determina pornind de la bitul cel mai nesemnificativ acele linii care variaz acoperind un interval
complet de tipul 0000000 -1111111, urmand a fi ignorate in cadrul functiei de chip select. Din liniile
ramase le extragem pe cele care nu se modifica deloc pe tot intervalul se selectie. Functia de selectie va fi
formata din functia de selectie rezultata din analiza celorlalte linii si starea liniilor ce nu se modifica. Daca
liniile de adresa ramase nu variaza convenabil, se aplica metode precum Karnaugh.
16. Explicati in ce consta problema decodificarii adresei pe magistrala sistem?
- Problema decodificarii adresei pe magistrala sistem a aparut din necesitatea crerii unui mecanism fin de
selecie pentru a putea opera la nivel de circuit i nu la nivel de tip de memorie.
- Partea de decodificare consta in generarea unor semnale de tip CS
- Nu exist ntotdeauna posibilitatea implementrii ntregului bloc de memorie de un anume tip printr-un
singur circuit de memorie. n acest caz trebuie implementat un mecanism care s fac translatarea adresei
sistem (adresa de pe magistrala de adrese) n adrese interne circuitelor de memorie (adrese de intrare
pentru circuite). Translatarea se va face ntre adresa sistem aparinnd spaiului de adrese sistem i adresa
intern a circuitului (spaiul de adrese al circuitului nu corespunde cu spaiul de adrese al sistemului, el este
de obicei inferior ca dimensiune). Acest mecanism de translatare se numete decodificare a adresei i
implic utilizarea a unei pri din liniile de adres pentru formarea adresei pentru circuitul de memorie i a
restului de linii de adres pentru formarea unui semnal de comand pentru activarea / selectarea
circuitului la care se face referire (n care se afl locaia de memorie a crui adres se afl pe magistrala
sistem).
- Primul pas in cadrul decodificarii consta in calcularea dimensiunii maxime a memoriei(spre exemplu, pentru
magistrala de adrese pe 16 biti si magistrala de date pe 8 biti obtinem 64KB).
- Se reprezinta spatiul de adrese pozitionand circuitele incepand cu adresa dorita.
- Se determina liniile de adresa care fac diferentierea intre adresele aflate in curcuitul 1 si cele din circuitul 2 si
se formeaza functiile logice(pentru chip select). In continuare se realizeaza circuitul cu porti logice aferent. In
cazul nefericit in care nu este posibila observarea regulilor de variatie a liniilor de adresa pentru un anumit
interval, se determina pornind de la bitul cel mai nesemnificativ acele linii care variaz acoperind un interval
complet de tipul 0000000 -1111111. Liniile de adresa ramase vor forma functia de chip select.
Probleme
1) Poate fi inlocuita functionalitatea unui circuit 8259 cu ajutorul unui circuit 8255? Comentati.
Nu poate fi inlocuita functionarea unui circuit 8259 cu ajutorul unui circuit 8255.
- 8255 contine 24 pini de I/O, cate 8 pentru fiecare din cele 3 porturi(A,B sau C), 8 linii de date conectate la
magistrala de date, inputurile CS, RD, WR, RESET, A0, A1.
-8259 foloseste 8 linii pentru IRR(Interrupt Request Register), 8 linii de date(Data Buffer), intrari A0, CS, RD, WR, dar
si SP/EN , INT si INTA. De asemenea, alti 3 pini sunt destinati logicii de cascada.
-8259 trimite semnal INT dupa setarea registrului IRR si primeste inapoi de la CPU un semnal INTA, dupa care
seteaza registrul ISR si reseteaza registrul IRR.
REGISTRE INTERNE:
IRR (Interrupt Request Register) stocheaz toate cererile de ntrerupere venite pe liniile (IRQ0-IRQ7)
ISR (In-Service Register) indic ntreruperile n curs de servire
Priority Resolver permite definirea a dou niveluri de prioriti de servire
IMR (Interrupt Mask Register) permite mascarea (ignorarea) ntreruperilor Circuitul 8255 nu poate trata
intreruperile. Chiar daca am avea disponibili 8 pini pentru cererile de intrerupere, 8 linii de date(pentru Data Buffer),
dar si intrarile necesare logicii de Read/Write (CS, RD, WR, A0), logica intreruperii(INT, INTA) nu ar putea fi realizata,
nu s-ar putea realiza prioritizarea, si nici mascarea intreruperilor.
2. Comparatie intre schemele de principiu pentru comanda unui motor pas cu pas utilizand un circuit 8255 si
un circuit 8254.
Timer vs port de intrare iesire: 8254-genereaza semnale de comanda dreptunghiulare. 8255 nu poate gener.
8255A circuit pentru implementarea comunicaiei paralele
- nu poate genera semnale de comanda dreptunghiulare
- 8255 contine 24 pini de I/O, cate 8 pentru fiecare din cele 3 porturi(A,B sau C), 8 linii de date conectate la
magistrala de date, inputurile CS, RD, WR, RESET, A0, A1.
8254- ceas programabil si numarator de evenimente externe
-poate genera semnale de comanda dreptunghiulare.
Circuitul contine 3 countere(timere) programabile de 16 biti. Fiecare counter e capabil sa numere in binary sau
binary codat zecimal. Frecventa maxima permisa fiecarui counter este de 10 MHz
Este foarte folositor atunci cand microprocesorul trebuie sa controleze evenimente in timp real.
In-afara celor 3 countere, circuitul mai contine:
- un data bus buffer de 8 biti bidirectional(cale de comunicatie intre timer si microporcesor). Bufferul este conectat
la magistrala de date a microprocesorului.
- logica de Read/Write - controleaza citirea si scrierea registrelor counter.( RD, WR, A0, A1, CS)
- control word register specifica ce counter se foloseste si felul operatiei (R/W)
Fiecare counter are cate 3 linii conectate:
- clock, gate(input-uri)
- out(output-ul)
8279 PROGRAMMABLE KEYBOARD/DISPLAY INTERFACE
Permite scanarea unei tastaturii de 64 de taste avnd un buffer intern de 8 taste.
Permite controlul unui afiaj cu 16 caractere avnd o memorie intern RAM de 16 x 8.
A0 selecteaz modul de date sau de control
/BD - terge display-ul
/CS chip select
DB7-DB0 pini de date bidirecionali
IRQ Interrupt request indic apsarea unei taste
CN/ST, SHIFT Control, Shift conectate la butoanele echivalente ale tastaturii
RL7-RL0 Return Line - linii de citire a tastaturii
SL3-SL0 Scan Line linii de scanare a tastaturii i display-ului
OUTA,B0-OUTA,B3 linii de comand pentru display

17. Diferenta dintre 8279 si 8255
- Diferenta dintre ele este ca incarcarea microprocesorului cu 8279 si un decodificator se poate face. La 8255
microprocesorul baleiaza continuu caracterele astfel incat ele sa para tot timpul aprinse, merge dar ocupa
microprocesorul
- Ele pot face acest lucru dar unul face singur iar altul ocupa microprocesorul; 8279 are buffer si le da pe toate

18. Diferenta dintre 8255 I/O si 8254 timer
- 8254 il comand si imi vad de treaba; la 8255 trebuie data fieacare comanda de microprocesor si il ocupa; ele
nu pot genera singure semnale dreptunghiulare.
19. Rolul registrului de mascare
- Are rolul sa mascheze intreruperile
20. Ce reprezinta o intrerupere si care sunt efectele ei?
- ntreruperea este produs de un eveniment exterior CPU, adesea de o operaie de intrare/ieire, sau de
expirarea unei perioade de timp.
- Efectul ntreruperii:
suspendarea execuiei programului aflat n rulare,
transferarea controlului unei rutine dedicate tratrii ntreruperii (interrupt handler - IH).
21. Ce sunt intreruperile nevectorizate
- Au linii specializate de intrare pentru semnalarea cererilor , ca si in cazul celor nemascabile, cu diferenta ca
intreruperile nevectorizare pot fi dezactivate prin program.
22. Ce sunt intreruperile cu relansare
- Sunt cazuri cnd ntreruperea este declanat de o situaie care mpiedic nsi terminarea execuiei corecte a
unei instruciuni, caz n care cererea de ntrerupere trebuie servit nainte de terminarea instruciunii.
- Solutie: proiectarea instruciunilor astfel nct s fie posibil ntotdeauna repornirea execuiei lor, indiferent de
momentul la care a survenit ntreruperea.
23. Care este ordinea prioritatii intreruperilor
- ntreruperi cu relansare, nemascabile, vectorizate si nevectorizate
24. Intreruperi vectorizate Pooled vs Interrupt controler
- Pooled au cpu driver multiplexor
- Celelante au PIC
25. Care sunt registrele interne la 8259A
- IRR (Interrupt Request Register) stocheaz toate cererile de ntrerupere venite pe liniile (IRQ0-IRQ7)
- ISR (In-Service Register) indic ntreruperile n curs de servire
- Priority Resolver permite definirea a dou niveluri de prioriti de servire
- IMR (Interrupt Mask Register) permite mascarea (ignorarea) ntreruperilor




26. Desfasurare unei secvente de intrerupere-8086
- 1Una sau mai multe linii IRQ trec n 1 logic setnd biii corespunztori n registrul IRR
- 2.8259 trimite un semnal INT ctre CPU
- 3.CPU rspunde cu un puls pe linia de INTA
- 4.La primirea pulsului de INTA biii corespondeni din ISR sunt setai i cei din IRR resetai
- 5.CPU iniiaz un al doilea puls INTA n urma cruia 8259 elibereaz pe magistral coninutul lui ISR
- 6.La sfritul ciclului magistral toi biii din ISR sunt resetai
27. Ce reprezinta o capcana (traps)
- Capcana (trap) este un mecanism care produce apelarea automat a unei proceduri si este activata de catre o
actiune efectuata de catre programul aflat in rulaj (intrerupere software)
28. Care este utilizarea capcanelor
- Capcanele sunt utilizate pentru tratarea unor condiii de excepie, adesea anormale, care apar n cursul
existenei unui program, sau pentru activarea unor proceduri speciale, cum ar fi rutine ale sistemului de
operare.
29. Tipuri de capcane
- activate ntotdeauna, activate/dezactivate prin program, solicitate explicit prin program
- Activate intotdeauna ( sunt asociate cu un eveniment de tip eroare, de aceea nu pot fi dezactivate)
- Activate/dezactivate (Evenimentele care reprezint sau nu o condiie de excepie sau anormal, n funcie de
aciunile specifice efectuate de ctre program. Capcanele pot fi activate (dezactivate) de programul nsui,
dup cum este necesar sau nu a detecta aceste situaii. Standardul IEEE 754 prevede ca excepiile generate de
operaiile cu numere cu virgul mobil sau de conversie pot genera o capcan numai n urma unei activri de
ctre program.)
- solicitate explicit prin program (Nu se folosesc, n mod obinuit, pentru detectarea condiiilor anormale dar
reprezint un mijloc de activare a execuiei unor rutine speciale, de cele mai multe ori acestea fiind funcii ale
sistemului de operare. Sunt astfel organizate nct sa fie posibil activarea lor la apariia unor capcane.)
30. Manipularea capcanelor
- Aciunile cerute de manipularea capcanelor sunt similare cu cele executate la apariia unei ntreruperi:
- se salveaz n stiva contorul programului i indicatorii de condiie.
- se execut saltul la rutina de tratare a capcanei.
31. Rutina de tratare a capcanei
- Informatia este memorata intr-un vector stocat intr-o zona de memorie bine precizata
- De regul, rutina de tratare a capcanei se execut la un nivel privilegiat superior fa de cel n care se afl
programul ce a produs capcana.
32. Prioritati capcane vs intreruperi (criterii generale)
- Dei fiecare microprocesor are propriile sale reguli de prioritate privind capcanele, se pot folosi urmtoarele
criterii generale:

apcane au prioriti superioare ntreruperilor mascabile, deoarece ele sunt folosite pentru
detectarea erorilor i strilor anormale, deci necesit atenie imediat;
lor.
33. Capcana de traseu
- Majoritatea microprocesoarelor sunt prevzute cu o capcan special, numit trace trap - capcan de traseu. Ea
permite att execuia pas cu pas, ct i realizarea de trasee ale programului.
- Capcana se activeaz (dezactiveaz) prin intermediul unui indicator de condiie special, accesibil prin
program.
- Cnd este activ, capcana de traseu lanseaz n execuie rutina de tratare dup ultima instruciune executat.
Desigur, capcana este dezactivat automat pe durata execuiei rutinei de tratare n scopul evitrii generrii unei
bucle infinite.
34. Ce reprezinta rutina de tratare a capcanei de traseu
- permite programatorului s afieze un set de informaii care s nlesneasc depanarea programului. Aceeai
rutina permite memorarea ntr-un tampon al traseului a datelor despre instruciunea executat.



35. Puncte de suspendare software a executiei
- Utilitatea punctului de suspendare a execuiei (breakpoint): aceasta facilitate permite inserarea n program a
unor "comenzi" de suspendare.
36. Puncte de suspendare hardware a executiei
- se implementeaz cu ajutorul unitii de gestiune a memoriei (memory management unit - MMU), care conine
registre n care se nscrie adresa de memorie la a crei adresare trebuie s se suspende execuia programului.
37. Diferenta dintre punctele de suspendare software si cele hardware
- Microprocesoarele moderne permit utilizarea de puncte de suspendare a execuiei programului att software,
cat i hardware. Numrul primelor este limitat doar de dimensiunea zonei de salvare, n timp ce numrul de
puncte de suspendare hardware este limitat de numrul de registre breakpoint din MMU.
38. Transfer memory to memory
- Programarea registrului CR (bitul 0) pentru selectarea canalelor 0, 1;
- Se va programa apoi registrul de Request software pentru a se genera software DREQ;
- Dup eliberarea controlului magistralei de ctre CPU ncepe transferul n modul Block Transfer;
- Se citesc date de pe primul canal depuse n registrul tampon intern (TR 8 bii) dup care sunt transmise celui
de-al doilea canal;
- Transferul se termin cu generarea unui semnal TC.
39. Functionarea coprocesorului
- Coprocesorul matematic poate executa 68 de instruciuni specifice.
- Toate instruciunile ncep cu litera F pentru a se diferenia de setul de instruciuni.
- Ex: se pot folosi instruciunile ADD, MUL la care se adaug acum i instruciunile FADD i FMUL.
- Microprocesorul execut instruciunea ESC pentru a genera o adres de memorie pentru coprocesor n vederea
execuiei unei instruciuni destinate acestuia.
40. Control unit
- CU realizeaz interfaarea i sincronizarea pe magistral i monitorizeaz fluxul de instruciuni
- Dac se detecteaz o instruciune ESCape nseamn c instruciunea este destinat coprocesorului; dac nu,
executa microprocesorul.
- Conine regitrii de Control, Status i Data Buffer.
41. NUMERIC EXECUTION UNIT
- Numeric Execution Unit este responsabil cu execuia propriu-zis a instruciunilor matematice.
- Deine o stiv de 8 registre care stocheaz operanzii i rezultatul operaiilor aritmetice. Instruciunile acceseaz
datele prin referirea unuia dintre aceste registre sau prin operaii de push/pop.
- Exist instruciuni care transfer date prin intermediul registrului AX al microprocesorului.
- Registrele interne de stiv au o dimensiune de 80 bii, coprocesorul matematic se ocup cu conversia
operanzilor la transferul n / din memorie.
42. Modalitati de configurare la 80188
- mpreun cu un procesor 80186, 80188
- mpreun cu un procesor 8086, 8088
- Configurarea se face la RESET. Dac HDLA este LOW se va selecta modul 80186.
- n modul 8086 nu se mai folosesc pinii /RQ/GT0.
- Difer regulile de arbitrare n cele dou configuraii.
43. VESA LOCAL BUS
- Spre deosebire de EISA, care lucreaz la 8MHz, VESA permite frecvene de 33MHz facilitnd rate de transfer
mult mai mari.
- Este o extensie a ISA utilizat pentru interfari video sau pentru memorii secundare.