Universitatea tehnica GH.

ASACHI, Iasi
Facultatea de Electronica, Telecomunnicatia si Tehnologia Informatiei





PROIECT
S.C.O.








Balan Paul Alexandru
Grupa 5306

1

CUPRINS
Memorii RAM (Random Access Memory )

Introducere.2


Functionare2


Clasificare..6


DDR SDRAM ( Double Data Rate SDRAM )...6


DDR II SDRAM.....8


Caracteristici ale memoriei..9


Bibliografie...10


2

Memorii RAM (Random Access Memory )


Introducere

Memoria RAM (Random Access Memory) este denumirea generica pentru
orice tip de memorie care detine urmatoarele caracteristici:
poate fi accesata aleator (nu secvential, precum benzile magnetice);
este volatila (la intreruperea alimentarii cu energie electrica, datele
stocate se pierd);
se prezinta sub forma de cip-uri, asadar excludem dispozitivele
magnetice sau optice, precum hard disk-urile sau CD-urile.
Utilitatea memoriei RAM este foarte mare, ea beneficiind in plus fata de
alte medii de stocare a informatiilor de o viteza extrem de mare, fiind de mii de
ori mai rapida decat un hard disk, de exemplu.


Functionare
DRAM este aranjat in mod obisnuit intr-o matrice patratica dintr-un
condensator si un tranzistor pe celula. Poza de mai jos arata un simplu exemplu
cu 44 celule. ( O martice DRAM moderna poate fi alcatuita din mii de celule in
latime/lungime.)
3


Liniile lungi care conecteaza fiecare linie sunt cunoscute ca linii de cuvinte.
Fiecare coloana este compusa din dou linii de bit, fiecare conectata la fiecare
celula din coloana. Sunt cunoscute in general ca si liniile de bit de + si -. Un
amplificator de sens este o pereche de legatura - inversoare conectate intre liniile
de bit. Primul inversor este conectat de la linia bitului de + la linia bitului de -, si al
doilea este conectat de la linia bitului de - la linia bitului de +. Acest exemplu este
un feedback pozitiv, si aranjametul este stabil doar cu o linie de bit high si una
de bit low.
4

Pentru a citi un bit dintr-o coloana, urmatoarele operatii au loc:
1. Un amplificator de directie este inchis i liniile de bit sunt preincarcate la
voltajul care se potriveste cu voltajul care este intermediar intre nivelele
logice high si low. Liniile de bit sunt construite simetric pentru a le pastra
echilibrate cat mai precis probabil.
2. Circuitul preincarcat este inchis . Pentru ca liniile de bit sunt foarte lungi,
condensatoarele lor vor tine voltajul preincarcat pentru o scurta perioada
de timp. Acesta este un exemplu de logica dinamica.
3. Linia selectata de linii de cuvinte este actionata sus. Aceasta conecteaza
un condensator de stocare la una sau doua linii de bit. Incarcarea este
impartita intre celulele de stocare selectate i lina de bit apropiata,
alterand putin voltajul de pe linie. Chiar daca se face efort pentru a pastra
capacitana celulelor de stocare mare i capacitanta liniei de bit joas,
capacitanta este proportional cu marimea fizica, si lungimea liniei
de bit inseamna ca efectul net este o perturbatie foarte mica a voltajului
unei linii de bit.
4. Amplificatorul de directie este deschis. Feedback-ul pozitiv preia controlul
si amplifica diferenta mica de voltaj pana cand o linie de bit este complet
low si cealalta este complet high. In acest punct, linia este "deschisa" si
coloana poate fi selectata.
5. Citirea datelor din DRAM este luata de la amplificatorul de directie, selectat
de coloana de adrese. Multe citiri pot avea loc cat timp linia este deschisa
n acest sens.
6. Cat timp citirea are loc, curentul curge inapoi la liniile de bit de la
amplificatorul de directie la celulele de stocare. Asa are loc refresh-ul de
incarcare al celulelor de stocare. Datorita lungimii liniilor de bit, ia destul
timp de dincolo de sfarsitul amplificatorului de sens, si coincide partial cu
una sau mai multe citiri de coloane.
7. Cand se sfarseste cu linia de curent, linia de cuvant este inchisa pentru a
deconecta condensatoarele de stocare (linia este "inchisa"), amplificatorul
de directie este inchis, si liniile de bit sunt preincarcate iar.
Pentru a scrie memoriei, linia este deschisa si un amplificator de directie al
unei anumite coloane este fortat temporar la starea dorita, asa ca este condus la
linia de bit, care incarca condensatorul la valoarea dorita. Datorita feedback-ului
5

pozitiv, amplificatorul il va ine stabil chiar si dupa ce fortarea nu mai are loc. In
timpul scrierii unei anumite celule, intreaga linie este citita, o valoare schimbata,
si apoi ntreaga linie este scrisa inapoi, asa cum este ilustrat in poza de mai jos.


De obicei, producatorii specifica ca fiecarei linii trebuie sa i se faca refresh
la fiecare 64 de milisecunde sau mai puin. Logica refresh-lui este folosita des cu
DRAM-uri pentru a face refresh automat periodic. Acest lucru face circuitul mai
complicat, dar acesta deficienta este de obicei prelevata de faptul c DRAM este
mult mai ieftina i de capacitate mai mare decat memoria SRAM. Unele sisteme
fac refresh la fiecare linie intr-o mic bucl la fiecare 64 de milisecunde. Alte
sisteme fac refresh pe rand la cate o linie. De exemplu, un sitem cu 213=8192
linii va avea nevoie de de o rata de refresh a unei linii la fiecare 7.8 s. Cateva
sisteme real-time fac refresh la o poriune de memorie la un timp bazat pe un
timer extern care guverneaza operatia restului de sistem, ca si intervalul de
6

mascare vertical care are loc la fiecare 10-20 de milisecunde n echipamentul
video. Toate metodele au nevoie de un fel de counter care sa tina evindeta
pentru ce linie urmeaza sa se faca refresh. Cele mai multe chip-uri DRAM includ
acel counter. Tipurile mai vechi au nevoie de refresh logic extern pentru a ine
counterul.


Clasificare:

Memorii DRAM asincrone:
a) FPM ( Fast Page Mode )
b) EDO ( Extended Data Out )
c) BEDO ( Burst Extended Data Out )
Memorii DRAM sincrone (SDRAM):
a) HSDRAM ( High Speed SDRAM )
b) ESDRAM ( Enhanced SDRAM )
c) DDR SDRAM ( Double Data Rate SDRAM )
d) DDR II SDRAM
e) DDR III SDRAM
f) DDR IV SDRAM


DDR SDRAM ( Double Data Rate SDRAM )

Acest tip de memorie crete semnificativ eficienta magistralei de memorie
prin faptul ca datele sunt transferate atat pe frontul crescator, cat si pe cel
descrescator al semnalului de ceas. DDR SDRAM dubleaza unitatea minima de
date care poate fi transferata intrucat pe fiecare ciclu de ceas pot fi scrise sau
citite cate dou cuvinte. DDR lucreaza cu doua semnale de ceas. Frontul
crescator al semnalului de ceas reprezinta, de fapt, intersectia dintre frontul
crescator al primului semnal cu frontul descrescator al celui de-al doilea semnal.
La fiecare front crescator sunt memorate semnalele de adresa i control.
7

Accesurile de citire si scriere se efectueaz n mod exploziv. Ele incep de
la o locaie selectata si continua pentru un numar programabil de locaii.
Lungimea transferului exploziv poate fi programata la 2, 4 sau 8 locatii.
Accesurile incep cu memorarea unei comenzi de activare (Active), urmata apoi
de o comanda de citire (Read) sau scriere (Write). Bitii de adresa memorati cu o
comanda de activare sunt utilizati pentru a selecta bancul i linia care va fi
accesata. Bitii de adresa memorati cu o comanda de citire sau scriere sunt
utilizati pentru a selecta bancul i coloana de inceput pentru accesul in mod
exploziv. Poate fi validata o functie de preincarcare automata (Auto Precharge)
pentru preincarcarea liniei initiat la sfrsitul accesului in mod exploziv.
Din cauza vitezei de transfer ridicate, DDR a inlocuit interfata TTL pentru
bufferele de I/E cu o interfata SSTL_2 (Stub-Series Terminated Logic). Puterea
consumata de aceasta memorie a fost redus cu 25%, astfel incat ea
funcioneaza la 2,5V n loc de 3,3V. Frecventele de ceas tipice pentru DDR
SDRAM sunt 133Mhz, 166MHz si 200MHz, prima dintre ele oferind o rata de
transfer de varf de 2100MB/s.

Interfata de conectare





8

DDR II SDRAM

Aceasta memorie este foarte asemanatoare cu DDR SDRAM, dar
dubleaza unitatea minima de date care poate fi scrisa sau citita la 4 cuvinte
consecutive. DDR II contine 4 bancuri, setul de comenzi caracteristic este un
superset al comenzilor DDR I, iar numrul de pini a crescut de la 184 ( cati are
DDR ) la 240. Puterea consumata a scazut, memoria functionand la 1,8V, ceea
ce face DDR II potrivita pentru utilizarea la calculatoarele portabile sau telefoane
mobile.
Frecvente de ceas tipice pentru DDR II SDRAM sunt 200, 266, 333 i
400Mhz. Este de mentionat faptul ca, din moment ce operaiile interne ale
memoriei DDR II functioneaza la o frecventa de ceas de doua ori mai mica decat
cea a memoriei DDR, memoriile DDR II au o latenta mai mare dect DDR atunci
cand ambele functioneaza la aceeasi frecventa de ceas a datelor externe. De
exemplu, memoria DDR2-400 ( frecventa de ceas interna 100MHz ) are o latena
mai mare decat DDR-400 ( frecventa de ceas interna 200MHz ).

Interfata de conectare





9

Caracteristici ale memoriei

Doua elemente care influenteaza viteza, stabilitatea si pretul memoriilor ar
fi functiile ECC si Registered, integrate in unele module de memorie. Cele ECC
(Error Correction Code) detin o functie speciala care permite corectarea erorilor
ce apar pe parcursul utilizarii iar cele Registered (numite si Buffered), detin un
buffer (zona de memorie suplimentara) care depoziteaza informatia inainte ca ea
sa fie transmisa controller-ului, permitand verificarea riguroasa a acesteia.
Memoriile Registered sunt mai lente dect cele normale sau ECC si extrem de
scumpe, folosirea lor fiind justificata doar n cazuri speciale, cand corectitudinea
informatiilor prelucrate si stabilitatea sistemului este vitala, de exemplu in cazul
server-elor.


















10

Bibliografie:

http://www.referat.ro
http://ro.wikipedia.org/wiki/Memorie_DRAM