Platform de e-learning i curricul e-content

pentru nvmntul superior tehnic

Electronic Digital
5. Circuite logice elementare



Comutarea inversorului cu TBIP i cu sarcin capacitiv

* capacitatea de sarcin:
- capacitatea de intrare a circuitelor comandate,
- capacitatea de ieire a circuitului de comand,
- capacitatea parazit a conexiunilor
- toate distribuite i neliniare
* TBIP este considerat comutator ideal (neidealitile lui nrutesc
rspunsul tranzitoriu al circuitului);
R
1
R
c
R
2
+V
cc
i
c
C
s
v
i
v
0
R
c
+V
cc
|
0
i
B
v
0
C
s

v
i
v
0
i
cmp
i
c
t
t
t
t
V
g
V
cc
|
0
i
B
Csat
0,9V
cc
t
f
+
t
f
-

- se stabilesc condiiile iniiale pentru formele de und;
- la apariia impulsului de comand (comutarea direct):
-
2 1
R
V
R
V V
i
BE
BE g
B

= ; TBIP rmne n RAN (deoarece tensiunea de

colector nu poate scdea brusc din cauza capacitii care nu admite salturi de
tensiune), deci:
B C
i i
0
= ;
- ncepe descrcarea capacitii de sarcin i tensiunea de ieire scade spre
tensiunea echivalent
C B CC
R i V
0
dup legea:
-

t
C B C B CC
e R i R i V t v

+ =
0 0 0
) ( cu:
c s
R C =
- comutarea direct se termin cnd tensiunea de ieire se anuleaz:
( ) 0
0
~ =

CEsat f
V t v dup timpul (durata frontului descresctor):
-
CC c B
c B
c s f
V R i
R i
R C t

0
0
ln

B
CC s
i
V C
0

~ , dac
CC c B
V R i >>
0

- pe durata impulsului TBIP este saturat dac este ndeplinit condiia anterioar
echivalent cu condiia:
c
CC
Bsi B
R
V
i i
0

= > .
- la dispariia impulsului de comand (comutarea invers) TBIP se blocheaz i
capacitatea de sarcin se ncarc dup legea:
-
|
|
.
|

\
|
=

t
CC
e V t v 1 ) (
0

- durata frontului cresctor:
c s f
R C t 3 , 2 =
+
>>

f
t
Concluzii:
- inversorul descarc repede o capacitate de sarcin dar o ncarc greu;
- durata frontului cresctor se poate micora prin micorarea rezistenei de
colector, dar crete puterea disipat i crete i

f
t .

Comutarea repetorului pe emitor cu sarcin capacitiv

* se folosete n clas A ca etaj de adaptare datorit performanelor sale;
* se folosete i ca un comutator BL-COND (la TTL);
* TBIP este considerat comutator ideal (neidealitile lui nrutesc
rspunsul tranzitoriu al circuitului);
* capacitatea de sarcin la fel ca n cazul anterior.
* nu se satureaz.
R
1
R
2
+V
cc
C
s
v
i v
0
R
e
R
1
R
2
+V
cc
C
s
v
g
v
0
R
e
|
0
i
B
V
BE
i
B
v
i
v
0
i
c
t
t
t
V
g
V
ech
0,1V
ech
t
f
+
t
f
-
i
c
(00)


R
v
0
ech
C
s
V
ech (t)


- condiii iniiale: tensiunea de ieire este nul;
- la apariia impulsului (comutarea direct), TBIP se deschide n RAN, tensiunea
de ieire ncepe s creasc:
- ( )
2 1
2 1
2
0
1
R R
V V
R R
R
V
R V
ech BE g
c ech

+
+ = , de unde:
-
( )
e
BE g ech
R
R R
V
R R
R
V V
1
1
1
0
2 1
2 1
2
+
+
|
|
.
|

\
|

+
=

;
-
1
0
2 1
+
=

R R
R R
e ech
;
-
|
|
.
|

\
|
=

ech s
R C
t
ech
e V t v 1 ) (
0
.
- durata frontului cresctor:
-
ech s f
R C t 3 , 2 =
+
(mic).
- la dispariia impulsului (comutarea invers), TBIP se blocheaz i capacitatea de
sarcin se va descrca spre zero prin rezistena din emitor:
-
e s
R C
t
ech
e V t v

= ) (
0
;
- durata frontului descresctor:
-
+
>> =
f e s f
t R C t 3 , 2
Concluzii: un repetor pe emitor ncarc repede o capacitate de sarcin dar o
descarc greu.
* stlp totemic prin combinaia celor dou circuite:
C
s
v
0
+
T
repetor
T
inversor



Circuite logice din familia RTL

- funcia logic nsumare de tensiuni pe rezistene egale + inversor cu TBIP
SAU NU
R
1
R
c
v
0
R
1
R
1
R
2
v
i1
v
i2
v
i3
+V
cc


- funcionare: TBIP utilizat pentru refacerea nivelelor logice
TBIP este deschis dac cel puin una dintre intrri este la nivel logic
UNU ceea ce asigur nivel logic ZERO la ieire; n caz contrar, la ieire se obine
nivel logic UNU.
- caracteristica de transfer (m este numrul de intrri):
V
cc
v
0
v
i
v
i1
v
i2

-
|
|
|
|
.
|

\
|

+ = <
1
1
1
2
1
1
m
R
R
R
V V v
BE i i
TBIP blocat,
H CC
V V v
0 0
= = (n gol);
-
BE
BE
c
CC
i i i
V
m
R
R
V
R
V
R V v V +
|
|
|
|
.
|

\
|

+ = < <
1
1
2
0
1 2 1

TBIP n RAN:

|
|
|
|
.
|

\
|

=
1
1
2
1
0 0
m
R
R
V
R
V v
R V v
BE BE i
c CC



-
2 i i
V v > TBIP n SAT: 0
0
~ = =
CEsat oL
V V v
- zona de tranziie:
1 2 i i iL iH it
V V V V V ~ = A (mic);
- marginile de zgomot statice:
-
L i
V V MZL
0 1
= ;
2 0 i H
V V MZH = ; MZH MZL < (n gol);
- determinarea fan-out: numrul de sarcini este limitat de curentul ce poate fi
obinut prin rezistena de colector cnd TBIP este blocat i trebuie s asigure
saturarea tuturor tranzistoarelor comandate.
- regimul tranzitoriu este cel caracteristic unui inversor cu TBIP.
V
0H
v
i
V
cc
v
0
t
t
t
fHL fs fLH
t t

Circuite logice din familia DCTL

* influena distribuiei parametrilor
* evoluie spre IIL
* logica se realizeaz prin nsumarea curenilor TBIP
* schema:
R
c
v
0
+V
cc
v
i3
v
i2
v
i1
T
1
T
2
T
3

R
c
v
0
+V
cc
v
i3
v
i2
v
i1
T
1
T
2
T
3

structura SAU NU structura i NU

* funcionare SAU NU:
- dac la o intrare este nivel logic UNU, TBIP este sat., la ieire
0
0 0
~ = =
CEsat L
V V v ;
- dac la toate intrrile se aplic nivel logic ZERO, TBIP este blocat i
CC H
V V v = =
0 0
(n gol);
* funcionare i NU:
- dac la o intrare este nivel logic ZERO, TBIP este blocat i la ieire se
obine
oH CC o
V V v = = ;
- dac la toate intrrile se aplic nivel logic UNU, toate TBIP sunt n SAT i
la ieire se obine
CEsat oL o
V V v = = .
* circuitul I NU nu este compatibil nici cu el nsui (dect cu restricii severe de
proiectare) din cauza nivelelor de tensiuni corespunztoare aceluiai nivel logic
ZERO pe intrri.
* caracteristica de transfer:
V
cc
v
0
v
i
v
i1
v
i2
V
BEsat
gol
sarcina

i
E
v
v v
BE
BE0 BEsi
v
BEsat



. 8 , 0
; 6 , 0
2
0 1
V V V
V V V
BEsi i
BE i
~ =
~ =

Rezult: MZH MZL < (n gol !) dar: MZH foarte mic n sarcin deoarece
BEsat oH
V V = apropiat de
BEsi
V .
* determinarea fan-out:
R
c
+V
cc
v
01
R
c
+V
cc
v
02
R
c
+V
cc
v
03
R
c
+V
cc
P
Q
S
v
i3
v
i2
v
i1

- din condiiile pentru cele dou nivele logice, restrictiv este condiia de saturare a
tranzistoarelor comandate, n starea logic ZERO, n cele mai defavorabile condiii
de funcionare asigurndu-se un grad minim de saturaie a acestora; se va lua n
considerare dispersia de fabricaie a caracteristicii de intrare a tranzistoarelor, cu
influen major din cauza caracterului exponenial pe care l are;
- tranzistoarele au caracteristici de intrare cuprinse ntre caracteristica de tip
P i caracteristica de intrare de tip Q; la aceeai tensiune de intrare,
BE
V , se obin
cureni de baz ntre limitele
BP
I i
BQ
I ;
- se definete coeficientul de neuniformitate:
BQ
BP
I
I
= cu valori de
50 20 pentru tranzistoare discrete i 10 < pentru tranzistoare integrate.
- n cazul cel mai defavorabil, tranzistorul Q trebuie s fie saturat cu gradul
de saturaie minim n:
( )
Bsi BQ
I n I 1 + > cu
c
CC
c
CEsat CC
Bsi
R
V
R
V V
I
0 0
1 1

~

= .

- n cazul cel mai defavorabil, este un tranzistor de tipul Q i celelalte fiind
de tipul P; curentul de sarcin va fi:
- ( ) ( )
BQ BQ BQ BP
c
BE CC
s
I I N I I N
R
V V
i + = + =

= 1 1 ;
- rezult:
( ) 1 1
1
+

=
N R
V V
I
c
BE CC
BQ

.
- condiia de saturaie devine:

( )
( )
c
CEsat CC
c
BE CC
R
V V
n
N R
V V
0
1
1 1
1


+ >
+

i rezult:

|
|
.
|

\
|

+ < 1
1
1
1
0
n V V
V V
N
CEsat CC
BE CC

.
* cazuri particulare:
- ; 1 =
1
0
+

<
n V
V V
N
CC
BE CC

;
- dac:
BE CC
V V 4 = (valoare tipic pentru
CC
V ):
1 4
3
0
+
<
n
N


- pentru 100 ; 3
0
= = n 18
max
= N ;
- ; 10 = n aceleai condiii: 3
max
= N .
* soluie pentru micorarea lui :
R
B
v
i

i
B
u
BE
I
BP
I
BQ
P Q
v
i

R
B
2K 5K
c
50
10

- se vede c:
B B BE i
i R V V + = produce o liniarizare a caracteristicii de intrare.
- dezavantaj
B
R : rspuns tranzitoriu, integrare monolitic.
* regim tranzitoriu dezavantaj inversor.
V
cc
v
i
t
t
fLH
V
BEsat

Circuite logice din familia IIL

se poate considera c deriv din familia DCTL:

R
c
+
R
c
+
R
c
+
R
c
+
R
c
+
R
c
+
R
c
+
R
c
+
a)
b)

c
+
R
n
i
P
c
+
R
n
i
Q
R
P
+
n
i
Q
R
I
P
n
i
Q
R
P
Q
R
c) d) e) f)

- tranzistor injector;
- structura tehnologic unitar (suprafa mic grad mare de integrare);
- curentul deinjecie se alege prin polrizarea circuitului i prin ariile jonciunilor
(putere disipat mic i controlabil);
* seciune i lay-out
- tranzistor injector
p
Q R P
p
n+ n+ n+
n+
n
i
n

* funcionare:
p
Q R P
p n+ n+ n+
n
i
n
p

- K deschis (UNU):
inj
I baz, toate seciunile P,Q i R sunt saturate i la ieiri
se obin tensiuni mici (
CEsat
V ) corespunztoare nivelului logic ZERO;
- K nchis (ZERO): toate tranzistoarele sunt blocate, ieirile sunt flotante i pot
accepta tensiune impuse de alte circuite, n cazul banal, tensiunea
BEsat
V a unuia
dintre tranzistoarele comandate care va fi nivel logic UNU;
- comportarea este de circuit inversor cu o intrare i mai multe ieiri;
- se pot conecta i mai multe intrri n paralel pentru realizarea funciei NAND:
P
+
Q
R
I
K
inj
P
+
Q
R
I
inj
X
1
X
2

* deficien major: T lucreaz n regim inversat (c olectorul este mai puternic
dopat dect emitorul) i, ca urmare, ctigul ascendent scade scade mult, factorul
de curent
0
avnd valori de 10 5 , ceea ce limiteaz numrul de colectoare la
5 3 .
* regimul tranzitoriu: se schimb circuitul n care se aplic curentul de injecie:
- la comutare direct (de la blocare la saturaie, tensiunea de ieire scade de
la
BEsat
V la
CEsat
V prin descrcarea capacitii de sarcin, ca la un inversor cu
TBIP (adic relativ repede), iar comutarea invers se face prin ncrcarea
capacitii de sarcin prin curentul de injecie. Deoarece timpul de propagare este
dat, n principal, de timpul de comutare invers, rezult c va fi dependent de
curentul de injecie;
I
inj
s 5 , 2
ns 30
t
p
A 30
mA 8


- pentru cureni de injecie ntre A 5 , 0 i mA 5 , 0 se obin timpi de propagare
(pentru celula elementar) ntre s 1 i ns 50 .

Avantaje ale tehnologiei IIL:

- suprafa mic pe plachet (nu sunt rezistene), densitate mare;
- tensiune de alimentare sczut (sub V 1 ),
d
P mic, densitate mare;
- fiabilitate ridicat pentru c
d
P mic;
- proces tehnologic compatibil cu cel al CIL (utilizare n convertoare A-D-A);
- posibilitatea realizrii compromisului putere disipat vitez de funcionare;
- valoarea factorului de merit este de pJ 1 , cea mai mic valoare pentru circuite
logice cu TBIP, comparabil cu CMOS ( capaciti parazite mici, excursii mici de
tensiuni ntre cele dou nivele logice);
- posibilitatea realizrii unor circuite complexe cu puine elemente.

Exemple:
* structura 1000 P cu 160 structuri cu 5 colectoare;
X=AB
A
B

A
B
Y=A+B
Z=A+B
+

SI-NU SAU, SAU-NU








Circuite logice din familia DTL

structura de baz:
R
c
v
i1
+V
cc
T
R
1
R
2
v
i2
D
1
D
2
D
3
D
4
v
0

- poart I-NU funcionare din punct de vedere electric:
- toate diodele de la intrare blocate, tranzistorul se satureaz i la
ieire se obine nivel logic ZERO;
- cel puin o diod de la intrare este deschis, tranzistorul este blocat i
la ieire se obine tensiune mare (
CC
V ), nivel logic UNU;
- logica:
1 2 1
, , R D D ;
- circuite de transpoziie:
B A
D D , ;
- inversor:
c
R T, (i celelate elemente de circuit).
* caracteristica de transfer, ) (
0 i
v v :
V
cc
v
0
v
i
v
i1
v
i2
V
CEsat
i
i
v
i
I
iL
I
iH
IV
III
II
I
v'
i1
v
i3

- V V V V V V v
D DB DA BE i i
4 , 1
1 0 1
~ + + = < Dioda de intrare este deschis,
diodele de transpoziie i jonciunea baz-emitor a tranzistorului vor fi blocate,
tensiunea de ieire va fi
CC
V , nivel logic UNU;
- ~ + + = < < V V V V V V v V
D DB DA BE i i i
6 , 1
1 2 1
tranzistorul este deschis
n RAN;
-
2 i i
V v > tranzistorul este saturat, tensiunea de ieire este
CEsat
V .
- zona de tranziie:
1 2 i i it
V V V = A (foarte mic).
* caracteristica de intrare:
- zona I:
1 0
'
2
D D i i
V V V v = < , diodele de transpoziie sunt blocate;
1 1 1
R
V V
R
v
R
v V V
i
D CC i i D CC
i

=

= unde:
1
R
V V
I
D CC
iL

= ; caracteristica are
panta dat de
1
R ;
- zona II:
2
'
i i i
V v V < < , panta este dat de
B
R R
1
;
- zona III: panta foarte mare, tranzistorul fiind deschis;
- zona IV: anularea curentului de intrare: V V V V V
D DB DA i
8 , 1
0 3
~ + = ;
tranzistorul este saturat, 0 =
iH
I .
* marginile de zgomot statice:

2 2 0 1 0 1
;
i CC i H i L i
V V V V MZH V V V MZL ~ = ~ =
* zona de tranziie:
V V V V
i i t
2 , 0
1 2
~ = A ;
* tensiunea de prag logic:
. 5 . 1 V V
prL
~
* capacitataea de ncrcare maxim static maxim,
max
N :
- starea logic UNU numr nelimitat ( 0 =
iH
I );
- starea logic ZERO: tranzistorul de comand s rmn n saturaie cu un
grad minim de saturaie n:

( )
Bsi B
i n i 1 + > ;

B
BE BE D CC
B
R
V
R
V V V
i

=
1
2
;

|
|
.
|

\
|
+ =
1 0
1
R
V V
N
R
V
i
D CC
c
CC
Bsi

;
Rezult:

(

|
|
.
|

\
|

+
s
c
CC
B
BE BE D CC
D CC
R
V
R
V
R
V V V
n V V
R
N
1
0 1
max
2
1

.
max
N depinde de tranzistor (
BE
V ,
0
) i de circuit (
c B CC
R R R V , , ,
1
).


* mrirea lui
max
N :
R
c
v
i1
+V
cc
T
R'
1
R
2
v
i2
D
1
D
2
D
B
v
0
T'
R"
1

- condiii: rolul lui
A
D preluat de jonciunea BE a tranzistorului ' T ;
-
B
BE
E B
R
V
i i =
'
;
1
' '
1
'
1
R R R = + ;
-
BE D BE
o
E
E CC
V V V
i
R i R V + + +
+
+ =
'
'
'
' '
1
' '
1
1

1
'
0
' '
1
'
1
'
'
+
+

=

R
R
V V V V
i
BE D BE CC
E

(
(
(
(

|
|
|
|
|
.
|

\
|

+
+

+
s
c
CC
B
BE BE D BE CC
D CC
R
V
R
V
R
R
V V V V
n V V
R
N
1
1
'
0
' '
1
'
'
0 1
max
1

.
* caracteristici de alimentare:

c
CC BE D CC
CCL
D CC
CCH
R
V
R
V V V
I
R
V V
I +

=

=
1 1
2
; ;

|
|
.
|

\
|
+

+

=
c
CC BE D CC D CC
CC d
R
V
R
V V V
R
V V
V P
1 1
2
2
1
.
- exemplu: . 17 ; 65 , 5 ; 05 , 1 mW P mA I mA I
d CCL CCH
= = =

* regim tranzitoriu:
- avantajele i dezavantajele inversorului cu TBIP;
V
0H
v
i
t
V
CC
v
0
t
V
prL
t
2
t
1
t
4
t
3
t
s
i
c
t
B 0
i |
csat
i

* comutarea direct:
B
BE BE D CC
B
R
V
R
V V V
i

=
1
2
;
a)
R
c
+V
cc
B 0
i |
C
S
v
0


s c
C R
t
c B c B CC o
e R i R i V t v

+ =
0 0
) ( ;
prL o
V t v = ) (
1
;

prL CC c B
c B
c s
V V R i
R i
R C t
+
=
0
0
1
ln

b)
R
ech
+V
ec h
B 0
i |
C
S
v
0
R
c
+V
cc
B 0
i |
C
S
v
0
D
+V
cc
R
1
N


N
R
R R
c ech
1
= ;

1
1
1
R
N
R
R
V V
N
R
V
V
c
D CC
c
cc
ech
+

+
= ;
( )
ech s
R C
t
c B ech prL c B ech o
e R i V V R i V t v

+ + =
0 0
) ( .
Din condiia: 0 ) (
2
= t v
o
, rezult:

ech c B
prL ech c B
ech s
V R i
V V R i
V C t

+
=
0
0
2
ln

.
Deci:
2 1
t t t
f
+ ~

.
* comutarea invers:
B
BE
B
R
V
i =
0
;
|
|
.
|

\
|
+ =
1 0
1
R
V V
N
R
V
i
D CC
c
CC
Bsi

c) timpul de stocare:
0
0
ln
B Bsi
B B
s s
i i
i i
t
+
+
= ;
comentariu:
2 1
, , t t R
B
.
d)
R
c
+V
cc
C
S
v
0
D
+V
cc
R
1
N


|
|
.
|

\
|
=

ech s
R C
t
ech o
e V t v 1 ) ( ;
prL o
V t v = ) (
3
;

prL ech
ech
ech s
V V
V
R C t

= ln
3
.
e)
R
c
+V
cc
S
v
0 C

( )
ech s
R C
t
CC prL CC o
e V V V t v

+ = ) ( ;
CC
V t v 9 , 0 ) (
4 0
= ;

cc
prL CC
ech s
V
V V
R C t
1 , 0
ln
4

= .

4 3
t t t
f
+ =
+
;
2
3 1
t t t
t
s
p
+ +
= .
* Varianta DTHL:
- pentru utilizare n medii zgomotoase;
- imunitate la zgomote ridicat:
- diferene mari ntre nivelele logice
CC
V crete (15 V);
- marginile de zgomot depind de diodele de transpoziie.


Sursa: Nicolae Cupcea, Structura circuitelor digitale, Editura Matrix Rom,
Bucureti.