Circuite Integrate Digitale 2013/2014

12




CAPITOLUL 2




FAMILII DE CIRCUITE INTEGRATE DIGITALE




2.1. FAMILIA TTL


Familia TTL (Transistor Transistor Logic) a fost introdus de firma Texas
Instruments (SUA) n anul 1965 i a fost realizat n tehnologie bipolar. Este cea mai
rspndit familie de circuite integrate digitale i a influenat constant dezvoltarea
echipamentelor numerice. n prezent aria de utilizare a circuitelor TTL este limitat (datorit
dezvoltrii aplicaiilor cu microcontroler i a circuitelor de tip ASIC) dar conceptele i
blocurile funcionale din aceast familie sunt utilizate n majoritatea proiectelor moderne.

Familia TTL cuprinde urmtoarele serii:
- seria normal (standard): se noteaz cu indicativul 74xxx; 74 caracterizeaz familia TTL n
general, iar xxx reprezint cifre prin intermediul crora se definete funcia efectuat de circuit; se
mai produc circuite notate 54XXX pentru aplicaii profesionale sau militare;
- seria rapid (High Speed) se noteaz cu indicativul 74Hxxx; nu se mai utilizeaz n prezent;
- seria de mic putere (Low Power) se noteaz cu indicativul 74Lxxx; este astfel realizat, nct
consumul de energie de la sursa de alimentare s fie ct mai mic; nu se mai utilizeaz n prezent;
- seria Schottky: se noteaz cu indicativul 74Sxxx; este realizat cu tranzistoare Schottky;
- seria Schottky de mic putere: 74LSxxx;
- seria Schottky performant: 74ASxxx; (A-advanced);
- seria Schottky de mic putere performant: 74ALSxxx.
Ultimele patru serii sunt larg rspndite i se utilizeaz n echipamente numerice moderne.

Circuitele logice din familia TTL sunt fabricate cu tranzistoare bipolare npn,
funcioneaz n logica de nivel pozitiv i sunt alimentate cu o tensiune pozitiv fa de
masa de 5V.


2.1.1. SERIA TTL STANDARD


2.1.1.1. Parametrii electrici ai circuitelor TTL standard

Parametrii electrici reprezint valori medii determinate static, n anumite condiii de
funcionare. Ei se msoar n condiii specificate n catalog cu privire la tensiunea de
alimentare Vcc, temperatura mediului ambiant T, factorul de branament N, valoarea
capacitilor parazite C
P
, etc.
Circuite Integrate Digitale 2013/2014
13

A). Tensiunea de alimentare Vcc

Tensiunea de alimentare a circuitelor TTL este 5V (4,75 5,25V) pentru serii uzuale i (4,5 5,5V)
pentru seriile militare. Este o restricie grav!!

B). Gama temperaturilor de lucru

- 0 - 70C pentru seriile uzuale;
-55 - 125C pentru seriile militare;

C). Niveluri logice garantate

Sunt: - niveluri logice acceptate la intrrile circuitelor
min iL
U ,
max iL
U ,
min iH
U ,
max iH
U ;
- niveluri logice furnizate de ctre circuite la ieiri
min oL
U ,
max oL
U ,
min oH
U ,
max oH
U ;









Niveluri logice de intrare Niveluri logice de ieire


D). Marginea de zgomot de curent continuu

Marginea de zgomot de curent continuu reprezint amplitudinea maxim
pozitiv/negativ a unor semnale perturbatoare (tensiuni) induse de cmpuri
electromagnetice la intrarea unui circuit logic (aflat n stare L sau H) care nu-i afecteaz
funcionarea.
Se noteaz cu: -
ZH
U A cnd intrarea se afl n starea H;
-
ZL
U A cnd intrarea se afl n starea L.
Se determin cu relaiile:
V U U U
oH iH ZH
4 , 0 4 , 2 2
min min
= = = A
V U U U
oL iL ZL
4 , 0 4 , 0 8 , 0
max max
+ = = = A
Marginea de zgomot de curent continuu, garantat este: V 4 , 0 U
Z
= A dar n
practic ea depete 1V.

E). Marginea de zgomot de curent alternativ

Marginea de zgomot de curent alternativ reprezint energia unui semnal perturbator
(impuls scurt de durat comparabil cu timpul de propagare prin circuit) care se manifest la
intrarea circuitului i nu determin comutri false.
Energia impulsului perturbator depinde de amplitudinea i de durata sa. Cu ct durata sa este mai
mic cu att amplitudinea sa trebuie s fi mai mare pentru a putea determina comutarea circuitului. Pentru o
poart TTL standard imunitatea la tranziia ieirii din 0 n 1 este mai bun dect la tranziia din 1 n 0
datorit timpului de propagare mai lung (8ns i 4V resp. 8ns i 2V).
1 logic
0 logic
U
iLmin
= 0V
U
iLmax
= 0,8V
U
iHmin
= 2V
U
iHmax
= 5V
Zon interzis
1 logic
0 logic
U
oLmin
= 0V
U
oLmax
= 0,4V
U
oHmin
= 2,4V
U
oHmax
= 5V
Zon interzis
Circuite Integrate Digitale 2013/2014
14
F). Curenii de intrare maxim garantai

- curent de intrare n stare L: I
iLM
= -1,6mA;
- curent de intrare n stare H: I
iHM
= 40A.
(orice curent care intr n integrat, este pozitiv i orice curent care iese din integrat este negativ!!!)

G). Curenii de ieire maximi furnizai

- curent de ieire n stare L: I
oLM
= 16mA;
- curent de ieire n stare H: I
0HM
= -800A.

H). Factorul de branament (FAN-out)

Factorul de branament reprezint numrul maxim de intrri care pot fi conectate
simultan la ieirea unei pori din aceeai serie.
Se determin pe baza ncrcrii statice a ieirii raportnd curenii de ieire la curenii de intrare.
N
H
=20 (pt.0,8mA); N
L
=10 (pt.16mA). Se obine, pentru seria standard N = 10.

I). Puterea medie consumat de o poart I-NU

Puterea consumat de o poart depinde de starea ieirii: pentru U
0L
ea este mai mare, pentru U
0H
este
mai mic. Valoarea sa medie este P
C
= 9mW.

J). Timpul de propagare

Timpul de propagare reflect o relaie temporal ntre semnalul se intrare i de ieire.
El reprezint un interval de timp ntre puncte de referin specificate pe formele de und ale
semnalelor de intrare i ieire. Mai poate fi definit ca fiind ntrzierea introdus de circuit
n propagarea semnalului de la intrare la ieire.
Se definete un timp de propagare la tranziia din 0 n 1 a ieirii (t
pLH
), un timp de propagare la
tranziia din 1 n 0 a ieirii (t
pHL
) i un timp mediu de propagare:

2
pHL pLH
p
t t
t
+
= .
El se determin pentru o poart I-NU avnd semnalul de intrare u
i
aplicat unei singure intrri, celelalte
fiind conectate la nivelul U
iH
, n condiii normale de temperatur (25C) i tensiune de alimentare (5V).






Pentru seria standard, valorile tipice sunt:
ns t
ns t
ns t
p
pHL
pLH
10
8
12
=

=
=

Tem: S se defineasc grafic timpul de propagare pentru o poarta I (respectiv SAU).

K). Factorul de merit

Factorul de merit este un numr prin care se exprim sintetic calitile unui circuit
logic. Folosete pentru a putea compara acelai circuit din diferite familii sau serii. Cu ct este
mai mic, cu att circuitul este mai performant.
La seria standard: pJ 90 10 10 10 9 t P F
9 3
p C m
= = =

.
u
i

u
o
V
CC

u
i
U
iH

t
pHL

t
u
o U
oH
U
oL
U
iL

t
t
pLH

0,5U
iH
0,5U
oH
Circuite Integrate Digitale 2013/2014
15

2.1.1.2. Poarta I-NU cu ieire n contratimp (totem-pole)


Poarta I-NU constituie circuitul fundamental din cadrul familiei TTL i se poate
realiza n dou variante:
- cu etaj de ieire cu dou tranzistoare funcionnd n contratimp (totem-pole);
- cu etajul de ieire cu colectorul n gol (OC - open collector).

Schema unei pori I-NU cu dou intrri cu ieire totem-pole, este prezentat n figur:














Rolul componentelor din schem:
- T
1
este un tranzistor multiemitor care realizeaz funcia logic I;
- T
2
este folosit ca amplificator de curent (funcioneaz ca repetor);
- T
3
i T
4
formeaz etajul final de ieire n contratimp;
- T
3
realizeaz inversarea;
- T
4
asigur curentul de ieire n stare 1;
- R
B1
limiteaz curentul de baz al lui T
1
;
- R
C2
limiteaz curentul de colector al lui T
2
;

- R
E2
asigur polarizarea tranzistorul T
3
;
- R
C4
limiteaz curentul de colector al lui T
4
(curentul de ieire a porii n stare 1);
- D
P
protejeaz T
1
mpotriva eventualelor tensiuni negative;

A). Analiza funcionrii porii I-NU n regim static

Regimul static este determinat de valori logice stabile ale nivelurilor logice de intrare.

Se vor considera urmtoarele valori de tensiuni:
- tensiunea de deschidere (de prag) a unei diode: V U
d
6 , 0 =

;
- cderea de tensiune pe o diod n conducie: U
d
= 0,7V;
- tensiunea baz-emitor n saturaie: U
BEsat
= 0,7V;
- tensiunea colector emitor n saturaie: U
CEsat
= 0,2V;
- tensiunea de deschidere a jonciunii baz-emitor: U
BE
= 0,5V;
- tensiunea de intrare n stare 0: U
iL
= 0,2V;
- tensiunea de intrare n stare 1: U
iH
= 5V;

Y
B
A
T
1

T
2

T
3

T
4

R
E2

R
C2

R
C4

D
P
D
P

A
B
Y
Etaj de intrare Etaj de ieire Etaj driver
R
B1

Circuite Integrate Digitale 2013/2014
16

Cazul 1: A = B = 1, adic u
iA
= u
iB
= U
iH
= 5V.

Parametri electrici i strile tuturor componentelor porii sunt evideniate n figur (efectuarea calculelor
este evideniat prin numerotare de la 1 la 13):

















Toate jonciunile baz-emitor ale tranzistorului T
1
sunt blocate. Curentul circul de la sursa de
alimentare prin jonciunea baz-colector a lui T
1
i prin jonciunile baz-emitor ale tranzistoarelor T
2
i T
3
.
Valorile rezistenelor din circuit sunt alese astfel nct T
2
i T
3
s conduc la saturaie. Tensiunea de la ieirea
porii este:
u
0
= U
CEsat3
= U
0L
= 0,2V; adic ieirea este pe 0.
Tensiunea n baza lui T
4
este:
U
b4
= U
besat3
+ U
cesat2
= 0,7V + 0,2V = 0,9V
Pentru ca T
4
s intre n conducie ar avea nevoie de o tensiune n baza sa egal cu:
U
b4
= U
cesat3
+ U
d
+ U
be4
= 0,2V + 0,6V + 0,5V = 1,3V

n concluzie, T
4
este blocat. Dac lipsea dioda D, tranzistorul T
4
ar fi fost n conducie. Astfel dioda D
are rolul de a mpiedica conducia simultan a celor dou tranzistoare din etajul de ieire. Acest fapt constituie
un avantaj deoarece prin ramura R
c4
T
4
D T
3
nu circul dect un curent rezidual i, implicit, n aceast stare,
nu se disip putere.

Cazul 2: A = 0 B = X, adic u
iA
= 0,2V.

Parametri electrici i strile tuturor componentelor porii sunt evideniate n figur (efectuarea calculelor
este evideniat prin numerotare de la 1 la 7):


















T
2

T
3

T
4

T
1

T
2

T
3

T
4

T
1

Circuite Integrate Digitale 2013/2014
17

Jonciunea baz-emitor a tranzistorului T
1
, corespunztoare intrrii A, va conduce. Curentul se nchide
de la sursa de tensiune V
CC
, prin R, jonciunea baz-emitor a tranzistorului T
1
corespunztoare intrrii A i mas.
n baza lui T
1
se va stabili un potenial de valoare:
U
b
= U
BE1A
+ U
iA
= 0,7 + 0,2 = 0,9 V
Aceast tensiune este insuficient pentru a deschide lanul de jonciuni baz-colector T
1
, baz-emitor T
2

i baz-emitor T
3
(pentru a le deschide ar trebui ca, tensiunea n baza lui T
1
s fie cel puin egal cu:
U
b
= U
BC1
+ U
BE2
+ U
BE3
= 0,6 + 0,5 + 0,5 = 1,6V).
Astfel T
2
i T
3
sunt blocate. Tranzistorul T
4
este polarizat n baz de R
C2
.
Considernd ieirea circuitului n gol, tensiunea de ieire este:
V 6 3 6 0 5 0 3 0 5 U U i I R Vcc u
D 4 BE 4 B 2 C 2 C 0
, , , , ) ( = = + =

adic ieirea este pe 1.

B). Analiza funcionrii porii I-NU n regim dinamic (comutaie)

Comutaia ieirii din LH (U
0L
U
0H
)
Tranzistoarele T
2
i T
3
conduc la saturaie (u
0
=U
0L
) iar T
4
este blocat. Iniierea comutaiei din L n H se
face prin trecerea a cel puin uneia din intrri pe 0. Tranzistoarele T
2
i T
3
se blocheaz iar T
4
va conduce la
saturaie.

Se presupune c iniial capacitatea parazit C
P
(care se manifest la ieirea porii) este ncrcat cu
tensiunea U
0L
i c are loc blocarea brusc a tranzistoarelor T
2
i T
3
. Curentul i
C4
, n primul moment al
comutaiei, se poate determina din urmtoarea relaie:

mA
R
U U U Vcc
t i
C
L D cesat
C
39
1 , 0
2 , 0 7 , 0 2 , 0 5
) 0 (
4
0 4
4
=

=

= =

Curentul i
C4
ncarc exponenial capacitatea C
P
de la tensiunea U
0L
la tensiunea U
0H
. Curentul are, iniial
valoarea de 39mA dup care scade pe msur ce capacitatea C
P
se ncarc. Tranzistorul T
4
iese din saturaie, i
se atinge rapid U
0H
=3,6V.









Comutaia ieirii din HL (U
0H
U
0L
)
T
2
i T
3
sunt blocate iar T
4
este saturat. Dup comutaie T
4
se va bloca relativ mai ncet dect intr T
3
n
conducie (intervine i timpul de stocare a purttorilor n baz). Pentru un timp foarte scurt conduc ambele
tranzistoare (T
3
i T
4
), de aceea e necesar rezistena R
c4
. Sarcina stocat n Cp se descarc peste T
3
.

Obs.: Interconectarea ieirilor a dou sau mai multe pori cu etaj de ieire contratimp
este interzis deoarece ieirile pot ajunge n stri logice diferite (carte pag.39).










Cp
Y
u
0
, i
c4
t
u
o
U
oH

U
oL
i
C4

39mA
Circuite Integrate Digitale 2013/2014
18
Dei R
C4
limiteaz curentul dinspre surs spre mas n intervalele de timp n care T
4
i
T
3
sunt simultan n conducie, puterea disipat pe R
4
i D este relativ ridicat i conduce n
timp la degradarea parametrilor electrici pentru circuit sau chiar la distrugerea sa. Pentru
perioade de timp scurte (sub 1 secund), aceast legare este totui posibil, dar nivelul
tensiunii n punctul, Y este greu de pronosticat.

C). Determinarea curentului de intrare I
iL
iI
iH


Sensul i valoarea curentului de intrare depinde de nivelul tensiunii aplicate la intrarea
respectiv. Stabilirea mrimii acestui curent este util deoarece permite determinarea
numrului de intrri care pot fi conectate la ieirea unui circuit logic similar, fr a depi
valoarea maxim a curentului pe care aceast ieire o poate furniza.

Determinarea curentului I
iL
se face considernd o intrare a porii pe 0. n acest caz

mA
k R
U U V
I
iL A BE CC
iL
025 , 1
4
2 , 0 7 , 0 5
1
=
O

=

=









Datorit dispersiei tehnologice, a posibilitii variaiei cderii de tensiune pe
jonciunea baz-emitor a tranzistorului T
1
, a toleranei valorii rezistenei R i a domeniului
permis pentru tensiunea de alimentare (5V 0,25V), valoarea curentului I
iL
poate diferi de
cea calculat mai sus. De aceea productorii garanteaz o valoare maxim a curentului de
intrare, pentru cele mai defavorabile condiii, I
iLmax
= 1,6mA.
Este important de subliniat c unei intrri a unei pori I-NU (sau I) i corespunde
curentul I
iLmax
doar cnd este singura n starea 0 logic. Dac dou sau mai multe intrri sunt
n 0 logic, atunci curentul de 1,6mA se mparte uniform ntre numrul de intrri conectate la
tensiunea U
iL
. Pentru porile SAU i SAU-NU, curentul I
iLmax
corespunde fiecrei intrri
legate la 0 logic.

Determinarea I
iH
presupune conectarea intrrii la tensiunea U
iH
. Jonciunea baz-
emitor corespunztoare este blocat. Curentul I
iH
va fi curentul rezidual al unei diode
polarizate n sens invers. Productorii garanteaz o valoare maxim I
iHmax
= 40A. Sensul
curentului de intrare este dinspre intrare spre circuit, invers fa de I
iL
. Valoarea maxim de
40A revine fiecrei intrri polarizate cu tensiunea U
iH
, indiferent de tipul porii.

D). Caracteristica de transfer a circuitului I-NU

Caracteristica de transfer a porii I-NU reprezint dependena tensiunii de ieire de tensiunea de
intrare n condiii bine precizate (de temperatur, tensiune de alimentare, polarizare intrri nefolosite):

) (
i o
u f u =

Schema utilizat pentru determinarea caracteristicii de transfer:

Vcc = 5V
u
i

u
o
V
CC

Circuite Integrate Digitale 2013/2014
19
Pe caracteristica de transfer se disting patru regiuni:








- regiunea a b n care Ui < 0,6V, T
2
i T
3
sunt blocate, T
4
conduce iar la ieire se obine o tensiune
U
0
= 3,6V;
- regiunea b c n care 0,6V < Ui < 1,2V, Tranzistorul T
2
ncepe s se deschid n timp ce T
3

rmne blocat. Deoarece
U
0
= Vcc R
c2
(I
c2
+ I
b4
) U
be4
- U
d
= 5 - R
c2
I
c2
0,3V - 0,5V 0,6V = 3,6V - R
c2
I
c2,
tensiunea de ieire scade liniar cu creterea curentului I
c2
.
Cnd tensiunea de intrare atinge valoarea Ui = 1,2V, intr n conducie i T
3
.
- regiunea c d, n care 1,2V < Ui < 1,5V conduc toate cele trei tranzistoare. T
3
intr treptat n
saturaie n timp ce T
4
se blocheaz
Cnd tensiunea de intrare atinge valoarea Ui = 1,5V, T
2
i T
3
sunt saturate, T
4
blocat iar la ieire se
obine o tensiune Uo = U
cesat3
= 0,2V.

Obs: Pe poriunea c-d are loc conducia simultan a trei tranzistoare, care se comport ca i un circuit cu
reacie pozitiv, producnd oscilaii de nalt frecven la ieirea circuitului.
Pentru a evita apariia acestor oscilaii (care provoac ambiguitate cu privire la nivelul logic de ieire),
trecerea valorii tensiunii de intrare prin intervalul [1,2V; 1,5V] trebuie s se fac ntr-un timp (t) mai scurt dect
o semiperioad a oscilaiilor T
0
/2.










Se constat c pentru eliminarea oscilaiilor este necesar ca durata fronturilor semnalelor de comand s
fie mai mic de 100ns (t
front
< 100ns),

De durata conduciei simultane ia natere curentul I
C3
prin R
c4
T
4
D T
3
care, practic,
scurtcircuiteaz sursa de alimentare. Acesta, avnd o valoare de 20 de ori mai mare dect curentul mediu
consumat de poart determin o putere disipat mare care poate distruge circuitul integrat dac fenomenul
dureaz un timp ndelungat.










Aceast stare trebuie evitat!!

- regiunea d -, n care Ui > 1,5V, T
2
i T
3
sunt saturate, T
4
blocat iar tensiunea de ieire: Uo = 0,2V.
1,2V
1,5V
Ui
U
iL
= 0,2V
U
iH
= 3,6V
t t
Circuite Integrate Digitale 2013/2014
20

E). Aplicaii ale circuitelor cu ieire n contratimp

1. Comanda unui LED
Un LED cu diametrul de 3 sau 5 mm necesit, pentru o iluminare normal, un curent tipic de 2 - 10mA
la o cdere de tensiune direct de 1,7 - 2V (variaz n funcie de culoare). Pentru LED-urile de diametre mai mici
sau cele SMD, acest curent este mai redus (civa mA). Deoarece curentul I
0L
(16 mA) este mult mai mare dect
curentul I
0H
(0,8 mA), schema tipic de comand a LED-ului este:







Rezistena R are valoarea: O = =

= 300
10
3
mA
V
LED
I
oL
U
d
U
CC
V
R

Obs: LED-ul se aprinde cnd ieirea porii este pe 0 i se stinge cnd ieirea este pe 1!

2. Comanda unei sarcini rezistive de putere mare
Pentru comanda acestei sarcini este necesar utilizarea unui etaj de putere extern realizat cu un
tranzistor. Acesta este blocat pentru u
0
= U
0L
i conduce pentru u
0
= U
0H
.








Curentul de baz pentru T
1
este:
A
R
BE
V
oH
V
B
i 800
1
s

= adic: O ~

= K R 6 , 3
8 , 0
7 , 0 6 , 3
1

La un curent de baz de 0,8 mA, curentul de colector tipic pentru T
1
va fi de 80 ... 300 mA. Dac este
necesar un curent de sarcin mai mare, trebuie utilizat un tranzistor Darlington.

n funcie de factorul de amplificare al tranzistorului T
2
de tip Darlington, curentul de sarcin poate fi de
1 A sau chiar mai mult.

O metod eficient se bazeaz pe utilizarea unui etaj de putere cu un tranzistor MOS cu canal n. Acesta
se comand n tensiune, curentul su de gril fiind practic nul. Alte avantaje oferite: rezistena n conducie dren
surs la tranzistoarele MOS este extrem de redus (0,05 sau chiar mai puin), de aceea puterea disipat pe T
3
este redus chiar i la comanda unor cureni ridicai (de ordinul amperilor), T
3
nu necesit radiator. Rezistena R
3
este opional, avnd o valoare de zeci ... sute de ohmi.



2.1.1.3. Poarta I-NU cu colector n gol (OC - Open Collector)


Structura intern a unei pori I-NU OC cu dou intrri i reprezentarea simbolic
pentru o poart I-NU cu trei intrri, sunt redate n figurile de mai jos.
Circuitele OC se produc pentru valori maxime ale lui V
ext
ntre 15V i 30V.
R
U
oL
= 0,2V
U
d
= 1,8V
V
CC
= 5V
I
oL
= I
LED
= 10mA
Circuite Integrate Digitale 2013/2014
21
Cele mai utilizate (chiar i n prezent) circuite cu colector n gol sunt: 7406 (6 inversoare, V
ext
= 30V, I
0L
= 40mA), 7407 (6 neinversoare, V
ext
= 30V, I
0L
= 40mA), 7416 (6 inversoare, V
ext
= 15V, I
0L
= 40mA), respectiv
7417 (6 neinversoare, V
ext
= 15V, I
0L
= 40mA).











A). Avantajele oferite de circuite cu colector n gol

- n colectorul tranzistorului T
3
pot fi conectate sarcini care necesit o tensiune de
alimentare mai mare de 5V (pn la 30V), cum ar fi relee electromagnetice,
dispozitive de afiaj, micromotoare de curent continuu, etc.;
- curentul de ieire I
0LMax
= 40mA (fa de 16mA la seria standard, cu ieire n
contratimp);
- curentul de ieire poate fi dublat prin legarea n paralel a dou pori (aceast
conectare este posibil legnd n paralel i intrrile corespunztoare);
- posibilitatea interconectrii a dou sau mai multe ieiri ale unor circuite OC n
vederea obinerii unei funcii logice suplimentare denumite I-CABLAT.
Funcionarea circuitului rezultat este descris n tabelul de mai jos:

Y
a
Y
b
Y
0
0
1
1
0
1
0
1
0
0
0
1

n care s-a notat cu Y
a
i Y
b
valorile logice ce corespund celor dou ieiri nainte de interconectare. Se obine Y
= Y
a
Y
b
, iar pentru n circuite cu ieirile interconectate: Y = Y
1
Y
2
Y
3
... Y
n
.

Nu conteaz tipul porilor OC. Prin interconectarea ieirilor lor se poate obine numai
funcia I CABLAT!!
Pentru interconectare este suficient o singur rezisten exterioar R
ext
a crei valoare
(interval de valori permise) se determin conform problemei 3.4 (Tem!!).


B). Dezavantajele furnizate de circuitul OC

- durata mare t
LH
a tranziiei ieirii din starea L n starea H.
Valoarea capacitii parazite totale care se manifest la ieirea porii (Cp) se exprim
prin relaia:
Ccon Co NCi Cp + + = ,
n care:
- Ci este capacitatea proprie a unei intrri (fa de mas),
- Co este capacitatea de ieire a tranzistorului T3,
- Ccon este capacitatea traseelor de interconectare (fa de mas).
Rext
Yb
Ya
Y
Vcc
Circuite Integrate Digitale 2013/2014
22
Trecerea ieirii din U
0H
n U
0L
se face relativ rapid datorit rezistenei reduse n
conducie a tranzistorului T
3
(R
CEsat
mpreun cu Cp reprezint o constant de timp mic).
n cazul comutaiei inverse (U
0L
U
0H
), tranzistorul T
3
trece din starea saturat n
stare blocat. n acest caz capacitatea parazit Cp se va ncrca de la tensiunea U
0L
la U
0H
prin
intermediul rezistenei R
ext
. Aceasta, mpreun cu capacitatea Cp reprezint o constant de
timp mult mai mare R
ext
Cp (deoarece R
ext
>> R
CEsat
) i determin o comutare mai lent a
ieirii.









- puterea disipat pe rezistena R
ext
atunci cnd ieirea circuitului este n starea
0 este de valoare relativ mare:
ext
R
oL
V
ext
V
d
P
2
) (
=
De exemplu pentru: V
ext
= V
CC
= 5V, U
0L
= 0,2V, R
ext
= 1k, rezult P
d
= 23 mW;
iar pentru: V
ext
= 30V, U
0L
= 0,2V, R
ext
= 1k, rezult P
d
= 888 mW.


C). Aplicaii ale circuitelor OC

1. Comanda unor sarcini rezistive









2. Comanda unor sarcini inductive (relee sau MCC):











Dioda montat n paralel pe releu protejeaz tranzistorul de ieire a porii T
3
mpotriva
tensiunii de autoinducie ce apare la bornele releului n cazul comutrii ieirii din conducie
(stare Low) n starea blocat (stare High).

u
0
t
U
oH
U
oL
t
LH t
HL
Circuite Integrate Digitale 2013/2014
23
3. Multiplexarea unor tensiuni mai mari de 5V

Circuitele TTL, funcionnd la o tensiune de alimentare standard de 5V, nu pot
comanda direct tensiuni mai ridicate. Exist situaii n care ntr-un punct al unei scheme
electrice este necesar prezena mai multor tensiuni de exemplu la programarea unui
EPROM sau EPLD, pe un pin al circuitului este necesar prezena secvenial a trei tensiuni:
0V (0 logic), 5V (1 logic) i o valoare cuprins de obicei ntre 12 i 24V (tensiunea de
programare, notat de obicei cu V
PP
).

Comutarea acestor tensiuni se realizeaz comod cu
un tranzistor pnp (T) comandat de o poart cu colector n
gol. Este obligatorie folosirea unui circuit cu colector n
gol deoarece tensiunea extern V
ext
poate determina
strpungerea ireversibil a etajului final din circuitul de
comand dac acesta nu poate suporta o tensiune ridicat
colector-emitor.


2.1.1.4. Alte circuite din seria TTL standard

A). Circuitul I

Obinerea circuitului I se face prin adugarea unui etaj inversor la schema circuitului
I-NU. Prin aceast adugare timpul de propagare devine cu aproximativ 50% mai mare:
t
pI
= 1,5t
pI-NU

Componentele suplimentare sunt:
- T
5
asigur inversarea necesar pentru a trece
la circuitul I;
- D asigur o deplasare de nivel continuu de
la colectorul lui T
5
la baza lui T
2
;
- T
6
este blocat cnd T
5
este blocat i conduce
cnd T
5
conduce; el accelereaz comutaia
lui T
2
i T
3
asigurnd o cale de scurgere spre
mas a curentului de baz a lui T2 i T3 la
comutarea acestora din stare de saturaie n
stare de blocare.


B). Circuitul SAU-NU

Circuitul SAU-NU se obine adugnd n schema inversorului TTL elementele T
1B
,
R
1B
, D
B
i T
2B
. Funcia SAU este ndeplinit de T
2B
legat n paralel cu T
2
(simultan cu funcia
de inversare). Datorit structurii sale, circuitul SAU-NU are un timp de propagare apropiat de
cel al porii fundamentale I-NU t
pSAU-NU
= t
pI-NU
.


Este important de menionat c spre deosebire
de porile I, respectiv I-NU, la porile SAU i SAU-
NU intrrile A i B sunt independente, fiecare dintre ele
constituindu-se ntr-o sarcin TTL att n starea SUS,
ct i n starea JOS.


Circuite Integrate Digitale 2013/2014
24

C). Circuitul SAU

Poarta SAU se obine din poarta SAU-NU adugnd un etaj suplimentar inversor,
format din T
6
i cele dou rezistene aferente. Dioda D realizeaz i n acest caz o deplasare
de nivel de tensiune. Evident timpul de propagare al porii SAU este mai mare dect al porii
fundamentale, fiind apropiat de cel al porii I: t
pSAU
= 1,5
tpI-NU
.














2.1.1.5. Reguli de utilizare ale circuitelor logice din familia TTL


- Nici o intrare a unui circuit logic TTL nu se las n gol (flotant); ea se conecteaz
la un potenial bine stabilit: U
L
sau U
H
n funcie de tipul circuitului.
- Este interzis interconectarea ieirilor a dou sau mai
multe circuite logice, dac exist posibilitatea ca
aceste ieiri s ajung la niveluri logice diferite.
Ieirile se pot interconecta doar pentru creterea
capabilitii de curent. n acest caz se leg n paralel
att intrrile ct i ieirile unor pori din aceeai
capsul.
- Niciodat ieirile circuitelor logice nu se conecteaz direct la mas sau V
CC
.
- Intrrile nefolosite nu se las niciodat neconectate.
a. O posibilitate de conectare pentru porile I-NU, respectiv I este
polarizarea cu o tensiune U
iH
prin intermediul unei rezistene R

(rezisten de
pull-up). Aceeai R

se poate utiliza pentru polarizarea mai multor circuite
logice. Dimensionarea R se face respectnd relaia
min max iH
U
iH
RnI
cc
V > , unde R

este rezistena de polarizare, n este
numrul de intrri astfel polarizate.
b. La circuitele SAU, respectiv SAU-NU polarizarea se realizeaz prin
legare direct la mas sau mai rar prin intermediul unei rezistene R

(rezisten
de pull-down) de valoare potrivit conectat la mas. Dimensionarea R

se
realizeaz n acest caz respectnd relaia max
max
U
iL
RnI s , unde R

este
rezistena de polarizare, n este numrul de intrri astfel polarizate.
c. Conectarea intrrilor nefolosite la intrri folosite:






Circuite Integrate Digitale 2013/2014
25

- Intrrile porilor nefolosite pot fi conectate ori la mas, ori la un potenial U
iH
prin
intermediul unui rezistor. Alegerea depinde de tipul porii, urmrind ca puterea
consumat s fie ct mai mic. n cazul porilor I-NU minimizarea puterii se
obine legnd intrrile la mas.

- Decuplarea circuitelor integrate TTL este obligatorie.
Deoarece pe durata frontului, consumul unei pori crete de circa 20 de ori fa de curentul mediu de
alimentare, iar sistemele numerice sunt n general sincrone (toate circuitele comut simultan), rezult c pe
durata fronturilor prin traseele de alimentare va curge un curent important, uneori de ordinul zecilor de amperi.
Acest curent poate determina o cdere de tensiune pe traseele de alimentare mai mare de 0,5 V, ceea ce va
mpiedica buna funcionare a circuitelor din echipament. Acest neajuns important se rezolv prin decuplare,
adic prin plasarea unui condensator nepolarizat ct mai aproape de pinii de alimentare ai fiecrui circuit integrat
digital.

Determinarea valorii condensatorului de decuplare se face pe baza legii conservrii
sarcinii electrice. n repaus, sarcina acumulat pe condensator este:

CC
V C Q = .
Aceast sarcin va asigura, la comutare, surplusul de curent necesar circuitului
numeric. Tensiunea la bornele condensatorului nu poate varia brusc i, n condiiile
conservrii sarcinii electrice, se obine:
t I Q
CC
A =
unde: -
CC
I este curentul consumat de sursa de alimentare n momentul comutrii
39mA/poart sau 156mA/circuit integrat care conine patru pori;
- t A este durata comutrii - care din considerente prezentate anterior trebuie s fie cel
mult egal cu 100ns.
Prin egalarea celor dou relaii, rezult o valoare a capacitii egal cu:
nF
V
ns mA
V
t I
C
CC
CC
3
5
100 156
~

=
A
=
Deoarece circuitele numerice nu sunt doar de complexitatea unor pori I-NU (cele
mai simple), ci conin arhitecturi evoluate, curentul
CC
I considerat pentru cele 4 pori I-NU
din cadrul unui circuit integrat este n practic de pn la 15 ori mai mare. n concluzie,
valoarea capacitii de decuplare este de nF 100 10 i se poziioneaz n proximitatea
fiecrui circuit integrat numeric. n figur sunt redate dou circuite integrate (U
1
i U
2
) i
condensatoarele de decuplare aferente (C
1
i C
2
). U
1
i C
1
sunt componente cu terminale
(capsule DIP14 i Radial 0.2), iar U
2
i C
2
sunt componente SMD.











n figur traseul rou corespunde prii superioare a cablajului (top), iar cel albastru prii inferioare
(bottom). Componentele SMD sunt poziionate pe partea superioar. Traseele de alimentare au limea de
0,5mm, mai groase dect traseele obinuite pentru semnal care sunt realizate de obicei de 0,25mm.

Circuite integrate
digitale
Condensatoare
de decuplare
Circuite Integrate Digitale 2013/2014
26


2.1.2. ALTE SERII DIN FAMILIA TTL


2.1.2.1. Seria rapid 74Hxxx

La realizarea sa s-a urmrit creterea frecvenei maxime de funcionare prin
reducerea timpului de propagare. Pentru aceasta s-a acionat simultan n trei direcii:
- supracomanda n baz a tranzistoarelor prin reducerea valorilor tuturor
rezistoarelor din schem;
- reducerea valorii rezistenei de ieire a porii prin nlocuirea tranzistorului T
4
cu
un tranzistor Darlington, accelernd, astfel, ncrcarea capacitii parazite de la
ieire pe durata tranziiei din L n H a ieirii;
- nlocuirea rezistorului R
E2
cu o rezisten activ neliniar, care accelereaz
intrarea n conducie a tranzistorului T
3
i l menine ntr-o stare de saturaie
moderat astfel nct s comute mai repede din saturaie n blocare (funcionare
explicat la seria LS).
n acest mod pentru poarta I-NU s-au obinut tp = 6ns (fa de 10ns la seria standard); P
d
= 22mW;
I
iLM
= 2mA; I
iHM
= 50A i un factor de merit (slab) Fm = 132pJ.

2.1.2.2. Seria de mic putere 74Lxxx

La realizarea sa, s-a urmrit reducerea puterii consumate prin creterea valorilor
rezistenelor utilizate. S-a obinut P
d
= 1 - 2mW dar tp = 20 - 33ns. Curenii de intrare sunt:
I
iLM
= 0,2mA; I
iHM
= 10A.

2.1.2.3. Seria Schottky 74Sxxx

Se bazeaz pe nlocuirea tranzistoarelor npn convenionale cu tranzistoare Schottky.
Tranzistoarele Schottky nu se pot satura. Din acest motiv, comutarea lor invers (blocarea lor)
este mai rapid.
Tranzistorul Schottky se obine prin conectarea unui tranzistor npn
convenional cu o diod Schottky. Dioda Schottky este un contact punctiform ntre
un strat conductor metalic (aluminiu) cu un strat semiconductor de tip n slab dotat
cu impuriti donoare.

Principalele proprieti ale diodei Schottky sunt:
- valoarea mic a cderii de tensiune n conducie: U
d
= 0,3 - 0,4V;
- timpul de comutaie din conducie n starea blocat foarte scurt: tc = 1 - 2ns.








Funcionarea tranzistorului Schottky:
- dac i
cd
are valoare mic, el revine n totalitate bazei tranzistorului (i
d
= 0, i
cd
= i
b
),
dioda Schottky este blocat;
Circuite Integrate Digitale 2013/2014
27
- pe msur ce i
cd
crete, tranzistorul intr n conducie, u
ce
scade n aa msur
nct dioda Schottky intr n conducie. Din momentul intrrii n conducie a
diodei Schottky i
b
rmne constant i surplusul de curent furnizat de i
cd
> i
b
se
nchide prin dioda Schottky i tranzistorul T la mas. Din acest moment u
ce
nu
mai scade, iar tranzistorul nu se satureaz. Cderea de tensiune pe dioda Schottky
este de 0,35V care nu poate deschide jonciunea baz-colector a tranzistorului (ex.
U
BE
= 0,7V care se mparte n U
d
= 0,35V i U
CE
= 0,35V, respectiv U
BE
= 0,8V
care se mparte n U
d
= 0,35V i Uce = 0,45V).

Schema porii I-NU din aceast serie este
practic identic cu cea din seria H, cu deosebirea c
tranzistoarele sunt de tip Schottky.

Parametri obinui denot o mbuntire a
performanelor: tp= 3ns, P
d
= 20mW, rezultnd un
factor de merit Fm = 60pJ.

Trebuie subliniat aspectul important al
creterii tensiunii U
0L
datorit nesaturrii
tranzistorului T
3
(U
0LMax
= 0,5V).


2.1.2.4. Seria Schottky de mic putere 74LSxxx

n deceniul trecut a fost cea mai rspndit i utilizat serie din familia TTL. La
realizarea ei se combin dorina de a consuma o putere ct mai mic cu un timp de
propagare ct mai scurt.
Schema porii I-NU este similar cu aceea a
circuitului din seria S doar c valorile rezistoarelor
sunt mai mari. De asemenea funcia I nu mai este
realizat cu un tranzistor multiemitor, ci cu diode
Schottky pentru a putea exploata viteza mare de
comutaie a acestora.

Rezistena R
E2
din schema seriei standard
este nlocuit cu o rezisten neliniar format din
T
2
, R
B2
i R
C2
. Tranzistorul T
4
este completat cu T
5
,
realizndu-se o pereche Darlington, care fa de
varianta T
4
singular prezint o amplificare de curent
mai mare i o rezisten de ieire mult mai redus,
ceea ce permite ncrcarea mai rapid a capacitii
C
P
n procesul de comutare a ieirii din starea L n
starea H. Rezistena R
E5
stabilete punctul static de funcionare pentru T
5
, mrind amplificarea
de curent a acestuia.

Cele dou diode din baza tranzistorului T
5
accelereaz comutarea ieirii din starea
HIGH n starea LOW. Atunci cnd are loc aceast comutare, T
2
trece din stare blocat n stare
conductoare, determinnd blocarea lui T
4
, intrarea n conducie a lui T
3
i descrcarea
capacitii parazite C
P
. Prin D
1
se nchide curentul invers de baz a lui T
4
, accelernd blocarea
acestui tranzistor. Dioda D
2
intr n conducie dup intrarea lui T
2
n conducie, dar nainte de
a conduce T
3
, determinnd descrcarea capacitii C
P
prin T
2
.
D
1

D
2

Circuite Integrate Digitale 2013/2014
28

Rezistena neliniar R
E2
, realizat cu T
2
,
R
B2
i R
C2
are o valoare ce depinde de tensiunea
U
BE3
. Pentru U
BE3
de 0,5V rezistena R
E2
are o
valoare relativ mare i tot curentul de emitor al
lui T
1
este dirijat spre baza tranzistorului T
3
,
accelernd intrarea sa n conducie. n acest fel
jonciunile baz-emitor ale tranzistoarelor T
1
i
T
3
se deschid simultan.
Cnd u
BE3
= 0,75V, R
E2
scade i preia o parte tot mai mare din curentul i
E2
, asigurnd o
saturare moderat pentru T
3
(timpul de ieire din saturaie va fi mai mic).

Caracteristica de transfer difer de cea a
seriei standard datorit faptului c T
1
i T
3
intr
simultan n conducie. Se obine, astfel, o
caracteristic mai abrupt (o alt mbuntire
asociat seriei LS).


Parametrii seriei LS sunt relativi buni: tp = 9,5ns; P
d
= 2mW, rezultnd un factor de
merit Fm = 19pJ; I
iLM
= 0,4mA; I
iHM
= 20A; U
0Lmax
= 0,5V; U
0Hmin
= 2,7V; N
L
= N
H
= 20.


2.1.2.5. Seriile performante 74Asxxx i 74ALSxxx


Aceste serii nu prezint modificri mari ale structurii schemei circuitului. Procesul de
fabricare utilizeaz o tehnologie nou. Prin perfecionri tehnologice se realizeaz
componentele i traseele de conectare dintre ele de dimensiuni geometrice mai mici ceea ce
conduce la micorarea valorii capacitilor parazite fa de mas i a inductanei parazite pe
care le prezint traseele de interconectare.

Pentru seria AS timpul de propagare tp = 1,7ns ceea ce reprezint cel mai mic timp de
propagare pentru circuitele logice din familia TTL. Puterea disipat pentru poarta
fundamental este P
d
= 8mW, ceea ce corespunde unui factor de merit Fm = 13,6pJ. Curenii
de intrare sunt I
iLmax
= 2mA i I
iHmax
= 0,2mA iar U
0Lmax
= 0,5V; U
0Hmin
= 2,7V.

Pentru seria ALS modificarea esenial fa de seria LS o reprezint nlocuirea
diodelor Schottky de la intrri cu tranzistoare pnp care asigur o cretere a vitezei de comutare
a tranzistorului T
1
. Principalii parametri sunt: tp = 4ns, P
d
= 1,2mW, ceea ce duce la Fm =
4,8pJ reprezentnd cel mai bun factor de merit pentru familia TTL.

Principalii parametrii ai seriilor TTL sunt redai comparativ n tabelele de mai jos.








Circuite Integrate Digitale 2013/2014
29

















2.1.3. CIRCUITE CU TREI STRI DIN FAMILIA TTL


Se fabric pentru toate seriile TTL prezentate. Au fost realizate pentru a obine un
circuit care s prezinte att avantajele oferite de circuitele cu etaj de ieire n contratimp ct i
posibilitatea interconectrii ieirilor a dou sau mai multe circuite ca n cazul variantei OC.
Circuitul cu trei stri se poate afla n dou regimuri de funcionare:
- regimul de funcionare normal ce corespunde funcionrii ca i circuit logic cu
etaj de ieire n contratimp fiind posibile la ieire cele dou stri logice, 0 i 1;
- regimul de nalt impedan (notat cu Z sau HiZ) ce corespunde blocrii ambelor
tranzistoare din etajul de ieire n contratimp (decupleaz ieirea att de la plusul
tensiunii de alimentare ct i de la mas lsnd-o practic n gol).

Un astfel de circuit logic este prevzut pe lng intrrile obinuite cu o intrare
suplimentar de validare EN. Dac aceast intrare este validat, circuitul logic va funciona
normal (ieirea y poate avea valorile logice obinuite 0 sau 1). Dac aceast intrare este
invalidat, circuitul este inhibat (invalidat), ieirea sa fiind n stare de nalt impedan.

Funcionare:
Dac /EN = 0, ieirea inversorului este n
starea H i acesta nu influeneaz funcionarea porii;
de asemenea dioda D este blocat deoarece
inversorul fiind cu ieirea blocat nu permite
nchiderea curentului prin diod. n acest caz starea
ieirii y este determinat doar de valoarea lui A,
circuitul funcionnd n stare normal.
Dac /EN = 1, ieirea inversorului este n
starea L, tensiunea la ieirea sa este de circa 0,2V.
Jonciunea baz-emitor corespunztoare inversorului
este n conducie i asigur blocarea tranzistoarelor T
2

i T
3
. Deoarece D conduce, potenialul bazei lui T4
este U
B4
= U
D
+ U
CES
= 0,7 + 0,2 = 0,9V, T
4
fiind blocat. Astfel ambele tranzistoare ale
etajului de ieire sunt blocate i ieirea este n stare de nalt impedan

Circuite Integrate Digitale 2013/2014
30
Circuitul cu trei stri se fabric de cele mai multe ori ca inversor cu 3 stri, operator
neinversor cu 3 stri i poart I-NU cu 3 stri. Acestea pot fi cu intrarea de validare activ
pe 0 sau pe 1.






A B EN Y A B EN Y
X X 1 Z X X 0 Z
0
1
0
1
0
0
1
1
0
0
0
0
1
1
1
0
0
1
0
1
0
0
1
1
1
1
1
1
1
1
1
0

Intrarea de validare se consider activ atunci cnd asigur funcionarea n regim
normal a circuitului.

Aplicaii ale circuitelor cu trei stri

Linia partajat reprezint un traseu conductor la
care sunt conectate simultan ieirile mai multor circuite cu
trei stri i intrrile altor circuite (pot fi circuite obinuite
sau circuite cu 3 stri). n sistemele de calcul mai multe
astfel de linii partajate sunt grupate n magistrale de semnal:
de date, de adrese, de control sau combinaii ale acestora.

Reguli de validare a circuitelor cu 3 stri ce au ieirile conectate la LP:
- un singur circuit cu trei stri conectat la LP va fi n stare normal de funcionare,
toate celelalte vor fi n stare Z (Ex.: EN1 = 0, EN2 = 0 i EN3 = 1conduce la LP =
/A sau EN1 = 1 EN2 = 1i EN3 = 1conduce la LP = /B)
- prima regul trebuie respectat i pe durata procesului tranzitoriu de comutare a
circuitelor care au ieirea conectata la LP din starea N n starea Z sau invers.
Considernd un multiplexor cu dou intrri A i B i ieirea LP, pentru o
funcionare corect rezult din grafic t
pNZ
< t
pZN
;












- La calculul ncrcrii n curent a ieirii unui circuit cu trei stri conectat la LP se
ine seama (mai ales dac LP este n starea H), att de curenii de intrare ai
circuitelor conectate la LP ct i de curenii de ieire ai circuitelor cu trei stri
aflate n starea Z i conectate cu ieirea la LP.
Intrare de validare
activ pe 0
Intrare de validare
activ pe 1
Circuite Integrate Digitale 2013/2014
31

Linia de transmisie bisens - permite transferul informaiei
n ambele sensuri. Dac DIR = 0, sensul este de la A la B fiind
validat inversorul de sus i invalidat cel de jos iar pentru DIR = 1,
direcia de transmitere a informaiei se inverseaz deoarece se
valideaz inversorul de jos i se invalideaz cel de sus.


2.1.4. CIRCUITE TRIGGER SCHMITT DIN FAMILIA TTL


Scopul dezvoltrii acestor circuite a fost eliminarea a dou dezavantaje ale porilor din
familia TTL:
- imposibilitatea comandrii circuitelor TTL cu semnale care au fronturi cu o durata
t
f
> 100ns;
- valoarea mic a marginii de zgomot de curent continuu: Uz = 0,4V.
Se fabric seriile familiei TTL. Se bazeaz pe includerea (de obicei n inversoare sau
pori I-NU) a unui circuit basculant de tip trigger Schmitt.

Acest circuit basculant prezint la ieire dou stri stabile (V
OH
i V
OL
). Trecerea dintr-
o stare n cealalt se realizeaz atunci cnd nivelul de tensiune la intrare devine egal cu dou
praguri cu valori diferite. n cazul unui circuit inversor ieirea basculeaz din V
OH
n V
OL
dac
tensiunea de intrare devine mai mare dect tensiunea de prag V
psus
i comut din V
OL
n V
OH

dac tensiunea de intrare devine mai mic dect tensiunea de prag V
pjos
(unde V
psus
> V
pjos
).



Circuitul trigger Schmitt a fost conceput mai demult, existnd
variante cu tranzistoare, cu amplificatoare operaionale, etc. n familia TTL
este utilizat schema cu dou tranzistoare npn.

Explicaii privind funcionarea: carte pg.60



Caracteristica de transfer a circuitului
basculant trigger Schmitt este prezentat n
figur. Histereza este: .U
hist
= U
TH
- U
TL
.


2.1.4.1. Poarta I-NU cu trigger Schmitt din seria standard


Schema unei pori I-NU cu dou
intrri cu trigger Schmitt din seria standard
conine circuitul basculant prezentat anterior,
realizat cu T
5
i T
6
, i un circuitul de adaptare
la baza lui T
2
format din D care realizeaz o
deplasare de nivel continuu de 0,6V,
compatibiliznd astfel tensiunea din colectorul
lui T
6
cu cea necesar n baza lui T
2
.
Circuite Integrate Digitale 2013/2014
32

Caracteristica de transfer:
Dac tensiunea de intrare este mic, tensiunea de
ieire are valoarea V
OH
. Cnd tensiunea U
i
> U
psus
, ieirea porii
comut trecnd pe 0.
Dac tensiunea de intrare scade, ieirea nu mai comut
n momentul cnd la intrare este o tensiune egal cu U
psus
ci
cnd U
i
< U
pjos
.

Pentru circuitele TTL valoarea tensiunilor de prag este: U
PJos
= 1,1V i U
PSus
= 1,9V.

Pori cu trigger Schmitt din familia TTL simbol i exemple:




Marginea de zgomot de curent continuu:
- cnd ieirea circuitului de comand este n starea H:
U
ZH
= U
PJos
- U
0Hmin
= 1,1 - 2,4 = - 1,3V.
- cnd ieirea circuitului de comand este n starea L:
. U
ZL
= U
PSus
- U
0LMax
= 1,9 - 0,4 = 1,5V.

Valorile astfel obinute sunt sensibil mai mari dect marginea de zgomot de 400mV
specific seriei standard TTL.


2.1.4.2. Aplicaii ale circuitelor cu trigger Schmitt


1. Circuit de intrare pentru
semnale puternic perturbate
permite discriminarea dup amplitudine a
semnalelor de la intrare
2. Circuit de intrare pentru
semnale lent variabile
permite transformarea unor semnale cu o
forma alterat (fa de cea dreptunghiular) n
semnale dreptunghiulare obinute la ieire









3. Circuite de ntrziere
Realizarea unui circuit de ntrziere cu un trigger Schmitt:







Circuite Integrate Digitale 2013/2014
33

Pentru a evalua ntrzierea, se scrie expresia tensiunii pe condensator n funcie de timp:

RC
t
e
C
u
C
u
C
u
C
u

= )] 0 ( ) ( [ ) ( .
Pentru ncrcarea condensatorului, se particularizeaz: R
IL
I
OL
V
C
u + = ) 0 ( i
OH
V
C
u = ) ( .
Rezult:
RC
e R
IL
I
OL
V
OH
V
OH
V
C
u
PSus
U
1
) ( )
1
(
t
t

= = , adic:
PSus
U
OH
V
R
IL
I
OL
V
OH
V
RC

= ln
1
t .
Pentru exemplu din figur: V
OL
V 2 , 0 = , V
OH
V 6 , 3 = , V R
IL
I 125 , 0 = , V
PSus
U 9 , 1 = , se obine:
s RC RC t 35 , 7 66 , 0 926 , 1 ln
1
= = = .

Pentru ncrcarea condensatorului, se particularizeaz:
OH
V
C
u = ) 0 ( i R
IL
I
OL
V
C
u + = ) ( .
Rezult:
RC
e
OH
V R
IL
I
OL
V R
IL
I
OL
V
C
u
PJos
U
2
) ( )
2
(
t
t

+ + = = , adic:
R
IL
I
OL
V
PJos
U
R
IL
I
OL
V
OH
V
RC


= ln
2
t .
Pentru exemplu din figur: V
OL
V 2 , 0 = , V
OH
V 6 , 3 = , V R
IL
I 125 , 0 = , V
PSus
U 1 , 1 = , se obine:
s RC RC t 59 , 16 48 , 1 38 , 4 ln
2
= = = .

4. Detecia fronturilor (funcionare ca circuit basculant monostabil).

5. Generarea impulsurilor dreptunghiulare periodice (funcionare ca circuit
basculant astabil).


Circuite Integrate Digitale 2013/2014
34


2.2. FAMILIA CMOS


Familia de circuite integrate CMOS a fost dezvoltat aproximativ n aceeai perioad
cu familia TTL, dar iniial a avut o extindere mai redus datorit timpilor de propagare mai
mari i implicit a frecvenei de operare mai reduse (cuprins tipic ntre 1 i 10MHz). La
realizarea acestor circuite sunt folosite tranzistoare MOS cu canal n i canal p, evitndu-se
utilizarea rezistenelor.
Familia CMOS ofer o serie de avantaje fa de circuitele TTL:
- densitatea de integrare este de aproximativ zece ori mai mare dect la circuitele
TTL ceea ce permite integrarea unor funcii suplimentare;
- rezistena de intrare este foarte mare, curenii de intrare foarte mici (neglijabili),
ceea ce conduce la un factor de branament mult mai mare dect la TTL-uri;
- tehnologia de fabricaie este mai simpl, i astfel, CMOS-irile sunt mai ieftine;
- puterea consumat n regim static este foarte mic (neglijabil);
- tensiune de alimentare are o plaj larg (pentru seria 4000, 318 V);
- marginea de zgomot este mult mai mare dect cea a circuitelor TTL;
Dezavantajul major al seriei 4000 l constituie timpul de propagare mult mai mare
dect la TTL, dar datorit perfecionrilor tehnologice ulterioare timpul de propagare a fost
redus considerabil la seriile CMOS rapide.

Seriile CMOS utilizate n prezent sunt:
- seria 4000 (CD4xxx), aprut n 1972 care se folosete i n prezent n aplicaii industriale datorit
marginii de zgomot foarte mari. Poate fi utilizat n aplicaii n care frecvena semnalelor de la
intrri nu depete civa MHz, tensiunea de alimentare fiind V
DD
= 3 15 V, iar marginea de
zgomot depinde de tensiunea de alimentare: .Uz = 30% V
DD
;
- seriile CMOS rapide (74HCxxx, 74HCTxxx) dezvoltate dup 1980 au performane superioare
seriei 4000, prima variant fiind compatibil cu niveluri de tensiune de intrare CMOS (tensiunea de
alimentare fiind cuprins ntre 2 - 6V), iar cea de-a doua cu niveluri de tensiune de intrare TTL,
tensiunea de alimentare fiind cuprins ntre 4,5 5,5 V;
- seriile performante (74ACxxx, 74ACTxxx) au proprieti mbuntite fa de HC, prima variant
fiind compatibil cu niveluri de tensiune de intrare CMOS (tensiunea de alimentare ntre 2 - 6V),
iar cea de-a doua cu niveluri de tensiune de intrare TTL, tensiunea de alimentare fiind cuprins
ntre 4,5 5,5 V.


2.2.1. SERIA 4000 SERIA STANDARD


Seria 4000 se utilizeaz nc n aplicaii industriale datorit:
- marginii de zgomot de curent continuu de valoare ridicat (0,3V
DD
);
- plajei largi a tensiuni de alimentare (tipic 3 - 15V i maxim 18V);
- frecvenei maxime de operare de ordinul MHz.


2.2.1.1. Parametrii electrici ai circuitelor CMOS standard

Parametrii electrici reprezint valori medii determinate static, n anumite condiii de funcionare. Ei se
msoar n condiii specificate n catalog cu privire la tensiunea de alimentare V
DD
, temperatura mediului
ambiant T, factorul de branament N, valoarea capacitilor parazite C
P
, etc.
Circuite Integrate Digitale 2013/2014
35

A). Tensiunea de alimentare V
DD


Tensiunea de alimentare a circuitelor CMOS seria 4000 este cuprins ntre 3 - 15V (3 18V pentru
unele variante). Plusul tensiunii de alimentare se noteaz cu V
DD
iar masa cu V
SS
.

B). Gama temperaturilor de lucru

- 0 - 70C pentru seriile uzuale;
- 55 - 125C pentru seriile militare;

C). Niveluri logice garantate

Sunt denumite la fel ca n cazul circuitelor TTL (niveluri logice acceptate la intrrile circuitelor
min iL
U ,
max iL
U ,
min iH
U ,
max iH
U ; respectiv niveluri logice furnizate de ctre circuite la ieiri
min oL
U ,
max oL
U ,
min oH
U ,
max oH
U ;) dar depind de tensiunea de alimentare:

-
DD iL
V V = % 30 0 ;
-
DD DD iH
V V V = % 70 ;
- V V
oL
05 , 0 0 = ;
-
DD DD
V V V VoH = ) 05 , 0 ( .

De exemplu, pentru V V
DD
5 = ,
nivelurile logice sunt:

D). Marginea de zgomot de curent continuu

Marginea de zgomot de curent continuu reprezint amplitudinea maxim
pozitiv/negativ a unor semnale perturbatoare (tensiuni) induse de cmpuri
electromagnetice la intrarea unui circuit logic (aflat n stare 0 sau 1) care nu-i afecteaz
funcionarea.
Pentru V 5 V
DD
= , se obine:
V 45 1 95 4 5 3 U U U
oH iH ZH
, , ,
min min
= = = A
V 45 1 05 0 5 1 U U U
oL iL ZL
, , ,
max max
+ = = = A
Rezult o margine de zgomot de curent continuu a circuitelor CMOS de
DD
V Uz ~ A % 30 adic 1,45 V n cazul particular al alimentrii la 5V.
n practic marginea de zgomot de curent continuu este i mai mare deoarece tensiunea de prag U
th
la
care are loc comutarea ieirii dintr-o stare n alta este cuprins ntre 0,45 V
DD
i 0,55 V
DD
. Aceste valori conduc la
o margine de zgomot practic (dar negarantat de productori) de 0,45 V
DD
adic de 2,2V n cazul alimentrii
la 5V, valoarea foarte apropiat de cea ideal (2,5V).

E). Curenii de intrare maxim garantai

- curent de intrare n stare L: I
iLM
=0 (0,1 - 1A);
- curent de intrare n stare H: I
iHM
=0 (0,1 - 1A).

F). Curentul de alimentare

Curentul de alimentare n regim static este neglijabil (A) iar n regim dinamic depinde de frecvent, Cp
i V
DD
.
Circuite Integrate Digitale 2013/2014
36

G). Factorul de branament (FAN-out)

Factorul de branament reprezint numrul maxim de intrri care pot fi conectate
simultan la ieirea unei pori din aceeai serie.
Datorit valorii extrem de mici a curentului de intrare i a curentului de ieire I
0
= 3 4mA, factorului
de branament n regim static N este foarte mare.
n practic factorul de branament este limitat de valoarea Cp care se determin cu relaia:

i con 0
C C C Cp E + + =
n care C
0
reprezint capacitatea de ieire a porii (aprox 8pF), Ccon este capacitatea traseelor conductoare i
i
C E - capacitatea parazit a tuturor intrrilor porilor conectate la ieire (Ci a unei intrri este 5pF n regim
static dar crete de 5 10 n regim dinamic).
Din acest motiv, factorul de branament se limiteaz n regim dinamic la o valoare maxim de 50.

H). Puterea disipat pe o poart CMOS

Puterea consumat n regim static are valoare foarte mic
corespunztoare curentului rezidual al tranzistorului blocat (10W
pentru un circuit la care poarta este realizat dintr-un strat de Al, respectiv
de 1W pentru poart din Si).
Puterea medie disipat este specificat. pentru un semnal
dreptunghiular cu factor de umplere 50% aplicat la intrarea circuitului.
Din figur se observ c la frecvene de pn la circa 1 MHz, un
circuit CMOS disip o putere mai mic dect unul TTL LS; peste aceast
limit, mai avantajoase sunt circuitele LS.

I). Timpul de propagare

Timpul de propagare se definete similar cu cel de la circuitele
TTL. Se folosete o poart I-NU cu dou intrri, una fiind conectat la
V
DD
.
Punctele de msur sunt specificate tot la 50% din nivelul U
oH
.
n cazul seriei 4000, t
pHL
i t
pLH
sunt egali, iar
tp = 40 ... 100 ns.
Factorii care influeneaz tp sunt:
- tensiunea de alimentare V
DD
(mod pozitiv);
- sarcina capacitiv care se manifest la ieire (mod negativ).

J). Factorul de merit

Factorul de merit (un numr prin care se exprim sintetic calitile unui circuit logic
p C m
t P F = ) este dependent de frecvena de operare.
Are valori cuprinse ntre 0,1pJ n regim static i 50 pJ la 10 MHz.

2.2.1.2. Inversorul CMOS

Inversorul CMOS constituie circuitul fundamental din cadrul familiei
CMOS. El se bazeaz pe un tranzistor MOS cu canal n i unul cu canal p
(ambele cu canal indus). Deoarece n schemele circuitelor integrate CMOS,
substratul tranzistorului cu canal p se leag la cel mai pozitiv potenial din
schem (V
DD
), iar substratul tranzistorului cu canal n la cel mai negativ
potenial (V
SS
), pentru simplificarea reprezentrilor se vor utiliza simbolurile
alternative inspirate de tranzistoarele bipolare npn i pnp.
Circuite Integrate Digitale 2013/2014
37

Caracteristica de ieire I
d
= f(U
GS
) a
tranzistoarelor MOS cu canal indus
subliniaz faptul c pentru U
GS
= 0V nici
unul dintre tranzistoare nu conduce.
Conducia ncepe la depirea (n modul) a
unei tensiuni de prag Up care are o valoare
tipic de 1,5V pentru seria 4000.
Perfecionrile tehnologice constante
realizate n ultimele decenii au condus la reducerea acestei tensiuni de prag la 1,25V i
ulterior chiar sub 1V, permind astfel apariia unor serii alimentate la 3,3V (3V), apoi la 2,5V
i mai nou la 1,8V.

La dimensiuni geometrice identice cele dou tranzistoare au parametri diferii. Cele cu canal n sunt
superioare din punct de vedere al conduciei, au o tensiune de prag mai mic i o rezisten n conducie R
0N

(rezistena dintre dren i surs n conducie) mai redus i funcioneaz la frecvene mai ridicate.

Schema complet i simplificat a inversorului CMOS:










Rolul elementelor din schem:
- R1 i D1 - limiteaz tensiunea pozitiv de intrare la valoarea UiMax = V
DD
+ Ud;
- R2 i D2 (diod distribuit) protejeaz stratul de oxid al porii fa de tensiunile de intrare negative
care pot apare n regim tranzitoriu;
- T1 i T2 formeaz etajul inversor cu dou tranzistoare complementare ce funcioneaz n
contratimp;
- fiecare tranzistor e nsoit de o diod parazit intrinsec conectat n antiparalel cu tranzistorul.

Pentru a obine timpi de comutare apropiai pentru tranziiile ieirii din L n H i din H
n L, este necesar egalizarea rezistenelor dren-surs n conducie R
0N1
= R
0N2
, de aceea
dimensiunile geometrice ale celor dou tranzistoare sunt diferite:
1 2
T T
L
Z
3 2
L
Z
|
.
|

\
|
~ =
|
.
|

\
|
) (



A). Analiza funcionrii inversorului CMOS n regim static

Analiza funcionrii n regim static se face pe baza analizei grafice
prin suprapunerea caracteristicilor i
d1
= f(U
GS1
) i i
d2
= f(U
GS2
), innd cont
c U
GS1
= u
i
i U
GS2
= ui V
DD
, iar ieirea este n gol.

Dac:
- 0 < u
i
< U
P1
, T1 este blocat, iar T2 ar putea conduce
(dac ar avea pe unde);
Circuite Integrate Digitale 2013/2014
38
- U
P1
< u
i
< V
DD
U
P2
, ambele tranzistoare conduc i
curentul de conducie simultan (cu ieirea n gol)
este i
T1,T2
= min{i
D1
, i
D2
};
- V
DD
U
P2
< u
i
< V
DD
, T2 este blocat, iar T1 ar putea
s conduc (dac ar avea pe unde).

Pentru a evita regiunea de conducie simultan, V
DD
se alege astfel
nct s respecte condiia: V
DD
> U
p1
+ |U
p2
|. Deoarece tensiunea de prag la
seria 4000 este U
p1
= - U
p2
= 1,5V, rezult V
DDmin
= 3V. Dac V
DD
U
p1
+ |U
p2
|,
inversorul va prezenta o caracteristic de transfer cu histerez.

Considernd V
DD
Up1 + |Up2| se va analiza funcionarea inversorului CMOS:
Cazul 1: A = 0 logic, adic ui = U
iL
, rezult c T1 este blocat, iar T2 conduce. Tensiunea de ieire este u
0

= U
0H
= V
DD
. Ieirea Y este n 1 logic.
Cazul 2: A = 1 logic, ui = U
iH
= V
DD
, T1 conduce (u
GS1
= V
DD
), T2 este blocat (u
GS2
= ui - V
DD
= 0), de
unde rezult c uo = 0V, ieirea Y fiind n 0 logic.


B). Analiza funcionrii inversorului CMOS n regim dinamic (comutaie)

Comportarea dinamic este determinat de constantele de timp C
p
R
ON1
i C
p
R
ON2
.
- pentru tranziia ieirii din H n L, T1 intr n conducie i C
P
se va descarc pe
R
0N1
;
- pentru tranziia ieirii din L n H, T2 intr n conducie, C
P
se ncarc prin R
0N2
n
aproximativ aceeai durat.

Cp se determin cu relaia:
i con 0
C C C Cp E + + = n care C
0
reprezint capacitatea de ieire a porii,
Ccon este capacitatea traseelor conductoare i
i
C E - capacitatea parazit a tuturor intrrilor porilor conectate la
ieire.
Dei tranzistorul MOS comut mai rapid dect cel bipolar, din cauza capacitii parazite C
P
relativ mari
aferente seriei 4000, timpul de propagare tp este relativ mare.


C). Puterea consumat n regim dinamic

Puterea disipat n regim dinamic are dou componente P
d
= P
d1
+ P
d2
:
- P
d1
este puterea consumat datorit condiiei simultane a tranzistoarelor ntr-un
interval relativ scurt de timp;
- P
d2
este puterea consumat datorit ncrcrii/descrcrii repetate a capacitii
parazite Cp de la ieirea circuitului.


Puterea P
d1
se determin cu relaia:
;
, ,
} }
= =
f f
t
0
t
0
2 T 1 T DD 2 T 1 T DD 1 d
dt i fV 2 dt i V 2
T
1
P
n care: f
T
1
=

Reducerea P
d1
implic reducerea tensiunii de alimentare V
DD
i a duratei fronturilor t
f
. Pentru t
f
< 100ns,
P
d1
este neglijabil fa de P
d2
.

Circuite Integrate Digitale 2013/2014
39

Pentru determinarea puterii P
d2
, trebuie avut n vedere c n fiecare perioad, la
tranziia din L n H a ieirii, are loc ncrcarea Cp. Energia necesar ncrcrii este:

2
2
DD p
Cp
V C
W =
ncrcarea se face prin R
0N2
. Energia disipat pe aceast rezisten poate fi exprimat
prin urmtoarea integral:

2
| ] [
2
2
0
2 0
2
2 0
2 0
2
2 0
0
2 0
2
2
2
2
2 0
2 0
2 0
0
2 0
2
2 0
DD
Cp
N
R
t
N
N
DD
N
Cp
N
R
t
ON
DD
N
R
Cp
N
R
t
N
DD
Cp
N Cp
N
R
CpV
e
Cp R
R
V
dt R e
R
V
W
e
R
V
i
dt R i W
= =
=
}
=

=
}
=

Energia absorbit n fiecare perioad este:

2
DD p 2 RoN Cp din
V C W W W = + =
iar
2
DD p din 2 d
V fC fW P = = .

n foile de catalog se specific de obicei capacitatea de calcul a puterii dinamice cu ieirea n gol.
Cp se determin cu relaia:
i con 0
C C C Cp E + + = n care C
0
reprezint capacitatea de ieire a porii, Ccon
este capacitatea conexiunilor i
i
C E - capacitatea de intrare a porilor conectate la ieire.


D). Caracteristica de transfer a inversorului




Depinde de tensiune de alimentare VDD i se
reprezint pentru o anumit valoare a acesteia.




2.2.1.3. Alte circuite din seria CMOS standard

n aceste scheme nu se mai reprezint circuitele de protecie cu rezistene i diode,
deoarece ele nu au nici un rol n funcionarea normal a circuitelor.

A). Circuitul I-NU

Funcionare:
- A = 0, B = 0, T
1A
, T
1B
blocate; T
2A
, T
2B
conduc i se comport cu nite rezistene relativ mici
(zeci, sute O) astfel nct V
DD
este transmis la ieire;
- A = 0(1) i B = 1(0) T
1A
(T
1B
) blocat i T
1B
(T
1A
) ar putea conduce. Unul din tranzistoarele T
2A
,
sau T
2B
conduce la ieire apare V
DD
Y=1;
- A = 1, B = 1: T
2A
, T
2B
blocate dar T
1A
, T
1B
conduc i conecteaz ieirea la mas Y=0.
Circuite Integrate Digitale 2013/2014
40








B). Circuitul SAU-NU

Carte pag 71-72


2.2.1.4. Reguli de utilizare ale circuitelor logice din familia CMOS

1) Nici o intrare a unui circuit logic CMOS nu se las n gol; ea se conecteaz la un
potenial bine stabilit (0 sau 1 n funcie de tipul circuitului):
- intrrile nefolosite ale porilor I/I-NU, se conecteaz direct la V
DD
;
- intrrile nefolosite ale porilor SAU/SAU-NU, se conecteaz direct la mas
- intrrile nefolosite se pot lega i mpreun cu alte intrri folosite, cu dezavantajul legat de
multiplicarea capacitii de intrare Ci (crete proporional i curentul de intrare, dar rmne la o
valoare neglijabil).

=
=
i iA
i iA
C 3 C
i 3 i


2). Intrrile porilor nefolosite pot fi conectate direct la mas sau la V
DD
, puterea
consumat fiind n ambele situaii neglijabil.

3). Ieirile a dou sau mai multe circuite logice CMOS
nu sunt interconectabile cu excepia situaiei n care se
urmrete creterea capabilitii de curent a ieirii. n acest caz
se leag n paralel att intrrile ct i ieirile unor pori din
aceeai capsul.

4). Niciodat ieirile circuitelor logice nu se conecteaz direct la mas sau VDD.

5). Cerinele de decuplare ale circuitelor CMOS sunt mult diminuate fa de TTL-uri
datorit consumului de curent mai redus. Sunt suficiente:
- un condensator electrolitic de 10 - 100 F pentru ntreaga plac;
- cte un condensator de 100 nF la fiecare rnd de 10 15 circuite CMOS.

6. Dac se interconecteaz dou sau mai multe plci echipate cu circuite CMOS care
sunt alimentate de la surse diferite i comandate de la un generator de impulsuri, este necesar
respectarea unei anumite succesiuni n conectarea (i deconectarea) surselor de alimentare i a
generatorului de impulsuri.





Circuite Integrate Digitale 2013/2014
41

La conectare ordinea este: V
DD2
V
DD1
GI. La deconectare ordinea este invers: GI V
DD1
V
DD2
.

Dac VDD2 este deconectat atunci tensiunea pe Cf este nul. Prin conectarea lui VDD1 (VDD2
rmne neconectat), atunci Cf ajunge n starea H (prin R
ON2
de pe placa C1 R D1). Curentul care determin
aceast ncrcare este limitat doar de R
0N2
i R i el duce la distrugerea termic a diodei D1.
Acelai lucru se ntmpl dac apar impulsuri la intrarea plcii 2 prin conectarea generatorului de
impulsuri nainte de VDD1.

7). Exist cerine speciale referitor la manipularea i stocarea acestor circuite derivate
din dorina de a minimiza efectele descrcrilor electrostatice (carte pag.74).


2.2.2. POARTA DE TRANSMISIE CMOS


Poarta de transmisie (poarta de transfer) este un circuit specific
tehnologiei CMOS. Rolul acestei pori este de ntreruptor (comandat
digital) att pentru semnale analogice ct i pentru semnale numerice.
Dac intrarea de control (E) este n 1 logic, ntreruptorul este nchis.
Dac E = 0, atunci ntreruptorul este deschis.

Rezistena ntreruptorului este:
- R
ON
ohmi de sute zeci dac este nchis;
- R
OFF
megaohmi de zeci dac este deschis.

Pentru o funcionare corect este necesar ca rezistena de sarcin conectat la ieire s
fie mult mai mic dect R
OFF
i mult mai mare dect R
ON
: R
ON
<< R
S
<< R
0FF
.



Particulariti constructive:
- T
1
cu canal n, are substratul conectat la mas;
- T
2
cu canal p, are substratul conectat la V
DD
;
- circuitul se realizeaz simetric, ceea ce d
posibilitatea permutabilitii intrrii cu ieirea


2.2.2.1. Funcionarea porii de transmisie n cazul alimentarii asimetrice

Analiza funcionrii se face considernd tensiunea de intrare u
i
variabil i intrarea de control (E) lund
cele dou valori logice posibile.

a). E = 1, = E 0. Tensiunile gril-surs ale celor dou tranzistoare sunt:
- U
GS1
= V
DD
u
i
;
- U
GS2
= Vss u
i
= - u
i
.

- T
1
conduce pentru valori
negative ale u
i


i pentru u
i
<
V
DD
U
P1
;
- T
2
conduce pentru u
i
> U
P2
;

i
d1
i
d
i
d2
u
i
U
d
i
i =
i
d1+
Up1
U
p2
i
d2
E=1
u
0
u
i
R
1
A B
E
E
T
2
T
1
u
g
s
2
u
g
s
1
p
n
i
i
Circuite Integrate Digitale 2013/2014
42
- pentru |V
P2
| < ui < V
DD
V
P1
conduc ambele tranzistoare; curentul are valoarea:
2 1 d d i
i i i + = .

b). E = 0, = E 1. Tensiunile gril-surs ale celor dou tranzistoare sunt:
- U
GS1
= u
i
;
- U
GS2
= V
DD
u
i
.

- T
1
conduce pentru u
i
< -V
P1
;
- T
2
conduce pentru u
i
> V
DD
+ |V
P2
|

- ambele tranzistoare sunt blocate pentru:
V
P1
< u
i
< V
DD
+ |V
P2
|

n concluzie:
- pentru o alimentare nesimetric, dac intrarea de control este E = 1, prin poarta
de transfer se poate transmite orice semnal (numeric sau analogic) avnd
amplitudinea cuprins ntre V
p1
i V
DD
+ |V
P2
|;
- pentru a putea transmite printr-o poart de transfer alimentat nesimetric un
semnal analogic alternativ cu o variaie simetric, acestuia i trebuie adugat o
component continu Uio;
- n cazul unei alimentri simetrice a porii de transfer (Vss = -V
DD
), dac intrarea
de control este E = 1, prin poarta de transfer se poate transmite orice semnal
(numeric, analogic) avnd amplitudinea cuprins ntre V
p1
V
DD
i V
DD
+ |V
P2
|.
Circuitul integrat 74HC4016 este format din
patru pori de transmisie. Dac tensiunea de alimentare
este V
DD
= 5 V i V
SS
= 0 V, circuitul poate multiplexa
tensiuni analogice cuprinse ntre 0,5V i V
DD
0,5 V,
adic ntre 0,5 i 4,5V, n condiiile n care comanda se
realizeaz la niveluri de tensiune CMOS.
Pentru a putea multiplexa tensiuni alternative, circuitul trebuie alimentat la V
DD
= 5V
i V
SS
= - 5V, ceea ce nu reprezint o problem deosebit. Mai complicat este ns este
comanda intrrii de control E, care n acest caz este 1 logic pentru 5V i 0 logic pentru
5V, fiind necesar o translatare a nivelului de tensiune continu. Acest lucru se poate face
prin utilizarea:
- unui circuit integrat CMOS care realizeaz aceast deplasare de nivel
(74HC4054);
- unui circuit integrat de tip 74HC4316 care nglobeaz
i etajul de deplasare de nivel de tensiune (mai
eficient).


2.2.2.2. Aplicaii ale porii de transmisie


1. Multiplexor cu dou intrri (74HC4053)

Format din dou pori de transmisie comandate cu semnale de control
complementare.
Dac E = 1, intrarea X este conectat la ieirea Z;
Dac E = 0, intrarea Y este conectat la ieirea Z;

i
d1 i
d2
i
d
u
d
Up1
U
d Up2
E=0
-
U
i0
X
Z
E
Y
Circuite Integrate Digitale 2013/2014
43
2. Demultiplexor analogic cu dou ieiri (alimentare nesimetric)












3. Demultiplexor analogic cu dou ieiri (alimentare simetric)










4. Amplificator cu ctig controlat digital (carte pg 83)
5. Poarta SAU-EXCLUSIV realizat cu pori de transmisie (carte pg 83-84)


2.2.3. CIRCUITE CU TREI STRI DIN FAMILIA CMOS


Circuitele cu trei stri din familia CMOS se pot realiza n urmtoarele variante de
implementare:
- cu tranzistoare de izolare pentru trecerea n starea de impedan ridicat;
- folosind o poart de transmisie ntre ieire i sarcin;
- folosind un inversor CMOS i circuite logice suplimentare pentru asigurarea
blocrii ambelor tranzistoare din etajul de ieire;

1. Cu tranzistoare de izolare pentru trecerea n
starea de impedan ridicat:
Dac EN = 0: T
iz2
i T
iz1
conduc iar inversorul este n
starea N (normal) de funcionare:
A = 0 Y = 1
A = 1 Y = 0
Dac EN = 1: T
iz2
i T
iz1
sunt blocate iar circuitul se afl
n starea de nalt impedan Z.

Dezavantaj: n starea normal de funcionare, rezistenelor
R
ON1
sau R
ON2
li se adaug R
ONiz
a tranzistoarelor de izolaie.
Capacitatea parazit nu se mai ncarc numai prin rezistena R
0N
ci
prin R
0N
+R
0Niz
. Durata tranziiei, a ncrcrii i descrcrii Cp crete
Circuite Integrate Digitale 2013/2014
44
datorit constantei de timp (R
0N2
+R
0Niz2
)C
P
. Astfel frecvena maxim
de operare scade iar aria de Si ocupat mai mare.

Tem: S se deseneze schema unui inversor cu trei stri cu intrare de validare activ pe 1.

2. Conectarea unei pori de transmisie la ieirea unui inversor standard


Dac: EN = 1 A Y = ;
EN = 0 Y Z



3. Utilizarea unui circuit logic suplimentar pentru blocarea ambelor tranzistoare de la
ieire pentru obinerea strii Z.

Pentru EN = 1 P1 i P2 funcioneaz ca buffere;
Dac A = 1 T1 conduce i T2 blocat Y = 0.
Dac A = 0 T2 conduce i T1 blocat Y = 1.

Pentru EN = 0: poarta P1 are ieirea n permanen pe
1, iar P2 pe 0, indiferent de valoarea lui A.
Astfel, T2 si T1 sunt blocate i Y = Z.

Tem: S se deseneze schema unui buffer cu trei stri cu intrare de validare activ pe 1.

Se fabric circuite cu 3 stri pentru toate seriile CMOS. De cele mai multe ori
circuitele cu 3 stri sunt inversoare, neinversoare, mai rar I-NU sau SAU-NU.


2.2.4. CIRCUITE TRIGGER SCHMITT DIN FAMILIA CMOS



Funcionare identic cu cea a circuitelor TTL
cu histerez.
Caracteristica de transfer a unui inversor CMOS
alimentat la V
DD
= 5V:



Pentru circuitele CMOS alimentate la V
DD
= 5V, valoarea tensiunilor de prag este:
U
PJos
= 2,1V i U
PSus
= 2,9V iar histereza de 0,8V.

Sfera aplicaiilor identic cu cea prezentat la circuitele TTL.


2.2.5. CIRCUITE CU DRENA N GOL DIN FAMILIA CMOS


Sunt pori similare cu porile cu colector n gol din familia TTL. Ele nu conin
tranzistoarele cu canal p din structurile de la ieirile circuitelor CMOS.
Circuite Integrate Digitale 2013/2014
45










O ieire cu drena n gol necesit un rezistor pull-up (de forare n stare H) extern
pentru a asigura nivelul H. Valoarea acestei rezistene trebuie s fie ct mai mic posibil
pentru a asigura cea mai mare vitez de comutare. Valoarea sa nu poate fi aleas arbitrar,
valoarea sa minim depinde de curentul maxim absorbit de ieirea cu dren n gol. Pentru
seria HC, I
OLmax
= 4mA, astfel nct O = = K 25 1 mA 4 V 5 R ,
min
.
Aceast valoare este mult mai mare dect Ron a tranzistorului cu canal p dintr-o poart
standard, ceea ce face ca tranziiile ieirii din L n H s fie mai lente i frecvena de operare
mai mic.
Aplicaii ale circuitelor cu drena n gol:
- comanda LED-urilor i a altor dispozitive;
- realizarea circuitelor logice cablate;
- comanda magistralelor cu mai multe surse.


2.2.6. ALTE SERII DIN FAMILIA CMOS


Sunt realizate cu diferene mici privind schema dar fabricate ntr-o tehnologie nou
care a permis reducerea dimensiunilor componentelor i a Cp conducnd la obinerea unor
performane superioare.

2.2.6.1. Seria CMOS rapid 74HCxxx, 74HCTxxx

Reprezint o singur serie, cu dou variante, HC se alimenteaz de la 26V, iar HCT
de la 4,5 la 5,5V. Au frecvene de operare mai mari i pot furniza/absorbi cureni de ieire mai
mari dect circuitele din seria 4000.

Varianta HC a fost realizat n vederea utilizrii optime n sisteme realizate numai cu
circuite CMOS. Reducerea tensiunii de alimentare a contribuit la creterea frecvenei de
utilizare (timpul de propagare este mai mic deoarece Cp trebuie ncrcat la o tensiune mai
mic) i la diminuarea puterii disipate. Un circuit HC alimentat la 5V poate comanda circuite
TTL dac I
OM
este suficient de mare (depinde de numrul intrrilor comandate), dar nici un
circuit din familia TTL nu poate comanda un circuit HC deoarece V
0HTTL
nu este suficient de
ridicat (sunt necesari minim 3,5V).

Varianta HCT poate comanda direct circuite TTL i datorit nivelurilor de tensiune
de intrare TTL, orice circuit TTL poate comanda un circuit HCT. Aceast compatibilitate se
asigur prin reducerea pragurilor de deschidere a celor dou tranzistoare complementare de la
intrare prin modificarea dimensiunilor canalelor tranzistoarelor. Curentul de ieire al variantei
HCT este de obicei mai mare dect la HC.
A
Y
V
DD

R
A
Y
V
DD
R
B
A
Y
V
DD

R
B
Circuite Integrate Digitale 2013/2014
46
Parametrii ambelor variante: Caracteristica de transfer:

- t
p
= 9ns;
- I
OL,H, max
= 4mA (HC);
- I
OL,H, max
= 6mA (HCT);
- P
d
= 2,55W/inversor



2.2.6.2. Seriile CMOS performante 74ACxxx, 74ACTxxx (Advanced)
respectiv 74VHCxxx 74VHCTxxx (Very)


Seriile 74ACxxx i 74ACTxxx produse de firmele Texas Instruments i Philips sunt
compatibile (au caracteristici similare dar nu sunt identice) cu seriile 74VHCxxx i
74VHCTxxx produse de firmele Motorola i Toshiba.
Produse la nceputul anilor 90 sunt cele mai recente i cele mai utilizate circuite
CMOS la ora actual. Ele lucreaz la frecvene aproape duble fa de seriile HC/HCT i
furnizeaz/absorb un curent de ieire mult mai mare.
ntre AC (VHC) i ACT (VHCT) exist aceleai deosebiri ca ntre HC i HCT.
Parametrii: t
p
= 3-4ns;
I
OL,H, max
= 24mA;
P
d
= 5W/inversor


2.2.6.3. Seria FCT i FCT-T (74FCTxxx, 74FCTxxxT)
Fast CMOS, compatibil TTL (with TTL V
oH
)


Realizat tot la nceputul anilor 90 are avantajul egalrii i chiar a depirii vitezei
celor mai performante circuite TTL, concomitent cu reducerea puterii disipate i meninerea
unei compatibiliti totale cu circuitele TTL.
Seria FCT are dezavantajul unei tensiuni de ieire n stare H la nivelul CMOS maxim
(5V) ceea ce conduce la un consum mare de putere.
Seria FCT-T are tensiunea de ieire n stare H sczut (valoare tipic 3,3V, valoare
minim 2,4V) ceea ce asigur un consum de putere redus.
Seria FCT/FCT-T este utilizat n prezent (foarte des) pentru comanda magistralelor i
a altor sarcini care absorb/debiteaz cureni mari (I
OL max
= 64mA, I
OH max
= 15mA).


2.3. FAMILIA BiCMOS


Este o combinaie ntre tehnologia cu tranzistoare bipolare i tranzistoare MOS. Se
folosesc n aplicaii n care circuitele logice trebuie s furnizeze la ieire cureni mari la o
rezisten de ieire ct mai mic adic pentru comanda magistralelor din circuitele integrate
pe scara larg i foarte larg.
Ele combin puterea disipat redus n regim static de circuitele CMOS cu viteza mare
de comutare (rezisten de ieire sczut) cu capabilitatea de curent sporit a etajelor de ieire
cu tranzistoare bipolare Schottky.
Circuite Integrate Digitale 2013/2014
47
Astfel, seria BiCMOS are circuitul de intrare realizat cu tranzistoare CMOS iar etajul
de ieire cu tranzistoare Schottky.

Dac se compar un inversor TTL cu unul BiCMOS se constat:









- att pentru Y = 0 ct i pentru Y = 1 se elimin puterea disipat pe R;
- densitatea de integrare este cuprins ntre cea a circuitelor TTL i cea a circuitelor CMOS (2, 3-ori
mai mare dect la TTL);
- dac intrrile sunt pe 1, consumul celor dou circuite n regim static nu difer prea mult;
- dac intrrile sunt pe 0, datorit curentului de intrare n stare L, puterea consumat de inversorul
BiCMOS este mult mai mic.

Se fabric i seria ABT (Advanced BiCMOS Tehnology) care este destinat tot pentru
comanda magistralelor.


2.4. FAMILIA LOW VOLTAGE LV (de tensiune redus)


S-au produs n anii 90 n scopul reducerii puterii absorbite n regim dinamic, mai ales
pentru echipamentele portabile. Puterea disipat se determin cu relaia
2
DD
fCpV Pd = .
Tensiunea de alimentare este V
DD
= 2,7 3,6V, tipic V
DD
= 3,3V.
Dac tensiunea de alimentare scade, atunci scad nivelurile logice, crete rezistena R
0N

a tranzistorului n conducie. Pentru a compensa creterea rezistenei R
0N
se reduc tensiunile
de prag ale tranzistoarelor MOS folosite.
Se fabric urmtoarele serii:
- LV (Low Voltage 74LVxxx), fabricat n tehnologie CMOS:
- tp = 9ns
- IoM = 8mA.
- LVC, fabricat n tehnologie CMOS performant:
- tp = 4ns
- IoM = 24mA.
- LVT, fabricat n tehnologie BiCMOS:
- tp = 2,4ns
- IoM = 32mA.


2.5. INTERFEE DINTRE FAMILIILE TTL I CMOS


Proiectanii de sisteme cu circuite integrate digitale i aleg pentru realizarea
sistemului o anumit familie de circuite integrate pe baza unor considerente generale legate de
vitez, putere i pre. Totui n unele situaii se impune utilizarea unor circuite integrate
2 inversoare
CMOS
Circuite Integrate Digitale 2013/2014
48
aparinnd altor familii fie din cauza faptului c sunt singurele disponibile, fie datorit unor
cerine speciale (nu toate componentele din seria 74LS se produc i n seria 74HCT i invers).
La realizarea unei interfee TTL/CMOS (sau oricare alta) trebuie luai n considerare
urmtorii factori:
- marginea de zgomot de curent continuu (nivelurile logice acceptate de intrri,
respectiv furnizate de ieiri);
- HC sau HCT (alimentate la 5V) comand direct un TTL;
- TTL comand direct HCT, VHCT, AHCT sau FCT;
- TTL nu poate comanda direct HC, VHC i AC deoarece n stare H
tensiunea de ieire furnizat de TTL poate fi V
oHmin
= 2,4V iar CMOS-urile
au nevoie de V
iHmin
= 3,5V.
- fan-outul trebuie inut cont de suma curenilor de intrare necesari circuitelor
comandate i comparat cu capabilitatea de curent a ieirii;
- dac TTL comand un CMOS, fan-outul nu constituie o problem deoarece
intrrile CMOS necesit un curent de intrare neglijabil;
- intrrile TTL, n special n stare L, necesit un curent semnificativ n
comparaie cu posibilitile ieirilor HC sau HCT; o ieire HC sau HCT
poate comanda 10 intrri TTLLS i numai 2 S-TTL.
- sarcina capacitiv care se manifest la ieirea circuitelor mrete timpul de
propagare (cu 1ns la fiecare 5pF de sarcin pentru HC i HCT, 0,1ns la fiecare 5pF
pentru FCT) i puterea disipat n comutaie (
2
DD p
V fC ); la TTL putere disipat
este mai mic deoarece excursia de tensiune ntre nivelurile TTL H i L este mai
mic.

O prezentare foarte sugestiv a nivelurilor logice a familiilor TTL, CMOS i LV este
prezentat n figura urmtoare:















Exemplu de interfa TTL - CMOS


Dimensionarea rezistenei R se face pentru
a obine:
- un timp de tranziie minim;
- putere disip minim pe R.
(Cartea de probleme 3.11/pag59)

V
DD
= 5 - 6V
Vi
1
Cp
R
74LS01
74HC00
Circuite Integrate Digitale 2013/2014
49


2.6. EVOLUIA CIRCUITE INTEGRATE DIGITALE


Firma Texas Instruments prezint n Logic Selection Guide poziia principalelor serii
de circuite integrate digitale pe curba de via. Primul grafic este realizat n anul 2000 iar al
doilea n anul 2007.




























Se remarc urmtoarele:
- n anul 2000:
- ncepuse declinul circuitelor TTL dar seriile F i ALS erau la maturitate;
- circuitele CMOS HC erau la deplina maturitate iar AHC de abia erau
introduse;
- BiCMOS-urile erau n faza de cretere accentuat, BCT atingnd deja
maturitatea;
- ncepuse dezvoltarea seriilor de circuite digitale de tensiune redus LV,
LVC;
- n anul 2007:
- toate TTL-urile sunt n declin!!!
- circuitele CMOS domin (chiar dac seriile CD4000 i HC au intrat n
declin) i AHC ajunge la maturitate;
- BiCMOS-urile ncep declinul (BCT);
Circuite Integrate Digitale 2013/2014
50
- seriile de circuite digitale de tensiune redus LV, LVC, LVT, ALVT sunt la
maturitate;
- ncepe dezvoltarea unor noi serii de circuite CMOS.

O caracterizare a principalelor serii de circuite integrate digitale prin prisma curentului
de ieire (I
OL
) i a timpului de propagare este prezentat n diagrama de mai jos.















Se remarc seria HC/HCT ca fiind cea mai lent, seriile CBT i CBTLV ca cele mai
rapide respectiv ALVT, LVT, ABT, BCT i F cele cu capabilitatea de curent cea mai mare.