UNIVERSIDAD CATLICA BOLIVIANA

SAN PABLO
LA PAZ - BOLIVIA

CARRERA : INGENIERIA DE TELECOMUNICACIONES

ALUMNOS: MAURICIO HURTADO CASTRO

MIRKO MARISCAL SALAS
MARIO SUREZ Y SUREZ
DOCENTE: ING. JOS CAMPERO BUSTILLOS
MATERIA: SISTEMAS DE TELECOMUNICACIONES I
PARALELO: 1
FECHA DE ENTREGA: 14 DE MARZO DE 2013

Codificador HDB3
1. Introduccin

La transmisin de seales en forma digital, presenta ventajas indiscutibles sobre los

sistemas de transmisin convencionales, en los cuales, la seal que se transmite es de
tipo analgico.
En efecto, la amplitud de una seal analgica, vara en forma continua en el tiempo, y
por lo tanto, es susceptible a cualquier perturbacin que se superponga a ella, mientras
que la seal digital vara entre dos amplitudes fijas y definidas en el tiempo, por lo que
en recepcin, es suficiente reconocer, de cual de ellas se trata, y por lo tanto, es menos
sensible a los ruidos que se puedan superponer a ella durante la transmisin. El inters
que despiertan los sistemas de transmisin digital ha ido aumentando, gracias al grado
de integracin de los circuitos lgicos y al advenimiento de la fibra ptica como medio
de transmisin.
HDB3
HDB3 (High Density Bipolar
of
order 3 code)
es
un cdigo
binario de telecomunicaciones principalmente usado en Japn, Europa y Australia y
est basado en el cdigo AMI, usando una de sus caractersticas principales que es
invertir la polaridad de los unos para eliminar la componente continua.
Consiste en sustituir secuencias de bits que provocan niveles de tensin constantes por
otras que garantizan la anulacin de la componente continua y la sincronizacin del
receptor. La longitud de la secuencia queda inalterada, por lo que la velocidad de
transmisin de datos es la misma; adems el receptor debe ser capaz de reconocer estas
secuencias de datos especiales.
El cdigo HDB3 cumple las propiedades que debe reunir un cdigo de lnea para
codificar seales en banda base:
El espectro de frecuencias carece de componente continua y su ancho de banda esta
optimizado.

El sincronismo de bit se garantiza con la alternancia de polaridad de los unos, e

insertando impulsos de sincronizacin en las secuencias de ceros.
Los cdigos HDBN (High Density Bipolar) limitan el nmero de ceros consecutivos
que se pueden transmitir.
-HDB3 no admite ms de 3 ceros consecutivos. Coloca un impulso (positivo o
negativo) en el lugar del 4 cero.
- El receptor tiene que interpretar este impulso como un cero. Para ello es preciso
diferenciarlo de los impulsos normales que representan a los unos.
- El impulso del 4 cero se genera y transmite con la misma polaridad que la del
impulso precedente. Se denomina por ello V impulso de violacin de polaridad (el
receptor reconoce esta violacin porque detecta 2 impulsos seguidos con la misma
polaridad).
- Para mantener la componente de corriente continua con valor nulo, se han de
transmitir alternativamente tantas violaciones positivas como negativas.
- Para mantener siempre alternada la polaridad de las violaciones V, es necesario en
algunos casos insertar un impulso B de relleno (cuando la polaridad del impulso que
precede a la violacin V, no permite conseguir dicha alternancia).
Si no se insertaran los impulsos B, las violaciones de polaridad V del 4 cero seran
obligatoriamente del mismo signo.
En HDB3 se denomina impulso a los estados elctricos positivos o negativos, distintos
de cero. Cuando aparecen ms de tres ceros consecutivos estos se agrupan de 4 en 4,
y se sustituye cada grupo de 0000 por una de las secuencias siguientes de
impulsos: B00V 000V.
-B indica un impulso con distinto signo que el impulso anterior. Por tanto, B mantiene
la ley de alternancia de impulsos, o ley de polaridad, con el resto de los impulsos
transmitidos.
-V indica un impulso del mismo signo que el impulso que le precede, violando por
tanto la ley de bipolaridad.
El grupo 0000 se sustituye por B00V cuando es par el nmero de impulsos entre la
violacin V anterior y la que se va a introducir. El grupo 0000 se sustituye por 000V
cuando es impar el nmero de impulsos entre la violacin V anterior y la que se va a
introducir.
Deteccion de errores
La deteccin elemental de los errores de transmisin tpicos del ruido, se realiza
simplemente comprobando que los impulsos recibidos por el receptor cumplen las
reglas de polaridad establecidas por la codificacin HDB3. La figura muestra las
consecuencias de dos errores diferentes. La prdida de un impulso se detecta porque

aparecen 4 ceros consecutivos que no permite el HDB3, y tambin la insercin de un

uno, porque la dos violaciones positivas quedan con la misma polaridad.
Sin embargo en la figura siguiente se puede ver que hay errores que no se detectan y
que incluso se propagan generando an ms errores.
2. Objetivos
El objetivo de esta prctica es el de disear un codificador del tipo HDB-3, (inversin
alternada de marca, con proteccin de tres ceros). Esta codificacin es til en la
transmisin digital por cable de acuerdo al marco terico explicado mas arriba. Para
cumplir el objetivo anterior, ser necesario, realizar un diseo modular que convierta
una entrada simulada de seal digital en el cdigo deseado.
3. Diseo de las diferentes etapas del circuito
En este punto se presenta el esquema completo del codificador HDB3(figura 1)
realizado en Electronics Workbench. Para explicarlo por completo, lo dividiremos en sus
partes esenciales y explicaremos cada una por separado

FIGURA 1

4. Diagrama del circuito con una explicacin de su funcionamiento

A continuacin se muestra el registro de corrimiento inicial del circuito (figura2) donde se
los bits entran por la izquierda y tiene capacidad para 4 bits. El ltimo bit que sale por la
derecha es considerado el bit de salida del sistema. El resto de las variables del circuito
(violacin, valido y voltaje), le indican a este bit cuales van a ser sus caractersticas. Es
decir, si violacin esta en uno, quiere decir que ese bit de salida debe ser visto como una
violacin y por lo tanto ser sustituido por un bit positivo o negativo, dependiendo de cmo
este la variable voltaje.

Figura 2

Este circuito es el contador de ceros del sistema, cuando cuenta 4 ceros se activa el
bombillo de violacin. Uno de los puntos importantes es que si el sistema cuenta 4
ceros, se enciendo el bombillo de violacin como debe pasar, pero si luego de esa
cadena de cuatro ceros, viene de nuevo un cero, el contador debe empezar a contar
desde 1 y no desde cero. RO1 y RO2 resentean el contador cuando ambos estn en 1,
por esto es que despus del bombillo de violacin hay un OR, por que este va a lanzar
un 1 a una de las entradas del AND cuando encuentre una violacin (violacin = 1), o
cuando detecte otro 1 en la lnea (que es la otra entrada del OR que esta conectada mas
arriba con la entrada de datos), ya que la cuenta de ceros debe empezar de cero otra vez
si se encuentra un 1 en la lnea. La salida de ese OR va a una de las patas de la
compuerta AND y la otra va a la lnea del clock que no se ve en el dibujo. La entrada
CKB es la entrada de los datos en el integrado, una de las entradas del AND es la
entrada de datos del sistema y la otra al clock, el integrado cuenta cuando detecta la
transicin de 1 a 0 en la lnea CKB, y como el otro AND resetea a el contador en la
transicin 0 a 1 puede cumplirse el objetivo de que luego de que resetea a el contador,
empiece a contar desde 1 de nuevo.

Figura 3
Este es el circuito contador de 1s (algunas lneas fueron quitadas para solo mostrar lo
que lo afecta directamente), de nuevo CKB es la entrada de el sistema, ese AND esta
conectado a la entrada de datos y al clock. Este contador existe para indicar si en el
momento en que se detecto una violacin, el bit de salida debe ser tomado como un
valido o no (es decir, verifica si los 1 antes de la ultima violacin fueron pares o
impares). Como puede verse, este contador debe resetearse cada vez que haya una
violacin y debe empezar a contar unos de nuevo, por eso RO1 y RO2 estn conectados
a esa compuerta AND que esta conectada al bombillo de violacin y a el clock. En
binario, los nmeros pares terminan en cero y los impares en 1, como 2 y 4 que son 10
y 100 o 3 y 5 que son 11 y 101 .
Como el bombillo valido solo debe prenderse cuando al bit de salida debe cambirsele
por un pulso valido, y no debe encenderse en el resto de los casos, se toma en cuenta
solo el bit menos significativo conectndose con un NOT que arroja 1 cuando el ltimo
bit es cero (nmeros pares). Entonces, si se detecta una violacin (violacin = 1) y la
cantidad de 1s anteriores es par (el NOT arroja 1), va a encenderse el bombillo de
valido, indicando que en la salida del sistema debe colocarse un pulso valido. La
presencia de esa compuerta OR antes del bombillo de valido, solo se coloco para que el
bombillo de valido permaneciera en 1 durante un ciclo completo de reloj ya que estaba
cambiando de estado a mitad de ciclo y causaba que los pulsos de la seal HDB3 no
fueran del mismo grosor, la otra entrada de la compuerta OR esta conectada a un
circuito que explicaremos mas adelante.

Figura 4
Este circuito es el indicador del voltaje que debe colocrsele al pulso que este en ese
momento en la salida. En este circuito, si Voltaje = 1, el seal de salida debe tener
voltaje positivo, si voltaje = 0, debe ser negativo. En esencia, este circuito no es mas
que otro contador de 1s, haciendo que cada vez que se detecte un 1 en CKB, Voltaje
cambie de estado. A la seal de salida, se le va aplicar el voltaje que indique el bombillo
Voltaje, y luego este cambiara de estado para indicar cual es el voltaje que debe tener la
siguiente salida. Por ejemplo si la salida del sistema es un 1 y voltaje = 0, saldr un
pulso negativo y voltaje cambiara a 1, indicndolo al prximo 1 que aparezca en la
salida que debe ser positivo ya que voltaje = 1. Ahora bien, existen tres maneras de que
el bombillo violacin cambie de estado:
-

La primera es cuando detecta un 1 en la lnea, esto lo hace con el AND de

mas a la izquierda, que esta conectado a la entrada de datos y al clock.

El otro caso en el que debe cambiarse es cuando se detecta una violacin del
tipo 000+ o 000-. En estos casos, el pulso de violacin debe tener la misma
polaridad que la del 1 anterior (cantidad de 1s impares desde la ultima
violacin). En este caso, cuando pasa un 1 por la lnea, voltaje cambia de
estado, pero si luego, se detecta la violacin, este bombillo de violacin se
pone a 1. Ejemplo, supngase la secuencia 10000 entrando por la lnea, de
primero entra el 1, y luego el resto de los ceros, cuando el 1 sale por
completo del sistema, a este se le aplica el voltaje presente en el bombillo de
voltaje y lo cambia, cuando el cero que le sigue sale del sistema, se detecta
violacin (porque ya todos los ceros entraron en los flip flops, y ya se

contaron 4 ceros), se enciende el bombillo de violacin, y se vuelve a

cambiar el bombillo de voltaje, aplicndosele a la violacin que viene 4
ciclos despus despus, el mismo voltaje que tuvo el uno que ya 9ali.
-

El otro caso, es cuando la violacin se hace realmente efectiva (4 ciclos

despus de que fue detectada), el bombillo de voltaje se vuelve a cambiar, ya
que, luego de una violacin, siempre lo que viene debe tener el signo
contrario.

Figura 5
Esta seccin del circuito es una de las ms importantes en el codificador. Como se dijo
anteriormente, las violaciones, una vez que se detectan, se hacen efectivas en realidad 4
ciclos despus, esto se debe a la manera como el codificador trabaja, los ceros van
entrando por la entrada del sistema a la izquierda y los va contando, cuando por fin se
llenan los flip flops con ceros, el cero que esta a la salida (mas a la derecha), es en
realidad, el primer cero que se cont, y puede salir del sistema o como un cero (si la
cantidad de 1s anteriores era impar) o bien como un pulso valido (si eran pares los 1s),
pero en realidad no es la violacin. La violacin debe aplicrsele en realidad al ultimo
cero que se cont en la cadena de slip flops, es por esto, que cuando se detecta una
violacin, se debe hacer realmente efectiva 4 ciclos del reloj despus, es decir, en el 4
cero o bien el ultimo en contarse.
El bombillo violacin de la izquierda, detecta la violacin y se la pasa por as decirlo, a
la cadena de 4 flip flops ordenados ascendentemente que se ve en el dibujo, para que
as, el bombillo violacin de la derecha se encienda 4 pulsos luego de que se prendi el
de la izquierda, o bien, 4 despus de que se detecto la violacin.

El bombillo violacin de la izquierda es el que hace cambiar el bombillo voltaje en el

segundo caso explicado arriba, y el de la derecha es el que lo hace cambiar en el tercer
caso.
Figura 6
Este circuito se ubica en la parte inferior de todo el circuito, por debajo de la cadena
vertical de flip flops.
La salida del AND va conectada al OR que esta conectado al bombillo valido.
Como se haba dicho anteriormente, el bombillo de valido estaba cambiando a mitad del
ciclo del reloj, lo que ocasionaba una salida del codificador alterada, con pulsos de
diferente grosor. El negador esta conectado al clock y a un comparador de histresis y la
D del flip flor esta conectada al contador de 1s. En realidad este circuito se hizo
observando cuales variables estaban encendidas durante el medio ciclo despus de que
el bombillo violacin se haba apagado, para poder mantenerlo encendido otro medio
ciclo ms.

Figura
Figura # 7
En la figura # 7 se muestra el grafico que se logra gracias a la tabla # 1. Esta es la lgica
final del programa que viene deba por la siguiente tabla de la verdad:
Teniendo en cuenta de que si S0 = 1 y S1 = 0, el pulso de salida es positivo (+), si S0-S1 =
01 el pulso es negativo, si ambos estn en cero, la salida es cero.
Por ejemplo, en el primer caso donde todas las variables son cero. Si la salida es cero, y el
sistema me indica que a ese cero no le debe aplicar ni un valido ni una violacin porque
ambos estn en cero, entonces la salida del sistema es un cero (00), independientemente de
que el voltaje este en cero o uno, en el caso 0001, la salida del sistema de flip flops es 1 y el
voltaje es cero, indicando que debera ser negativo, por lo que el sistema arroja a la salida
01 que es negativo. Hay muchos casos xo dont care, por ejemplo en 0101, ya que, la
salida del sistema es 1 pero me indica que hay un valido, pero esto no puede pasar, ya que
no le puedo aplicar un pulso de valido a una salida de 1, ya que esto en realidad no sucede
en el circuito, igual para 1011 ya que me indica que la salida es un 1 pero que hay
violacin, cosa que no puede pasar. Tambin pasa que tanto valido como violacin estn en
uno, cosa que no puede pasar en el circuito, ya que ambas no pueden estar en 1 al mismo
tiempo, por lo tanto todos esos casos son x.

Tabla 1
Para explicar el circuito de una manera simplificada, decimos que en realidad, las variables
voltaje, violacin y valido existen solo para indicarle a la variable salida, como esta debe
finalmente salir del circuito, es decir, estas variables le dicen a salida como tiene que ser.

Por eso es que tambin es importante recordar que la variable salida, es en realidad la
entrada del sistema luego de haber pasado por la cadena de flip flops inicial, y por lo tanto,
ya todas sus caractersticas fueron trazadas, es decir, ya fue contado por el contador
respectivo del sistema si fue un 1 o un 0, y fueron analizados los 3 bits que venan despus
de el, por lo tanto es posible decir con las otras variables (voltaje, violacin y salida) que
caractersticas debe tener este bit a la salida del sistema, si debe o no cambirsele por un
pulso de violacin o valido y que voltaje debe tener.
La entrada de datos del sistema poda ser de dos formas: los datos podan colocarse
manualmente, controlando los interruptores a la entrada del circuito, o bien, usando el
generador de palabras proporcionado por Electronics Workbench as:

Figura # 8

Observndose en el osciloscopio la salida final. Los datos al generador de palabras se

Colocando la salida en la primera columna de datos a la izquierda, en este caso
00001101000011000000001, luego se conecta la salida de los datos del generador a la
entrada del sistema y el clock del generador al clock del sistema y se observa la salida
del circuito.
5. Pruebas experimentales
En las siguientes pruebas veremos como el simulador se comporta ante las distintas
situaciones que se le plantea:

Secuencia de bits de 000000000000:

A continuacin se muestra el osciloscopio del simulador y el generador de
palabras el cual funciona con una frecuencia de 1 KHz.

Figura # 9
En la figura 9 se muestra como se aplica la violacin en el cuarto bit y como
despus de 2 bits (0) se repite el anterior 0 y vuelve a violar el siguiente 0.

Secuencia de bits de 11111111111111:

Figura # 10
En la figura 10 se muestra como se aplica el inversor hace que al seguir un 1
despues de otro 1 lo invierte.
6. Especificaciones de los componentes y circuitos integrados usados
Para el siguiente proyecto de utilizo el siguiente listado de componentes electronicos
usados en la simulacin:
-

CI 74LS74 Flip Flop D el cual se usaron 9 en la simulacin

IC, DUAL, D FLIP-FLOP, 14DIP Flip-Flop Type: D Propagation Delay: 13ns

Frequency: 33MHz Supply Voltage Range: 4.75V to 5.25V Logic Case Style: DIP No.
of Pins: 14 Output Current: 16mA Trigger Type: Positive Edge Operating Temperature
Range: 0C to +70C Device Marking: 74LS74 IC Generic Number: 74LS74 IC
Temperature Range: Commercial Logic Function Number: 7474 Logic IC Base
Number: 7474 Logic IC Family: LS Logic IC Function: Dual D-Type Flip-Flop with
Set and Reset Positive-Edge Trigger Operating Temperature Max: 70C Operating
Temperature Min: 0C Output Current Max: 8mA Package / Case: DIP Supply Voltage:
5.25V Supply Voltage Max: 5.25V Supply Voltage Min: 4.75V

CI 74HC14 que solo se utilizo uno para el proyecto.

CI, 74HC CMOS LOGIC

Logic Type:Puerta inversora
Output Current:5.2mA
N. of Inputs:1
Supply Voltage Range:2V to 6V
Nmero de base:74
Nmero genrico CI:74HC14
Nmero de funcin lgica:14
Nmero base de CI lgica:7414
Familia CI lgica:HC
Funcin CI lgica:Hex Inverter with Schmitt Trigger
N. of Gates:6
Operating Temperature Max:125C
Output Current Max:5.2mA
Tensin de alimentacin:5V
Supply Voltage Max:6V
Supply Voltage Min:2V
Temperature Operating Min:-40C

CI 74LS04 los cuales se utilizaron 11 en el proyecto y es puerta inversora.

Gate / Inverter Logic IC

* Logic Type:Inverter
* N. of Inputs:1
* Supply Voltage Range:4.75V to 5.25V
* N Gates: 6
* N. of Pins:14
* Operating Temperature Range:-0 C a +70 C
* Leaded Process Compatible:S

CI 74LS32 que es compuerta OR la cual se utilizaron 6 en el proyecto.

LOGIC, QUAD 2-INPUT OR GATE, 14DIP

No. of Inputs:2
Supply Voltage Range:4.75V to 5.25V
Operating Temperature Range:0C to +70C
Logic IC Base Number:7432
Logic IC Family:LS
Logic IC Function:Quadruple 2-Input Positive-OR Gate
Max Output Current:8mA
Max Supply Voltage:5.25V
Min Supply Voltage:4.75V

CI 7427 Triple 3-input NOR gates solo se utilizo 1 en este proyecto.

CI 7411 Triple 3-input AND gates solo se utilizo 1 en este proyecto.

CI 7408 Logica AND se utilizaron 17 en este proyecto.

LGICA, QUAD 2-INPUT AND GATE, 14DIP

N. of Pins:14
Operating Temperature Range:-0 C a +70 C
Tipo de caja:PDIP
Nmero base de CI lgica:7408
Familia CI lgica:LS
Funcin CI lgica:Quadruple 2-Input Positive-AND Gate
Max Output Current:8mA
Max Supply Voltage:5,25V
Min Supply Voltage:4.75V

CI 7493 4-bit binary ripple counter, se utilizaron 3 en el proyecto.

7. Observaciones, recomendaciones y conclusiones

El experimento se llevo a cabo de manera satisfactoria, sin embargo se tomaron en
cuenta los siguientes factores:
Se tomo la decisin de realizar el experimento usando el simulador
Electronics Workbench debido a que no se contaba con el suficiente tiempo
para realizar el armado manual del circuito as como tampoco se contaba con la
suficiente suma de dinero para la compra de los materiales necesarios, puesto
que se requera un presupuesto bastante elevado.
El simulador Electronics Workbench se lo consigui descargndolo de la
siguiente
pagina
web:
http://oprekzone.com/download-ewb-electronicworkbench-5-12-free/, se utilizo esta herramienta de simulacin puesto que es

muy didctica y sencilla de utilizar, adems de la gran precisin con la que

cuenta.
En este simulador se realizo el experimento obteniendo los resultados
esperados, ya que el codificador HDB3 cumple con los requerimientos
especificados y funciona de manera correcta.
En los requerimientos del circuito se tenia que el experimento deba cumplir
con un minimo de 8 bits, sin embargo en el siguiente se circuito es posible la
utilizacin de infinitos bits ya que los podemos poner manualmente o gracias a
la ayuda del generador de palabras del simulador Electronics Workbench.
Se recomienda armar el circuito de manera experimental tratando de reducir el
costo a lo mnimo posible, ya que tiene un costo bastante elevado, adems se
necesita bastante tiempo disponible para que sea un experimento satisfactorio.
Se adjuntara al documento una copia del simulador para as comprobar su
utilidad y funcionamiento.

8. Respuestas al cuestionario
1. Investigar las caractersticas de HDB-3 y sus principales aplicaciones
Este es un sistema de codificacin utilizado en Europa, Asia y Sudamrica. La
denominacin HDB3 proviene del nombre en ingles High Density Bipolar-3 Zeros
que puede traducirse como cdigo de alta densidad bipolar de 3 ceros.
En el mismo un 1 se representa con polaridad alternada mientras que un 0 toma el
valor 0. Este tipo de seal no tiene componente continua ni de bajas frecuencias
pero presenta el inconveniente que cuando aparece una larga cadena de ceros se
puede perder el sincronismo al no poder distinguir un bit de los adyacentes.
Para evitar esta situacin este cdigo establece que en las cadenas de 4 bits se
reemplace el cuarto 0 por un bit denominado bit de violacin el cual tiene el valor
de un 1 lgico.
En las siguientes violaciones, cadenas de cuatro ceros, se reemplaza por una nueva
secuencia en la cual hay dos posibilidades
2. Explique los mtodos de medicin de errores en transmisin digital por cable.
El mtodo que se utiliza es el denominado BER (bit error rate) que es el nmero de
bits recibidos incorrectamente.

3. Cual es el equivalente de la relacin seal/ruido analgica en los sistemas

digitales.
Una de las formas ms usuales de medir los niveles de ruido, es comparndolos con
los niveles de la seal. De este modo, nos independizamos de sus valores absolutos
para ponerlo en comparacin con la seal.
La magnitud del ruido generado por un dispositivo electrnico, por ejemplo un
amplificador, se puede expresar mediante el denominado factor del ruido (F), que
es el resultado de dividir la relacin seal/ruido en la entrada (S/R)ent por la
relacin seal/ruido en la salida (S/R)sal, cuando los valores del seal y el ruido se
expresan en nmero simples:

Por otro lado, con los valores de relacin seal/ruido suelen expresarse en forma
logartmica, normalmente en decibelios, el factor del ruido en decibelios ser, por lo
tanto, la diferencia entre las relaciones S/R en la entrada i en la salida del elemento
bajo esta prueba:

El factor del ruido se expresa en decibelios i se llama figura del ruido.

El factor del ruido es un parmetro importante en los sistemas de transmisin, ya
que mientras el ruido externo nunca se podr eliminar totalmente, la reduccin del
ruido generado por los equipos dependen de su diseo.

8.-Bibliografa
http://es.wikipedia.org/wiki/HDB3
http://www.textoscientificos.com/redes/senales/codigos
http://es.wikipedia.org/wiki/Ruido_%28comunicaci%C3%B3n%29