Curs 10

Exemplu: Sinteza unui automat (circuit secvenial sincron) de

rspuns la telefon. Se poate programa numrul de apeluri sonore ale
soneriei telefonului dup care ncepe s funcioneze automatul.
Programul automatului se ncheie n condiiile: 1) dup preluarea
(nregistrarea) mesajului; 2) dac apelantul nchide; 3) dac destinatarul
rspunde la telefon.
1. Determinarea funcionrii obinerea organigramei.
Se stabilete schema bloc a automatului, cu componentele
periferice adiionale necesare. Se stabilesc variabilele de intrare i ieire
i caracterul lor sincron sau asincron.
Avem nevoie de:
- telefon propriu-zis (TEL);
- numrtor pentru apelurile sonore ale soneriei telefonului (NRT);
- casetofon pentru redarea mesajului de ntmpinare (PLAY);
- casetofon pentru nregistrarea mesajului apelantului (REC).
Variabilele folosite sunt:
Sonerie: fiecare apel al soneriei telefonului provoac decrementarea
numrtorului NRT pn ce ajunge la 0. Nu este variabil a automatului.
Start: variabil de intrare asincron, de la numrtor, care determin
nceperea funcionrii automatului, dac numrtorul a ajuns pe 0.
StartPlay (SP), StartRecord (SR): variabile de ieire spre casetofon.
EndOfPlay (EP), EndOfRecord (ER): variabile de intrare asincrone, de la
casetofon.
ApelantStop (AS): variabil de intrare asincron de la telefon (apelantul
poate nchide oricnd telefonul).
DestinatarPick-Up (DPU): variabil de intrare asincron de la telefon;
apare cnd destinatarul rspunde la telefon.
Init: variabil de ieire spre numrtor; ncarc paralel numrtorul cu
valoarea stabilit pentru numrul de apeluri ale soneriei telefonului pn
la intrarea n funciune a automatului.
Obs: variabilele de intrare AS i DPU genereaz semnalul de Reset pentru
bistabilii interni ai automatului i opresc nregistrarea pe casetofon.
Schema bloc este:
CLK
Sonerie
PL
NRT
TEL
Zero
AS DPU
Start
Init
Automat ER
SP
EP SR
PLAY
REC
1

Organigrama automatului este:

000
A
Init
1

0
Start

001

SP
011

0
EP

010

SR
100

0
ER

2. Codificarea strilor
Pentru c variabilele de intrare sunt asincrone este nevoie de o
codificare adiacent a strilor automatului (A,B), (C,D), (E,A) . Pentru 5
stri sunt necesare 3 variabile de stare pentru codificare. Se alege
codificarea: A = 000; B = 001; C = 011; D = 010; E = 100.
Se construiete diagrama Karnaugh pentru stri, pe baza codificrii
fcute:
Q2 Q1Q0 00
01
11
10
0 A
B
C
D
1 E
Trebuie obinute diagramele pentru strile urmtoare. Le vom
suprapune i vom desena o singur diagram, nglobnd i variabilele de
intrare. Completarea se face urmrind tranziiile din organigram i
2

completnd pentru fiecare stare codul strii urmtoare. Locaiile

necompletate vor fi indiferente deoarece coninutul lor nu poate fi atins
prin funcionare.
Q2 Q1Q0
00
0 00Start
1 ER00

01
011

11
01EP

10
100

3. Reducerea numrului de stri nu mai este posibil.

4. i 5. Registrul de stri se implementeaz cu bistabile de tip D, iar
generatorul noii stri (funciile de excitaie) i ieirile cu pori logice.
a. Pentru implementarea registrului de stri cu bistabile de tip D se
ine cont de ecuaia strii urmtoare a acestui tip de bistabil: Di = Qit.
Diagramele Karnaugh pentru intrrile bistabilelor vor fi:
D2:
Q2 Q1Q0
00
01
11
10
0
0
0
0
1
1 ER
x
x
x
D2 = ER Q2 + Q1 Q0
D1:
Q2 Q1Q0
00
01
11
10
0
0
1
1
0
1
0
x
x
x
D1 = Q0
D0:
Q2 Q1Q0
00
01
11
10
0 Start
1
EP
0
1
0
x
x
x
D0 = Start Q2 Q1 + EP Q0 + Q1 Q0
Diagramele ieirilor se completeaz innd cont de organigram i
de diagrama strilor.
Init:
Q2 Q1Q0
00
01
11
10
0
1
1
x
x
x
Init = Q2 Q1 Q0
SP:
Q2 Q1Q0
00
01
11
10
0
1
1
x
x
x
SP = Q1 Q0

SR:
Q2 Q1Q0
00
01
11
10
0
1
1
x
x
x
SR = Q1 Q0
7. Desenarea schemei circuitului
Ieirile se realizeaz cu pori logice de tip SI:
Q2
Q1
Init
Q0
Q2
SP
Q1
Q0
SR
Generarea semnalului de Reset se realizeaz cu o poart logic SAU-NU:
Reset = AS + DPU
AS
Reset
DPU
Registrul de stri este cu bistabile de tip D:
D2
Clk

Q2

D1
Clk

Q2
R

Q1

D0
Clk

Q1

Q0
Q0

R
Clk

Reset
Funciile de excitaie se implementeaz cu pori logice:
Q2
D0
Q1
Q0
Q2
Q1
D2
Q0
D1
Start
ER
EP
b. Implementarea generatorului noii stri cu multiplexoare se
poate realiza numai cu multiplexoare dac numrul intrrilor de selecie a
multiplexorului este egal cu numrul variabilelor de stare. Dac numrul
4

intrrilor de selecie este mai mic dect cel al variabilelor de stare, la

intrrile selectate se vor conecta circuite realizate cu pori logice.
Se scriu termenii canonici care conin 1 sau variabile nglobate in
diagrama Karnaugh.
D2 = Q2 Q1 Q0 + ER Q2 Q1 Q0
D1 = Q2 Q1 Q0 + Q2 Q1 Q0
D0 = Start Q2 Q1 Q0 + EP Q2 Q1 Q0 + Q2 Q1 Q0
Implementarea cu MUX 8:1 este:
0
0
MUX
1
8:1
0
D2
ER
D2
0
74151
0
0
s2 s1 s0
Q2 Q1 Q0
0
1
0
1
0
0
0
0

MUX
8:1
D1
D1
74151
s2 s1 s0
Q2 Q1 Q0
Start
1
0
EP
0
0
0
0

MUX
8:1
D0
D0
74151
s2 s1 s0
Q2 Q1 Q0

Dac implementarea s-ar realiza cu MUX 4:1 pe intrrile

multiplexorului am avea ieiri din pori logice de tip SI.
c. Implementarea generatorului noii stri cu decodificatoare se
face aplicnd la intrarea decodificatorului variabilele de stare. La ieirile
decodificatorului se obin strile interne individualizate.
Putem scrie:
D2 = D + ER E
D1 = B + C
D0 = Start A + B + EP C
Pentru obinerea funciilor de excitaie se vor utiliza pori logice de
tip SI, SAU i NU.
Decodificatorul va fi de tip zecimal:
DCD
0
Q2
Q1
Q0

0
1
2
3
4

A
B
D
C
E

D1

9
d. Implementarea generatorului noii stri cu memorii i
multiplexoare permite simplificarea logicii generrii noii stri.
ROM
16 x 4
y3 y2 y1 y0

A0
A1
A2
A3

D2 Q2 D1 Q1 D0 Q0
Clk
Clk
Q2Q1Q0
(s2s1s0)
000
001
010
011
100
101

y3y2y1y0

0000
0001
0010
0011
0100
0101

0000
0011
0100
0010
0000
0000

Q2Q1Q0
(s2s1s0)
000
001
010
011
100
101
6

Start
0
0
EP
ER
0

s2 s1 s0 7

Clk

A3A2A1A0

MUX 0
8:1 1
2
Y
3
4
5

A3A2A1A0

y3y2y1y0

1000
1001
1010
1011
1100
1101

0001
0000
0000
0011
0100
0000

110
111

0110
0000
110
1110
0000
0111
0000
111
1111
0000
e. Implementarea circuitelor secveniale sincrone se poate
realiza cu numrtoare MSI. Numrtorul va fi utilizat pentru funcia de
memorare i parial pentru efectuarea tranziiilor.
Vom utiliza pentru implementare un numrtor sincron (de
exemplu numrtorul zecimal 74162). Bistabilii interni ai acestuia pot
memora starea circuitului.
Codificarea strilor se face innd cont de ordinea de numrare a
numrtorului: A = 000; B = 001; C = 010; D = 011; E = 100.
Q2 Q1Q0
0
1

00
A
E

01
B

11
D

10
C

Vom determina funciile de numrare fN i ncrcare (ramificare) fR

i vom realiza implementarea lor cu multiplexoare 8:1 (de tipul 74151).
Intrrile de selecie vor fi ieirile numrtorului, Q 2Q1Q0. Diagramele
pentru cele 2 funcii vor fi:
fN:
Q2 Q1Q0 00
0 Start
1

01
1

11
1

10
EP

Q2 Q1Q0 00
0
1 ER

01

11

10

fR:

Strile urmtoare ale numrtorului trebuie specificate pentru

strile din care au loc ramificri (E). D 2 = Q2; D1 = Q1; D0 = Q0. n acest
caz se utilizeaz ncrcarea paralel a numrtorului cu valoarea
prestabilit pe intrrile paralele.
Schema circuitului trebuie completat i cu logica pentru
determinarea ieirilor. Ieirile Init, SP i SR corespund strilor A, B, D.
Funciile de ieire sunt:
Init = Q2 Q1 Q0
SP = Q1 Q0
SR = Q1 Q0
Implementarea funciilor de ieire se poate realiza cu pori logice de tip SI
sau cu un decodificator zecimal.

Circuitul secvenial sincron va avea urmtoarea implementare:

0
0
0
0
ER
0
0
0

0 En
1 MUX
2 8:1
3 fR
4
Y
5
Y
6
7 4151
s2 s1 s0

Start
0
1
1
EP 2
1
3
0
4
0
5
0
6
0
7
s2 s1 s0 0

En
MUX
8:1
fN
Y
Y
4151
D3 3 SR

0 Init
DCD 1 SP
2
D2
D1
D0

Reset

MR
LD

Q3Q2Q1Q0
74162
D3D2D1D0
0

Clk
EN

4
5
6
7
7442 8
9