TEHNICI DE

SIMULARE
Notie de curs
Cursul nr. 6

Conf. Dr. Ing. Gheorghe PAN

pana@vega.unitbv.ro

Cuprins
Simularea functionala si ierarhica

1.

2.

Descrierea circuitelor
Subcircuitul SPICE

Notiuni generale de OrCAD

Cursul nr. 6

1/15/15

Simularea funcional i
ierarhic
Descrierea circuitelor:
Descrierea structural folosete elemente de
circuit ca R, C, Q .a. pentru care exist
coresponden direct cu componentele de pe placa
de circuit imprimat sau dintr-un circuit integrat.

Descrierea funcional const n gruparea mai

multor componente ntr-un bloc, dup criteriul
funciei pe care o realizeaz. SPICE permite crearea
de ctre utilizator a subcircuitelor. Se definete
astfel o subreea sau un bloc, care poate fi apoi
instaniat (apelat) de ori cte ori este nevoie n
circuitul de nivel nalt.
Cursul nr. 6

1/15/15

Simularea funcional i
ierarhic

Descrierea funcional folosete:

Modelul ideal
este simplu,
furnizeaz caracteristica relevant a dispozitivului,
conduce la timp scurt de simulare.

Modelul funcional
este complex,
utilizeaz un numr de componente considerabil mai
mic n comparaie cu descrierea structural,
durat de simulare semnificativ mai redus n
comparaie cu descrierea structural.

Cursul nr. 6

1/15/15

Simularea funcional i
ierarhic
Subcircuitul SPICE

este un bloc de circuit care apare mai mult dect o dat n ntreg
circuitul i const din primitive Spice: rezistoare, condensatoare,
diode, tranzistoare, surse comandate.

Declaraia de control prin care se ncepe descrierea tip text a

unui subcircuit:

.SUBCKT SUB_nume nod1 <nod2>

SUB_nume definete n mod univoc subcircuitul

nod1, nod2, sunt nodurile sale externe care pot fi conectate la
un circuit exterior, numit i circuitul de nivel nalt
ncheierea definirii unui subcircuit se marcheaz prin declaraia:
.ENDS

<SUB_nume>

Cursul nr. 6

1/15/15

Simularea funcional i
ierarhic
Observaii:
1. Nu exist limit pentru numrul nodurilor
externe;
2. Celelalte noduri care apar n definirea
subcircuitului se numesc noduri interne;
3. Nodurile interne nu pot fi conectate sau
referite n circuitul de nivel nalt;
4. Nodul de mas (nodul 0) este un nod
global att pentru circuitul de nivel nalt
ct i pentru toate subcircuitele;
Cursul nr. 6

1/15/15

Simularea funcional i
ierarhic
Observaii - continuare
5. Se pot utiliza aceleai numere/nume att
pentru descrierea subcircuitului ct i a
circuitului de nivel nalt;
6. Declaraii permise n descrierea
subcircuitului: .MODEL i .SUBCKT;
7. Declaraii interzise: .NODESET i IC;
8. Pentru a depi aceast limitare, toate
nodurile care trebuie iniializate se definesc
n linia .SUBCKT ca noduri externe.
Cursul nr. 6

1/15/15

Simularea funcional i
ierarhic
Plasarea unui subcircuit n circuitul de nivel
nalt

se realizeaz prin intermediul unei apelri (unei

instanieri) de forma:

Xnume xnod1 <xnod2>

SUB_nume

Observaii:
1. xnod1, xnod2 sunt numerele sau numele nodurilor
din circuitul n care este instaniat subcircuitul
SUB_nume;
2. xnod1, xnod2 trebuie s corespund nodurilor
nod1,
nod2,
din
declaraia
.SUBCKT
corespunztoare lui SUB_nume.
Cursul nr. 6

1/15/15

Exemplu: egalizor grafic

Utiliznd subcircuite s se simuleze un egalizor

grafic cu trei celule i poteniometrele de reglaj
(R4, R10 i R16) pe poziie de maxim.
Amplificatoarele operaionale se nlocuiesc cu un
model simplificat (model funcional) de forma:
amplificator operational

+
IN +
rd
2M eg

E1

+
-

1
+
-

1E5

IN -

ro
O U T
100

Cursul nr. 6

.SUBCKT opamp IN+ IN- OUT

rd IN+ IN- 2Meg
E1 1
0
IN+
IN- 1E5
ro 1
OUT 100
.ends opamp

1/15/15

Exemplu:
egalizor grafic
Egalizor grafic
*instantierea AO
X1 0
2
5
X2 0
6
9
X3 0
10 13
X4 0
14 15

X1

O U T
-

R 1
1M eg

1M eg

X4

R 4

4
100n

1Vac
0Vdc

R 9
7

R 15
10k

13

O U T

1m eg

11

10k

10k

X3

10

R 20

10n

R 13

10k

14

R 11

100k
C 4

R 12

O PAM P

O PAM P

1M eg
C 3
1n R 10

10k

15

R 8

1M eg

O U T
-

O U T
-

V1

X2

10k

R 7

R 5

100k
C 2

opamp
opamp
opamp
opamp

10k

R 2
C 1
10n

R 3

R 6

O PAM P

10k

R 18
10k

O PAM P
R 14

1m eg
C 5
100p R 16
12

R 17

100k

10k

C 6

1n

R 19
5k

Cursul nr. 6

1/15/15

10

Exemplu: egalizor grafic

Descrierea circuitului:
Egalizor grafic
*subcircuitul AO
.SUBCKT opamp
IN+
rd IN+ IN-2Meg
E1 1 0 IN+ IN-1E5
ro 1 OUT 100
.ends opamp
X1 0 2 5 opamp
X2 0 6 9 opamp
X3 0 10 13 opamp
X4 0 14 15 opamp

IN-OUT

Cursul nr. 6

1/15/15

11

Exemplu: egalizor grafic

*descrierea circuitului continuare
R1 1 2 1Meg
R2 2 5 1Meg
R3 1 3 10k
R4 3 4 100k
R5 4 5 10k
R6 5 14 10k
R7 1 6 1Meg
R8 6 9 1Meg
R9 1 7 10k
R10 7 8 100k

Cursul nr. 6

1/15/15

12

Exemplu: egalizor grafic

*descrierea circuitului continuare
R11 8 9 10k
R12 9 14 10k
R13 1 10 1Meg
R14 10 13 1Meg
R15 1 11 10k
R16 11 12 100k
R17 12 13 10k
R18 13 14 10k
R19 1 14 5k
R20 14 15 10k

Cursul nr. 6

1/15/15

13

Exemplu: egalizor grafic

*descrierea circuitului continuare
C1 3 2 10n
C2 4 3 100n
C3 6 7 1n
C4 7 8 10n
C5 11 10 100p
C6 12 11 1n
V1 1 0 AC 1Vac
.AC 101 1 1Meg
.PROBE
.END

Cursul nr. 6

1/15/15

14

Exemplu: egalizor grafic

Circuitul reprezint un egalizor grafic cu trei celule.

O celul a egalizorului grafic are structura:
+

X1

O U T
-

R 1

1M eg

1Vac
0Vdc

1
V1

R 3
10k

O PAM P
R 2
1M eg

C 1
10n

R 4

4
100k
S E T = 0 .5
C 2

R 5
10k

100n

n circuitele practice, R4 este un poteniometru. n simulare s-a

considerat c poteniometrul are cursorul n extrema din stnga.
Situaia corespunde la amplificare maxim.

Cursul nr. 6

1/15/15

15

Exemplu: egalizor grafic

Poziia cursorului la poteniometru se

poate contola cu ajutorul parametrului SET:
SET=0.5 --> cursorul este la mijloc
SET=0 --> cursorul este n stnga (nodul 3 la R4)
SET=1 --> cursorul este n dreapta (nodul 4 la R4)
3

4
R 4
100k
S E T = 0 .5

Cursul nr. 6

1/15/15

16

Exemplu: egalizor grafic

SET=0.5
10

-5

-10
1.0Hz
3.0Hz
10Hz
DB(V(5)) - DB(V(1))

30Hz

100Hz

300Hz

1.0KHz

3.0KHz

10KHz

30KHz

100KHz

300KHz

1.0MHz

Frequency

fr modificare

Cursul nr. 6

1/15/15

17

Exemplu: egalizor grafic

SET=0
15

10

0
1.0Hz
3.0Hz
10Hz
DB(V(5)) - DB(V(1))

30Hz

100Hz

300Hz

1.0KHz

3.0KHz

10KHz

30KHz

100KHz

300KHz

1.0MHz

Frequency

amplificare maxim

Cursul nr. 6

1/15/15

18

Exemplu: egalizor grafic

SET=1
0

-5

-10

-15
1.0Hz
3.0Hz
10Hz
DB(V(5)) - DB(V(1))

30Hz

100Hz

300Hz

1.0KHz

3.0KHz

10KHz

30KHz

100KHz

300KHz

1.0MHz

Frequency

amplificare minim

Cursul nr. 6

1/15/15

19

Exemplu: egalizor grafic

Rspunsul n frecven:
5.0V

4.0V

3.0V

2.0V

1.0V
1.0Hz
V(15)

3.0Hz

10Hz

30Hz

100Hz

f1

300Hz
Frequency

1.0KHz

f2

3.0KHz

10KHz

30KHz

100KHz

f3

Frecvenele corespunztoare celor 3 puncte de maxim sunt:

f1=54Hz, f2=552Hz i f3=5,65kHz.

Cursul nr. 6

1/15/15

20

Noiuni de OrCAD
CAE Computer-Aided Engineering
Uneltele CAE acoper toate aspectele
proiectrii inginereti de la desen la
analiz i apoi la fabricaie.
CAE cuprinde:
CAD Computer-Aided Design, adic
proiectare asistat de calculator, care n
industria electronic este cunoscut sub
denumirea EDA Electronic Design
Automation.
Cursul nr. 6

1/15/15

21

Noiuni de OrCAD
Uneltele EDA
reduc timpul de dezvoltare a proiectului,
reduc costurile,
deoarece permit simularea i analiza
proiectelor nainte de realizarea lor practic,
efectiv, n cazul sistemelor electronice fiind
vorba de realizarea cablajului imprimat
(PCB Printed Circuit Board)

Cursul nr. 6

1/15/15

22

Noiuni de OrCAD
Dup ce un proiect a fost
desenat
simulat i
analizat
se trece la fabricarea sistemului proiectat.
Uneltele folosite n fabricaie se numesc
CAM Computer-Aided Manufacturing

Cursul nr. 6

1/15/15

23

Noiuni de OrCAD
OrCAD/Cadence administreaz mai multe
unelte CAD/CAM din domeniul electronicii,
unele dintre ele fiind grupate n pachetul de
programe OrCAD.
OrCAD cuprinde ca programe principale:

Capture
PSpice
Layout

Cursul nr. 6

1/15/15

24

Noiuni de OrCAD
Capture
Reprezint piesa central a pachetului de
programe, acionnd ca unealta EDA
primar.
Conine:
biblioteci de simboluri cu care se pot realiza
scheme
biblioteci de simboluri care interacioneaz fie cu
PSpice sau Layout, fie cu amndou.

Cursul nr. 6

1/15/15

25

Noiuni de OrCAD
Simbol din Capture
(sursa: Kraig Mitzner Complete PCB Design Using OrCAD Capture
and Layout, Newnes-Elsevier, 2007)

Cursul nr. 6

1/15/15

26

Noiuni de OrCAD

Pinii simbolului
pot face parte din modelul Pspice
fac parte din simbolul de circuit (Capture)
pot fi pinii capsulei n Layout

PSpice reprezint unealta CAE care conine

modelele matematice necesare simulrii.
Capture reprezinta unealta CAE de
desenare.
Layout este unealta CAD care convertete
schema electronic n reprezentarea fizic a
proiectului (PCB).

Cursul nr. 6

1/15/15

27

Exemplul 2

CI de tipul TL082

Cursul nr. 6

1/15/15

28

Exemplul 2

Edit --> Pspice Model

Cursul nr. 6

1/15/15

29

Exemplul 2

Layout --> Tools --> Library Manager

Cursul nr. 6

1/15/15

30

Noiuni de OrCAD
Din Capture se genereaz Nelist lista de
conexiuni, pe baza creia se
interconecteaz simbolurile (parts) i se
asociaz fiecrui simbol o amprent
(footprint).
Capture genereaz i datele necesare
uneltelor de tip CAM pentru fabricarea
circuitului imprimat (PCB), cum ar fi, de
exemplu, GerbTool.

Cursul nr. 6

1/15/15

31

Noiuni de OrCAD
Cheia succesului n proiectare i fabricaie
const:
n nelegerea PCB-ului nsui i
n modul n care se folosesc uneltele CAE
pentru crearea PCB-ului.

Cursul nr. 6

1/15/15

32