Desenarea i procesarea schemelor electrice n OrCAD

OrCAD ofer soluia complet pentru problemele de proiectare: intrri pe baz de scheme
electrice sau VHDL; sintez de proiectare FPGA7 i CPLD8; simulare digital, analogic
i mixt; scheme de cablare. Cele mai multe circuite actuale sunt combinaii de
componente analogice i digitale, ceea ce impune existena unui simulator care
recunoate circuitele cu semnale mixte.

2.1 Mediul Capture

Managerul de proiecte
Este folosit pentru a colecta i organiza toate resursele necesare unui proiect. Aceste
resurse includ directoare, pagini cu scheme, biblioteci de componente, fiiere VHDL i
rapoarte de ieire (rezultat) cum ar fi lista de conexiuni(netlist) i de materiale (Bill of
Materials). Un anume proiect nu conine chiar toate resursele pe care le pune la dispoziie
mediul de proiectare. Managerul de proiecte pune in eviden doar fiierele care
suntfolosite in respectivul proiect. Proiectele sunt salvate cu extensia .OPJ (este un fiier
ASCII, care poate fi citit cu orice editor de texte).
Managerul de proiect ofer o afiare grafic a resurselor proiectului, grupandu-le
in directoare corespunztoare tipului lor (Figura 1). Unui proiect i se pot aduga
directoare sau pagini cu scheme (SCHEMATIC n).
Directorul Library (bibliotec) - indic bibliotecile de componente utilizate in proiectul
respectiv.
Directorul Output (rezultat) conine fiierele rezultat, obinute in urma rulrii utilitarelor
de procesare ale Capture.
Fiecare proiect poate conine doar o schem electric (design) dar, poate avea asociate
mai multe biblioteci. Poate s aib orice numr de scheme sau modele VHDL, dar trebuie
s aib doar un singur modul rdcin. Acesta este definit la nivelul superior al
proiectului adic, toate celelalte module sunt referite in interiorul modulului rdcin.

2.2. Utilizarea macrocomenzilor (macros)

In pagina de editare, se poate crea o macrocomand prin inregistrarea unei serii de aciuni
de editare. De exemplu, se poate porni inregistrarea de la: plasarea unui fir, unui text care
d nume firului i apoi se incheie inregistrarea. Macro-urile sunt inregistrate la nivel de
comand (nu la acionarea unei taste), fiecare comand fiind memorat intr-un fiier
separat. Se mai poate crea intr-un text ASCII, folosind sintaxa Visual Basic.
Atunci cand se face inregistrarea unei macrocomenzi, Capture ii asigneaz un nume
temporar i il trateaz ca atare. Macrocomenzile temporare pot fi rulate doar in timpul
sesiunii Capture curente. O macrocomand temporar poate deveni permanent dac
este salvat, utilizand caseta de dialog a Configure Macro, putand astfel s fie utilizat i
in secvene Capture ulterioare. In general, se poate inregistra cate o macrocomand
pentru fiecare comand din meniu, disponibil in editorul de pagini cu scheme. Totui,
deoarece macrocomenzile sunt limitate la fereastra editorului de pagin, urmtoarele
comenzi care au ca rezultat mutarea ctre o nou fereastr (in cazul ierarhiilor), sunt
indisponibile:
Ascendent (Ascend)
Descendent (Descend)
Editarea de component in Place

Cand se inregistreaz o macrocomand, comanda Undo nu se inregistreaz ca parte a

acesteia. In consecin, nu se poate crea o macrocomand undo, folosind comanda Undo.

2. 5 Organizarea schemelor (planelor)

Cele mai multe dintre ele se incadreaz intr-o singur pagin (schematic page). Altele in
schimb, sunt mult prea mari, chiar i pentru cea mai mare dimensiune de foaie. In plus,
chiar dac schema poate s incap pe o singur pagin, exist mai multe motive de a o
diviza i anume:
pentru a impri o plan in aa fel incat mai multe persoane s poat lucra simultan la
ea;
pentru dezvoltarea planei folosind o abordare de sus in jos, adic se poate incepe cu o
diagram bloc in care fiecare bloc reprezint o funcie major, construind apoi diagrame
mai detaliate pentru fiecare bloc;
pentru a organiza schema dup blocuri funcionale;
din considerente de organizare.
Capture ofer dou modaliti de a tratare a schemelor pe mai multe pagini : structur pe
orizontal (Flat) i pe vertical (Hierarchical Design).

2.5.1 Structura orizontal (flat)

Schemele pe orizontal au de regul un numr redus de pagini (2.5.2 Structura ierarhic).
O asemenea structur se caracterizeaz prin aceea c legturile de ieire ale unei pagini
de schem, sunt conectate cu legturi (nets) de intrare de pe alt pagin a aceluiai
director SCHEMATIC, prin intermediul unor obiecte numite off-page connectors. Toate
paginile unei organizri flat, sunt ntr-un singur director cu scheme i pe un singur nivel.
Datorit faptului c trebuie administrate toate interconexiunile dintre paginile unei
scheme organizate pe orizontal prin intermediul numelor asignate off-page connectors,
este foarte bine s se pstreze un numr redus de pagini.

2.5.2 Structura ierarhic

Directorul schem care se gsete in varful ierarhiei i care se refer direct sau indirect la
toate celelalte directoare, se numete modul rdcin (Root module). Fiecare pagin
poate s conin blocuri ierarhice care se refer la alte directoare cu scheme. Structura
unei scheme ierarhice poate s aib multe nivele in profunzime.
Intr-o ierarhie simpl (Figura 2 conform exemplului din Capture), fiecare bloc ierarhic
sau component cu un director schem ataat, reprezint un director unic.
In cazul unei ierarhii complexe, se stabilete o coresponden de many-to-one (muli la
unul mai multe module pot avea legtur cu unul) intre blocurile ierarhice (sau
componentele cu director schem ataat).
Stabilirea de legturi ntre directoarele cu scheme i paginile schem prin Neturi9,
folosind blocuri ierarhice ( sau componente cu scheme ataate).
Blocurile ierarhice, porturile ierarhice i pinii ierarhici, poart semnale intre directoarele
Figura 3 schem i paginile din ierarhie, in timp ce off-page connectors le leag in cadrul
aceluiai director sau schem organizat orizontal (flat).
Blocurile ierarhice se refer la scheme fiu din plan, furnizand conexiuni doar pe
vertical (de sus in jos). Pinii ierarhici ai unui bloc de acest tip i porturile ierarhice din
exteriorul unui asemenea bloc, acioneaz ca puncte de legtur pentru conexiunile
electrice dintre blocul ierarhic i alte obiecte electrice dintr-un director cu scheme ataat.

Porturile ierarhice sunt elemente care ofer legturile pe vertical (de jos in sus) i
pe cele laterale intr-o ierarhie. Un asemenea port face legtura in sus ctre pinul ierarhic
cu acelai nume din interiorul unui bloc i conecteaz lateral ctre neturile cu acelai
nume din aceeai pagin i porturile ierarhice din acelai director de scheme.
Pinii ierarhici ofer legturi pe vertical (de sus in jos). Se leag prin nume la porturi
ierarhice.

2.6 Crearea i editarea de componente

Capture permite crearea de componente i adugarea lor intr-o bibliotec nou sau intruna existent. Se pot de asemenea edita componente existente intr-o bibliotec sau,
existente pe o pagin de desenare.

2.6.1 Componente i capsule: omogene i eterogene

O component poate fi imprit in mai multe pri logice, coninute toate intr-o singur
capsul. Acestea pot fi distribuite in scheme, cu meninerea identitii ca i component
\fizic unic. Fiecare element logic se caracterizeaz prin: contur grafic, pini i proprieti
care-l descriu. Dac se definete o capsul n care toate prile logice sunt identice (cu
excepia numerotrii pinilor, evident), aceasta se spune c este omogen. De exemplu, o
capsul cu ase inversoare este una omogen. Dac ns sunt diferite ca form, pini sau
proprieti, capsula este eterogen( releu cu un switch normal- inchis, unul normal
-deschis i o bobin).
Ambele tipuri pot avea pini partajai (alimentarea de exemplu), utilizai de toate
componentele din capsul. Aceti pini sunt cel mai adesea invizibili, fiind conectai prin
nume la o alimentare sau mas.

2.6.2 Crearea unei noi componente

Definirea
Inainte de a incepe desenarea, trebuie furnizate o serie de informaii cu privire la
componenta respectiv, cum ar fi numele acesteia de exemplu. Dac este o capsul cu
mai multe elemente identice, trebuie specificat numrul acestora sau dac este omogen
sau eterogen.
Pentru desenarea componentei:
1. Odat definit conturul, cu ajutorul instrumentelor de desenare, se deseneaz
componentele i se plaseaz textele. Toate elementele grafice care alctuiesc
componenta, trebuie s se incadreze in limitele conturului definit, cu excepia
simbolurilor i textelor IEEE
2. Se adaug pini
3. Cand se incheie editarea, trebuie salvat componenta
Observaii:
Dac se editeaz o capsul cu mai multe elemente identice (omogen), fereastra de
editare a componentei va conine doar prima component a acesteia. Toate aciunile de
editare (mai puin numerotarea pinilor) aplicate asupra acestui element, se vor aplica
tuturor elementelor constitutive. Dac se dorete crearea unei capsule eterogene,
activitatea de editare are aciune strict asupra unei componente din capsul. Pentru
editarea unei alte componente din capsul, se alege din meniul comenzii View fie Next
Part fie Previous Part. Pentru a vizualiza intreaga capsul, din meniul View, se alege
Package. In cazul in care dorim s afim informaiile cu privire la proprietile unei
capsule se alege package din meniul View i apoi Properties din meniul Edit.

Editarea unei componente existente

Componentele existente pot fi editate fie in biblioteca din care fac parte, fie pe plana cu
scheme.

Editarea n bibliotec
Se deschide biblioteca in care se afl componenta dorit, se face dublu click pe numele
acesteia pentru a o putea edita. Un obiect de bibliotec poate fi redimensionat, i se pot
aduga (terge) elemente grafice sau simboluri i i se pot aduga (terge) pini. Cand
operaia de editare se incheie, componenta trebuie salvat in bibliotec. Aciunea de
editare poate fi aplicat tuturor elementelor de tipul respectiv sau, doar celui asupra
cruia s-a lucrat. Un obiect de bibliotec poate fi editat i in urma copierii acestuia in alt
bibliotec. (se acioneaz tasta CTRL in timp ce componenta este tras in biblioteca de
destinaie). La incheierea aciunii de editare se face salvare.

Editarea pe plan
In urma realizrii operaiilor descrise anterior, in incheiere din meniul comenzii File se
alege Close. Se deschide o caset de dialog:
Update current (actualizarea doar a componentei asupra creia s-a acionat)
Update all ( actualizarea tuturor elementelor de tipul respectiv din proiect)
Discard ( renunarea la modificrile fcute)
Cancel ( anularea operaiunii de inchidere i revenirea in editor pentru a
continua modificrile).
Afiarea pinilor de alimentare invizibili
In editor se alege un pin de alimentare. Din meniul Edit se alege Properties i opiunea de
Pin Visible.

2.6.2.1 Ataarea unui director cu scheme unei componente

Este o aciune care are ca efect crearea de ierarhie. Cand se ataeaz un director
Schematic,trebuie precizat numele lui i, opional, numele proiectului care-l conine. In
caz contrar, se presupune c face parte din proiectul curent. Componenta i directorul
schematic ataat, pot fi adugate in biblioteca, putand astfel s fie utilizat i in alte
proiecte.

2.6.2.2 Adugarea de elemente grafice, text i simboluri IEEE

Odat definit componenta, se poate desena forma acesteia i se pot aduga elemente
grafice pentru a completa cu detalii. Pentru adugarea de elemente grafice, sunt folosite
cele disponibile in fereastra de dialog a comenzii Place. Aceste elemente trebuie s se
gseasc in interiorul corpului componentei. Dac dimensiunea lor o depete pe cea a
conturului, acesta se extinde pan ajunge s-l includ.

2.6.2.3 Plasarea pinilor

Pinii vor fi intotdeauna legai de conturul componentei. Trebuie s primeasc un nume.
Dac nu se specific nici unul, Capture il genereaz. Dac pinul se conecteaz la un bus,
trebuie numit in formatul specific Ex: A[0..7] sau : : , - n aceast form se pt utiliza
doar pentru scopuri de simulare, n Layout nu sunt prini corect n lista de
conexiuni.

Pentru un nume care trebuie s apar negat se tasteaz cate un backslash dup fiecare
liter a numelui : R\E\S\E\T -- RESET . Mai exist posibilitatea de a plasa mai muli pini
simultan, cu Pin Array.

2.7 Instrumentele de procesare

Procesul de proiectare a unei scheme implic plasarea i conectarea componentelor in
editorul Capture, urmat de utilizarea instrumentelor de procesare cu ajutorul crora se
definete modul de incapsulare i identificarea lor unic, se verific schema din punct de
vedere electric, urmand adaugarea de informaii pentru simulare, sintez, schema de
cablaj,aprovizionare sau alte funcii externe.

2.7.2 Actualizarea proprietilor

Este in general un instrument de tip caut i adaug sau inlocuiete. Dac este necesar
editarea proprietilor unor componente sau etichete, se face in editorul de pagin
schem. Dac se fac modificri intr-un numr de scheme (plane- designs), cu Update
properties(Figura 6) se poate face actualizarea mai repede i mai simplu decat manual.
Pentru actualizarea proprietilor, se creeaz un fiier .upd, cu cate o linie pentru fiecare
component de modificat.
1. Cu ajutorul unui editor de texte, se creeaz un fiier de actualizare
2. Se poate procesa doar o parte din schem sau integral
3. Din meniul Tools al managerului de proiect, se alege Update properties
4. Opiunile acestui meniu se seteaz conform necesitilor

Formatul fiierului de actualizare

Fiierul de actualizare este un fiier ASCII care se creeaz in scopul de a specifica
proprietile care trebuiesc asociate i valorile care se folosesc in scopul actualizrii.
Poate s conin comentarii , orice text care se gsete in dreapta ;, este ignorat.
Prima linie a unui astfel de fiier este de forma:

CombinedPropString PropToUpdate1 PropToUpdate2..

irul de proprieti i numele acestora, trebuiesc cuprinse intre ghilimele. De exemplu:
"{Value}" "PCB Footprint"
"74LS00" "14DIP10300"
"8259A" "28DIP600"
"74LS163" "16DIP300"
Aceasta semnific faptul c proprietatea utilizat ca ir de asociere este Value. De cate ori
se gsete valoarea, in campul PCB Footprint, se asociaz informaia de actualizare.

2.7.3 Verificarea respectrii regulilor de proiectare

(Design Rules Check)
Parcurge (Figura 8) desenele schemelor pentru a verifica existena conformitii cu
proiectarea de baz i a regulilor electrice. Erorile sunt semnalate pe schem cu DRC
markers (marcaje specifice programului) i se pstreaz i intr-un fiier raport. Cu dublu
click pe marcajul de eroare, se poate vizualiza textul aferent erorii sau avertizrii. Se pot
preciza condiiile de producere a erorilor: off-page connectors, etichete neconectate,
componente in afara gridului, pini, porturi neconectate, referine identice de component
i elemente de proiectare care sunt incompatibile cu produsul OrCAD SDT.

In concluzie, DRC este foarte util in pregtirea proiectului pentru utilizarea cu celelalte
instrumente. Semnaleaz dou categorii de inclcri ale regulilor electrice:
erori care trebuie corectate (error);
avertizarea asupra situaiilor care pot, sau nu, s fie acceptabile in proiect (warning).

Back Annotating
Se pot importa modificrile create de instrumente externe, cum ar fi de exemplu, aplicaia
PCB Layout. Capture utilizeaz un format simplu de fiier (swap) pentru a permite
schimbarea de pori, pini, modificarea referinelor componentelor. Dac utilitarul extern
creeaz un fiier back annotatate, acesta trebuie editat pentru a corespunde formatului de
fiiere swap. Back Annotate se utilizeaz dup ce s-a incheiat proiectarea schemei sau,
dup ce s-a fcut cablarea se pot face optimizri de trasee, de treceri, sau complexitate a
cablajului prin interschimbarea unor pori dintr-o capsul, pentru a avea certitudinea c
desenul schemei conine toate modificrile.

Formatul fiierelor swap

Este un fiier text ASCII (.SWP) care conine referine de componente noi i vechi. Un
fiier swap este creat de o alt aplicaie (Layout, de ex). Fiierul poate s conin
comentarii; orice text care se gsete dup ; este ignorat de Back Annotate. Fiecare linie
din fiier (in afara cazului in care este precedat de punct i virgul) este luat in
considerare. Elementele fiecrei linii pot fi separate de oricate spaii sau tab-uri. In
general, primul element al fiecrei linii, precizeaz tipul schimbului. Dac nu se
specific, se presupune c este schimbare de referin CHANGEREF. Celelalte tipuri de
swap sunt GATESWAP, PINSWAP i CHANGEPIN.
Exemplu de fiier swap:
CHANGEREF U1 U2; schimb referina lui U1 in U2
U1C U2C
GATESWAP U1 U2 ;schimb intre ele pe U1 cu U2
CHANGEPIN U7 1 2 ;schimb pinul 1 in 2
CHANGEPIN U5B "D1" "D0"
Trebuie reinut c dac de exemplu, schimbm (CHANGEPIN) pinul 1 in 2, se poate
intampla ca s mai existe un pin 2. De aceea, trebuie introdus inc o linie de comand
care s transforme actualul pin 2 in altceva.
Liniile de comand complete pentru a schimba intre ei pinii 1 i 2:
CHANGEPIN U8 1 2
CHANGEPIN U8 2 1
Cu excepia comenzii PINSWAP, comenzile dintr-un fiier swap sunt de tipul was/is (a
fost/este valorile vechi i cele noi, baza pentru actualizare).
Comanda PINSWAP acioneaz in afara strii prezente a pinului. Din acest motiv, se
pot derula pai intermediari, cum ar fi:
PINSWAP U1 1 2 :swap 1
PINSWAP U1 2 13 :swap 2
Dup procesarea celor dou linii, pinul care a fost 1, devine 2 iar cel care a fost 2, devine
13 i 13 devine 1 .

Pentru PINSWAP i CHANGEPIN, referina componentei trebuie specificat in fiierul

swap ca veche i nou. Interschimbrile de pini sunt valabile evident, pentru pinii de
acelai tip i form, ai aceleiai componente.

2.7.5 Netlist
Listele de conexiuni se genereaz in scopul de a putea comunica cu alte utilitare. Se poate
alege din mai mult de 30 de formate recunoscute industrial. Inainte de a crea lista de
conexiuni, proiectul trebuie s fie complet, numerotat i fr inclcri de reguli electrice.
In fereastra pentru setarea condiiilor de rulare a utilitarului, se specific formatul dorit i
numele fiierului corespunztor.

Rezoluia numelor de legturi

In desenele unui proiect, semnalelor li se pot aloca diferite nume. Totui, intr-o list de
conexiuni trebuie s lucrm cu unul singur pentru fiecare legtur. Dac Create Netlist
gsete mai multe nume, este ales cel cu prioritatea cea mai mare. Prioritatea este
determinat de sursa numelui ( ordonate de la mare la mic):
legturi cu nume;
nume de porturi ierarhice;
conectori de legtur intre pagini;
nume de obiecte de alimentare;
alias-uri;
nume generate de sistem;
Dac exist orice conflicte la oricare nivel de comparaie ( de exemplu dou elemente de
alimentare pe un bus), acestea se rezolv in conformitate cu regulile:
Dintre dou nume de legturi cu preceden egal, se alege ordinea alfabetic;
Dac legtura este un bus, aliasul asignat celui mai mare numr de membri ai acestuia,
are prioritatea mai mare;

Export i import de plane (designs ) ( File Export)

Pot fi exportate fie scheme, fie biblioteci.
Pentru a realiza acest lucru, trebuie :
1. S fie deschis proiectul care conine design-ul sau biblioteca de exportat (i se
selecteaz directorul care le conine).
2. Din fereastra corespunztoare comenzii Export, se alege EDIF sau DXF.
3. Trebuie specificat un nume i o cale pentru salvare.
4. Dac se folosete EDIF, trebuie selectat un fiier de configurare (. CFG)
Pentru a importa :
Se alege din fereastra de dialog : Pspice, EDIF sau Custom
Dac se utilizeaz Pspice, trebuie urmai paii:
- se localizeaz fiierul MSIM.ini
- se alege opiunea Translate Hierarchy i Consolidate all Schematic files into one Design
file
Dac se lucreaz cu EDIF sau Custom :
- trebuie localizat fiierul de configuraie corespunztor
- pentru Custom se alege translator-ul adecvat
Export i import de proprieti
Se folosete pentru a modifica proprietile componentelor i ale pinilor intr-o aplicaie
de tip spreadsheet, baz de date sau editor de texte. Intai se export proprietile intr-un

fiier de proprieti, care se editeaz cu utilitarul ales, dup care sunt importate
proprietile astfel editate.
Exportul de proprieti (View Export properties)
Se pot exporta proprieti dintr-o plan (design) sau dintr-o bibliotec. Din managerul
de proiect se deschide directorul cu scheme sau pagina care conine proprietile de
component care trebuiesc exportate, iar dac se export proprietile dintr-o bibliotec,
trebuiesc selectate componentele respective. Se mai specific numele fiierului (.EXP)
Editarea unui fiier de proprieti
Se poate face cu ajutorul unor utilitare de tip spreadsheet, text sau baze de date, cu
condiia ca acestea s nu converteasc Tab-urile in spaii. Exist cateva restricii cu
privire la editare:
nu trebuie schimbat sau tears prima linie ( este linia in care apare informaia Design
sau Library)
nu trebuie schimbate sau terse primele dou campuri din fiecare linie
nu trebuie schimbat secvena sau numrul de linii
dac se terge un camp dintr-o linie HEADER, trebuie terse i campurile
corespunztoare din liniile urmtoare
inand cont de aceste restricii se pot face urmtoarele modificri:
se pot aduga campuri unei linii HEADER i la liniile urmtoare (de exemplu, se
adaug o coloan). Aceasta adaug cu o valoare din acest camp, o proprietate
componentelor i/sau pinilor
se poate terge un camp din linia HEADER i urmtoarele (exemplu tergerea unei
coloane)
se terge valoarea unui camp. Aceasta reseteaz valoarea corespunztoare
tuturor componentelor i pinilor cu aceast proprietate .

2.7. 6 Crearea de rapoarte

Bill of Materials (Figura 9) i Cross Reference
Bill of Materials - genereaz lista materialelor folosite in schem.
Include file este un fiier suplimentar prin intermediul cruia se adaug informaii
suplimentare in lista de materiale.
' ' DESCRIPTIONPART ORDER CODE
'1K' Resistor . Watt 5% 10000111003
Prima coloan conine irul de asociere (match string) . Dac aceasta exist, in irul
pentru proprieti al componentei, ultimele dou coloane sunt alipite la sfaritul liniei
corespunztoare din lista de materiale.
Cross Reference creeaz un raport cu toate componentele cu referinele i numele lor.
Se poate cere ca raportul s conin i coordonatele componentelor.
De exemplu, dac in proiect se folosesc condensatoare de aceeai capacitate dar din
materiale diferite, se definete o proprietate utilizator Tensiune creia ii asignm
valorile de tensiune corespunztoare fiecrui tip de condensator. La anotare, se trece
{Value}{Tensiune} in campul proprietii Part Value.

Pspice A/D
PSpice A/D este un program care modeleaz comportamentul unui circuit (poate s
conin orice combinaie de dispozitive analogice sau digitale). Simularea poate s aib
loc pentru scheme digitale, analogice i/sau mixte. Este utilizat pentru testarea i rafinarea
schemei, nainte de implementarea fizic.

Faciliti:
PSpice A/D recunoate automat conexiunile A-to-D i D-to-A (trateaz tranziia dintre
tensiunile analogice i strile logice i invers), prelucrndu-le corespunztor prin
inserarea unor circuite de interfa i a elementelor de alimentare.
Poate realiza analize tranzitorii n curent continuu i alternativ, putndu-se astfel testa,
rspunsul circuitului la diferite valori de intrare.
Analiza parametric, Monte Carlo1 i de precizie/caz defavorabil se poate vedea
astfel, modificarea comportamentului circuitului, cu schimbarea valorii componentelor.
Analiza digital pentru temporizarea n cazul cel mai defavorabil, pentru a depista
problemele care pot s survin n situaia unei combinaii de transmisii lente i rapide.
PSpice2 A/D dispune de modele ai cror parametri pot fi modificai. Comportamentul
digital sau analogic poate fi modelat putndu-se descrie blocuri funcionale din circuit, cu
ajutorul unor expresii sau funcii matematice. Dup ncheierea simulrii, se afieaz
formele de und rezultate respectiv, se vizualizeaz comportamentul circuitului putnduse astfel verifica proiectul din punct de vedere funcional.
Analiza post-simulare presupune c exist posibilitatea de a aduga informaie de
reprezentat pe diagramele de timp, funcie de tipul de analiz desfurat. Cnd se
detecteaz erori (de setare i meninere, de hazard de temporizare), PSpice A/D afieaz
un mesaj ataat formei de und corespunztoare. Pentru a putea rula simularea este
nevoie s fie utilizate componente care pot fi simulate. Se vor utiliza deci componente
din bibliotecile PSpice care au proprietile:
- dispun de un model de simulare care conine descrierea comportamentului electric al
componentei; modelul poate fi descris intr-o bibliotec de modele, inclus in PSpice sau
inclus in componenta insi (valabil pentru unele component analogice).
- o componenta cu pinii modelai pentru a forma legturile electrice in proiect;
- o transformare din component de pe schem in declaraie netlist (list de conexiuni)
interpretabil de ctre PSpice A/D
Observaie:
Conectorii sunt componente care nu iau parte la simulare, fiind destinai doar pentru
implementarea fizic.

Biblioteca de modele
O bibliotec de modele este un fiier care conine definiiile electrice ale uneia sau mai
multor componente. Informaiile coninute n aceste modele sunt utilizate pentru a
determina modul n care componentele vor reaciona la diferii stimuli. Conine un numr
foarte mare de modele ale unor dispozitive analogice i/sau digitale.
Aceste definiii iau forma:
unui set de parametri model care definesc comportamentul unei componente, sau
lista de conexiuni ntr-un subcircuit (numit uzual macromodel i este analog unui apel
de procedur ntr-un limbaj de programare) aceasta descrie structura i funciile
componentei, prin interconectarea cu alte componente i primitive.
Caracteristicile de baz ale unui model digital complet:
comportamentul funcional descris de primitivele la nivel de poart
comportamentul de I/O descris de modelul de I/O, subcircuitele de interfa i
alimentrile legate de o anumit familie logic i
comportamentul temporal - descris de unul sau mai multe modele de temporizare,
primitive de ntrziere pin-la-pin sau primitive de control al restriciilor.

Extensia fiierelor cu modele este LIB.

Pregtirea simulrii n Capture

n primul rnd, trebuie desenat schema cu componente, valorile lor, legturile ntre ele
i eventual dac este cazul, precizarea altor proprieti.
se definesc formele de und de intrare (stimulii).
se activeaz unul sau mai multe tipuri de analiz.
se marcheaz punctele din schem n care se dorete vizualizarea rezultatelor

Editorul de stimuli (Stimulus Editor)

Permite definirea formei semnalelor cu variaie n timp utilizate pentru testarea
rspunsului circuitului pe durata simulrii (numite stimuli).
Cu ajutorul editorului de stimuli se pot defini:
stimuli analogici sinusoidali, impuls, lineari, etc;
stimuli digitali care pot fi: semnale de tact, tipuri complexe de impulsuri i secvene de
bus. Editarea se face prin click pe axa timpului, n punctele care corespund valorilor de
intrare dorite la tranziii.

Fiierul stimul
Conine definirea semnalelor n timp i se pot genera:
manual, cu un editor de texte standard extensia STM
automat, utiliznd editorul de stimuli genereaz un fiier cu extensia STL
Nu toate definirile de stimuli necesit crearea unui fiier.

Fiierul include
Definit de utilizator i conine :
comenzi PSpice, si comentarii text suplimentare, care dorim s apar n fiierul de ieire
PSpice. Au extensia .INC i pot fi generate cu orice editor de text.

Editorul de modele (Model Editor)

Este un extractor de modele care genereaz definiii de modele pe care PSpice A/D le
utilizeaz n timpul simulrii. Acest editor necesit informaii despre dispozitive, gsite n
cataloage.
Faciliti:
Exist o mare varietate de modele care adaug flexibilitate simulrii;
Se genereaz automat componente OrCAD Capture/Capture CIS corespunztoare
modelelor create de Editorul de modele. Genereaz simboluri pentru dispozitivele
analogice, digitale sau mixte (primitive i macromodele).

Fiierele generate n Capture sunt:

fiierul netlist (nume_proiect.net) n acest fiier apar numele dispozitivelor, valorile
acestora i modul n care sunt conectate ntre ele i
fiierul circuit (nume_proiect.cir) conine comenzile care descriu modul de derulare al
simulrii.
Fiiere generate de PSpice A/D
Dup citirea fiierului circuit, netlist, a bibliotecilor de modele i a oricror altor intrri,
PSpice A/D pornete simularea. Pe msur ce aceasta evolueaz, rezultatele se salveaz
n dou fiiere: unul de date i unul rezultat PSpice.
Fiierul de date diagram de timp (Waveform) conine rezultatele simulrii afiabile ntro form grafic. PSpice A/D l citete automat i afieaz forma de variaie n timp care
reflect rspunsul circuitului n punctele marcate (legturi, pini, componente) pe schem.

Dup ce PSpice A/D a citit fiierul de date i afieaz setul de rezultate iniiale, se mai pot
aduga diagrame de timp, analiza datelor putndu-se face post-simulare.
Fiierul rezultat PSpice (output file extensie .out) este un fiier text ASCII.

Definirea stimulilor
Pentru simularea circuitului este necesar s se conecteze una sau mai multe surse pentru
componente care descriu semnalul de intrare la care circuitul trebuie s rspund.
Bibliotecile OrCAD furnizeaz mai multe componente surs. Acestea
depind de:
Tipul analizei de rulat;
Conectarea la partea analogic sau digital a circuitului i
Modul n care se dorete definirea stimulului: utiliznd Stimulus
Editor, un fiier sau prin definirea valorilor proprietilor componentei.

a. Stimuli analogici
Includ att sursele de curent ct i pe cele de tensiune. Se pot utiliza pentru a
defini orice tip de semnal cu variaie n timp. Pentru specificarea semnalului
se folosete editorul de stimuli.
b. Stimuli digitali: DIGSTIM necesit utilizarea editorului de stimuli pentru
definirea semnalului de intrare.

Utilizarea componentelor FILESTIM

n plus fa de DIGSTIMn, specificaiile stimulului se fac ntr-un fiier extern.
FILENAME reprezentnd numele fiierului care conine specificaiile stimulilor, iar
SIGNAME numele semnalului de ieire.
De exemplu, FILESTIMn, poate fi folosit pentru resetarea unui bistabil:
Setarea stimulului RESET
Dorim s-l setm n aa fel nct s reseteze bistabilul dup 40ns.
Se creeaz un fiier stimul RESET.STM, care conine:
Reset
0ns 1
40ns 0
Linia de nceput conine numele tuturor semnalelor descrise n fiier. n acest caz, avem
unul singur. Celelalte linii sunt ieirile tranziiilor de stare corespunztoare semnalelor din
header. Proprietatea FILENAME a lui U2 se completeaz cu numele fiierului care
conine descrierea semnalului (RESET.STM). Etichetei de pe firul care leag U2 cu pinul
de CLR al bistabilului, i se d acelai nume Reset (ca i n fiier) i astfel proprietatea
SIGNAME se poate lsa nedefinit. n meniul Edit Simulation Settings, fiierul
RESET.STM se trece ca i fiier include.

Temporizarea pentru cazul cel mai defavorabil

Proiectanii trebuie s asigure funcionalitatea produsului lor aa c trebuie
s in cont de faptul c una sau mai multe variante ale aceluiai tip de
component utilizate n schem, pot s aib ntrzieri de propagare oriunde
n domeniul specificat. PSpice A/D dispune i de opiunea de
simulare pentru cazul cel mai defavorabil. n aceast situaie,
simularea se deruleaz dup anumite tipare, ceea ce permite localizarea

problemelor de temporizare n prezena restriciilor impuse de un anumit

stimul.
Pentru a face analiza n cazul cel mai defavorabil, din fereastra Simulation
Settings, se alege
Options i se selecteaz Gate-level Simulation. Pentru Timing Mode, se
specific Worst-case
(min/max), iar bistabilii se iniializeaz cu X. Default I/O level for A/D
interfaces 1.
Metodologia
Combinarea toleranelor componentelor i a rspunsului funcional al
circuitului la un anumit
stimul, reprezint o problem pentru proiectant. Trebuie, ca la final, toate
circuitele s lucreze
corect. Sistemele bine proiectate, au un nalt grad de imunitate fa de
efectele combinaiilor fcute ntre diferitele tolerane ale componentelor
individuale.
Simularea logic pentru cazul cel mai defavorabil, ajut la depistarea
problemelor de proiectare,
care apar n funcie de natura stimulului aplicat.
Cea mai productiv cale de definire a unui stimul este aceea de utilizare a
testrii funcionale i
anume: un stimul desemnat s opereze asupra schemei ntr-o manier
normal, verificnd astfel
toate trsturile importante, n combinaie cu un set de date practice.
Metodologia de simulare n timp, trebuie s includ paii:
specificarea clar a caracteristicilor ntrzierilor pe dispozitiv.
specificarea funcional a comportamentului circuitului, inclusiv strile sau
condiiile de
"indiferent" (X)
un set de stimuli desemnat s verifice funcionarea schemei n ansamblu.
O strategie de verificare uzual este, identificarea pas-cu-pas a seciunilor din
schem care
trebuie ncercate cu un anumit sub-set de stimuli, urmat de verificarea
rspunsului acesteia n
condiiile date.
Aceast faz trebuie derulat n condiii normale de simulare (nu worst-case),
cu ntrzierile
tipice ale elementelor. Metrica de baz n aceast situaie, este dat de
rspunsul de stare al
schemei. De remarcat c, acest rspuns const, n cele mai multe cazuri, din
stri definite (nu
conine X).
A doua faz, este simularea pentru cazul cel mai defavorabil, cu aplicarea
stimulilor funcionali
coreci i compararea rspunsurilor (normal caz defavorabil). Se cerceteaz
diferenele n puncte de observare primare (ieirile circuitului, variabile de
stare interne), n special n cele cu stare X, pentru a determina cauzele
apariiei lor.
Pornind din aceste puncte, se folosete analizorul de forme de und i
schema circuitului, pentru

a determina punctul n care a aprut problema. e pornete de la ieire spre

intrare, urmrind
legturile.
Dup identificarea cilor i cunoscnd temporizarea relativ a acestora, se
poate:
modifica stimulul ( n cazul unui hazard simplu de convergen), pentru a
rearanja
temporizarea relativ a semnalelor implicate.
schimba una sau ambele ci de ntrziere, pentru a rearanja temporizarea
relativ, adugnd
sau eliminnd logic sau, prin nlocuirea componentelor cu altele de acelai
tip dar, cu alte
caracteristici de ntrziere.
n cazul hazardului cu ambiguitate cumulativ, cea mai probabil soluie este
de a scurta calea
implicat. Se poate realiza n dou moduri:
prin adugarea unui punct de sincronizare, un bistabil de exemplu sau,
trecerea semnalului
cu dubii printr-o poart cu un semnal de clock (nainte s ajung s aib
durate care nu mai
pot fi controlate).

REGULI DE PROIECTARE A SCHEMELOR DE CABLAJ

Proiectarea schemei de cablaj reprezint o etap la fel de important
pentru fiabilitatea plcii, ca i etapa de realizare propriu-zis. Pentru ca
performanele impuse prin proiectare s nu intre n contradicie cu cele
tehnologice, este necesar o foarte bun cunoatere a tehnologiei n
care se vor realiza plachetele.
n proiectarea cablajului imprimat, se parcurg etapele:
desenarea schemei electrice;
obinerea listei de legturi;
alegerea dimensiunilor plachetei i amplasarea componentelor pe
aceasta;
proiectarea geometriei cablajului imprimat.
Este de preferat s se deseneze schemele electrice pe formate
standardizate, cum este A4 de exemplu. Acest format este suficient ca
s nu se obin o divizare excesiv a schemelor complexe i, n plus,
este comod n manipulare. n cazul n care anumite
module necesit spaiu mai mare, se va desena schema pe mai multe
pagini de format A3. Pentru o citire i urmrire mai uoar, se folosete
caroiajul (paginile sunt mprite n linii notate cu litere A, B, C, etc.;
i coloane numerotate de la 1 la 8 pentru prima pagin, 9 la 16,
urmtoarea, etc.). n vederea realizrii cablajului, trebuie figurate toate
cuplele i conectorii prin care placheta se leag cu alte module. De
asemenea, se vor nota i numerota punctele de reglaj i cele de test.
n funcie de modul de realizare a traseelor se mpart n:

a. Tehnologii substractive constau in inlturarea unor poriuni depuse iniial pe

plachet, operaie care se realizeaz prin metode chimice (corodare), frezare mecanic
sau cu raze laser.
Aceste tehnologii permit obinerea plachetelor multistrat (pan la 7 straturi), cu guri
metalizate. Se caracterizeaz prin fiabilitate mare i densitate bun a componentelor.
Dezavantajul const in pierderea cuprului depus iniial (din zonele in care nu este
necesar), prin indeprtare.
Etapele tehnologice pentru obinerea circuitelor imprimate dublu strat cu guri
metalizate:- pe baza informaiilor obinute din prelucrarea pe calculator (schem de
cablaj, de gurire), se obine un film model (listare pe foto-plottere).
- operaia de gurire se realizeaz cu ajutorul unor maini de gurit in coordonate.
Acestea sunt dispozitive de mare precizie i sunt prevzute cu mai multe capete de
gurire care lucreaz in paralel.
- operaia de metalizare a gurilor presupune depunerea de cupru printr-o succesiune de
operaii fizico-chimice i electrochimice;
- imaginea cablajului se transpune de pe film pe plachet. Folia se aplic pe ambele fee
ale plachetei, peste care se suprapun filmele cu imaginea pozitiv a plachetei. Dup
iluminare, developare i uscare, placatul rmane acoperit de fotorezistul care a
polimerizat in zonele desemnate, pentru a nu conine trasee.
Se face apoi o depunere electrochimic a unui strat de staniu-plumb pe suprafaa
traseelor, pastilelor i pereii interiori ai gurilor metalizate - cu rol de protecie in timpul
corodrii. In final, se inltur stratul de fotorezist polimerizat.
- Urmeaz operaia de depunere electrochimic de aliaje de metale pe conectori,
n situaia n care avem de-a face cu plci fr guri metalizate, transferarea imaginii pe
plac se face prin procedeu fotografic cu fotorezist lichid, Fotorezistul nepolimerizat se
nltur prin splare. Un alt procedeu este cel serigrafic (pentru serii mai mari) situaie n
care se utilizeaz site foarte fine din oel sau mtase. Sita de lucru se obine cu ajutorul
filmului cu imaginea pozitiv a plachetei. Sita reprezint negativul cablajului (matria).
Prin zonele neobturate ale sitei se pulverizeaz vopsele speciale. Corodarea se realizeaz
ntr-o soluie de clorur feric. Traseele se protejeaz mpotriva factorilor climatici prin
aplicarea unor lacuri speciale.

CREAREA UNEI LISTE DE CONEXIUNI PENTRU LAYOUT

Dup editarea i procesarea schemei, se poate trece la crearea listei
de conexiuni n
format compatibil cu Layout. Pentru aceasta, se trece prin urmtorii
pai:
1. Din meniul Tools, se alege Create Netlist i din fereastra
corespunztoare, opiunea
Layout.
2. Este important ca la Combined Property String s fie menionat
{PCB Footprint}
3. Se specific un nume pentru fiierul .MNL
Fazele tipice ale proiectrii unui cablaj imprimat sunt:
- schema la nivel de plac
- plasarea componentelor
- plasarea traseelor de cablaj

- post procesarea
- comunicarea inter-instrumente (utilitare)
Utiliznd un instrument de desenare, cum ar fi Capture, se genereaz
lista de conexiuni compatibil Layout, care include reguli de proiectare
prestabilite pentru plasarea logic i rutare. Aceasta permite
specificarea unor reguli critice de proiectare la nivel de schem cum ar
fi: locaiile componentelor, criterii de spaiere ntre legturi, informaii
despre grupuri de componente, limea legturilor i straturile de
cablare.

COMUNICAREA INTER-INSTRUMENTE

Poate comunica interactiv cu Capture i Express. Tot prin intermediul

acestei
comunicri, se pot transmite informaii actualizate despre schem
ctre Layout, n
oricare faz a procesului de proiectare. Se poate face actualizarea
referinelor dinspre Layout spre Capture sau Express. ( Back
annotate)
Pentru a facilita analiza proiectului (schemei), se pot selecta semnale
n Capture care vor fi evideniate n Layout i invers.

DESCHIDEREA UNEI PLANE (DESIGN)

Se poate deschide o plan nou sau una existent. Cnd se creeaz o

schem a unei
plci, Layout cere precizarea unei machete (template) i a unui fiier
netlist. Fiierul netlist, descrie componentele i interconexiunile dintre
ele.
Macheta pentru plac (nume.TPL) conine conturul i regulile de
desenare ale acesteia din machetele de tehnologie implicite (default)
ale Layout DEFAULT.TCH. n cazul n care nu dorim s utilizm
machetele existente, se pot crea machete utilizator.
Fiierul netlist conine:
- numele footprint (caracteristici fizice)
- ncapsularea electric
- nume de legturi
- pinul component pentru fiecare legtur
- legtur, pin i proprieti de componente

MANAGERUL DE BIBLIOTECI
Este folosit pentru a vizualiza, creea sau edita footprint-urile i
bibliotecile aferente
acestora. Fereastra managerului este mprit n dou : fereastra
managerului de
biblioteci i editorul de footprints.
1. Route Sweep este utilizat pentru a vizualiza setrile (dimensiunea
ferestrei de

rutare, procentul de suprapunere, direcia antrenrii [sweep]) pentru

cele ase
direcii principale de antrenare (sweep).
2. Route Pass afieaz strategiile i algoritmii de rutare.
3. Route Layer (Stratul de rutare) se folosete pentru a vedea dac un
anumit strat
este activat (enabled) pentru rutare.
4. Route Spacing conine diferitele criterii de spaiere de la traseu la
traseu, traseutrecere (via), traseu-pad, via-via, via-pad, pad-pad pe
care Layout le utilizeaz la rutare i verificarea DRC
5. Obstacles se pot vizualiza i edita obstacolele, inclusiv desene de
ansamblu, mti de lipire, zonele de umplere cu Cupru i contururile
plcii.

CREAREA I EDITAREA OBSTACOLELOR

Layout folosete obstacolele pentru a restriciona plasarea

componentelor i a traseelor pe plac. Cele mai uzuale sunt: contururi
de plac, zonele de cupru, contururi pentru inserii i plasarea de
contururi.
-- Cnd se creeaz un tip de obstacol care prin definiie este o arie
(suprafa) cum ar fi: plasarea conturului pentru zona de umplere cu
cupru, Layout ncepe automat
formarea unei zone nchise, imediat dup inserarea primului col.
-- Cnd se creeaz un obstacol care este o linie, se trage cursorul
pentru a desena linia i cu click pe butonul din stnga, se oprete
desenarea i se alege End Command (din meniul care se deschide cu
click pe butonul din dreapta al mouse-ului)
Anti-copper zon liber n interiorul unei zone de umplere cu cupru;
Board outline linie care definete marginea plcii, pentru rutare i
plasare. Exist
doar un singur contur pe o plac i trebuie s fie pe toate straturile
(Global layer)
Copper area este o zon de umplere cu cupru care se poate folosi
pentru eliminarea zgomotelor, eliminarea cldurii sau ca barier de
rutare. Poate fi asignat unei legturi sau unui pin i nu afecteaz
plasarea ( haura se poate realiza cu linii sau plin -solid).
Copper pour zon de umplere cu cupru care figureaz faptul c
exist automat spaiu n jurul traseelor i pad-urilor.
Obstacle Layer specific stratul pe care urmeaz s fie aezat.

Fanout
Este un proces de rutare a unui dispozitiv cu montare pe suprafa
(SMD) pad la via,
astfel nct padul s poat s fie rutat ctre alte straturi. Pentru paduri
de mas i

alimentare, fanout este ataat unui plan de mas sau alimentare, prin
folosirea unui
thermal relief (Figura 5 metod de a conecta un pad la o zon de cupru
mai ntins, n timp ce este minimizat cantitatea de cupru disponibil
pentru conducerea cldurii n timpul procesului de lipire, prin lsarea
unui inel de cupru n jurul padului ). Un fanout total pentru plac ofer
o probabilitate mai mare pentru ca ruterul s ncheie dirijarea
semnalului pentru scheme SMD multistrat. Spre deosebire de rutarea
alimentrilor, nu este neaprat nevoie s se implementeze fanout
pentru toate padurile, deoarece ruterul poate ruta de regul cu succes
acele paduri pentru care nu poate plasa o trecere fanout. Se poate face
automat i manual (Fanout Settings)
GENERAREA INTERACTIV A PUNCTELOR DE TEST
Se poate face pe durata rutrii manuale. Deoarece mai multe treceri
pot fi definite ca
puncte de test, celor crora li se va atribui un punct de test, li se poate
schimba forma pentru a le distinge de cele obinuite.
Pentru a le genera:
Se alege butonul spreadsheet i apoi Padstacks. Trebuie aleas o
trecere nedefinit
(undefined via) i editate proprietile respectiv, se precizeaz c va fi
utilizat ca punct de test (Use For Test Point) i se definesc: forma i
dimensiunile. Se alege (n mod de rutare manual) un nume de
conexiune cruia vrem s-i adugm punct de test, se ruteaz pn la
locaia punctului de test, se adaug un vertex i apoi Add Test Point iar
Layout va plasa trecerea i o va marca "TP".

DOCUMENTAREA DIMENSIUNILOR PLCII

Instrumentele de msurare a dimensiunilor, pot crea obiecte de

dimensionare complete. Avem 2 tipuri de dimensiuni: relative si
absolute.
Plot Output File name indic extensiile numelor de fiiere asignate
fiierelor de
ieire
Batch Enabled indic dac fiierul de ieire este generat sau nu,

pentru stratul
respectiv
Device afieaz numele dispozitivului destinaie. Layout poate s
fac listare
direct sau ieire spre fiier Gerber, Extended Gerber, DXF.
Shift afieaz necesitile de mutare, rotire, imagine n oglind sau
de scar de
reprezentare