Documente Academic
Documente Profesional
Documente Cultură
RAM
VCC
INTR
MN
NMI
RQ/GT0
RQ/GT1
READY
RST
TEST
S0
S1
S2
BHE
LOCK
QS0
QS1
RD
VDD
38
37
36
35
BUS EXTERNO
DE DATOS
A12
4K X 8
ROM 3
ROM 2
READY
(RAM)
V/L
ROM 1
BHE/8-16
A15
U24B
3
A8-A15
REFEN
CS
26
27
28
CS
74LS04
34
29
25
24
32
RAM_21821
2
3
4
5
6
7
8
9
GENERADOR DE RELOJ
U10A
15
1
13
4
6
11
RES
C5
A14
A13
RES
RES
RESET
D1
DIODE
1
19
5
10
READY
RESET
CONTROLADOR BUS
OSC
X1
X2
19
3
18
ASYNC
CSYNC
F/C
RDY1
RDY2
RES
2
6
15
1
S0
S1
S2
AIOW
AMW
IOR
IOW
CLK
AEN
CEN
IOB
MRD
MWT
ALE
DEN
DT/R
INTA
MC/PD
8284
VCC
A15
RES
READY
(RAM)
VCC
EFI
CLK
PCLK
12
17
16
AEN1
AEN2
8
2
14
Y1
ZTA
RES
A12
A0
A1
A2
A3
A4
A5
A6
A7
B0
B1
B2
B3
B4
B5
B6
B7
18
17
16
15
14
13
12
11
DIR
G
ROM CS
3
1
2
3
VCC
6
4
5
U22A
XA16
XA17
1
2
XA18
XA19
4
5
A
B
C
G1
G2A
G2B
2764
15
14
13
12
11
10
9
7
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
U15
VCC
15
1
2
3
11
5
4
74LS22
74LS138
74LS245
12
8
CS
Decodificador de direcciones
PIC
12
14
13
U18A
Decodificador
13
11
18
19
20
21
22
23
24
25
7
9
5
16
4
14
17
27
26
3
2
1
8288
IR0
IR1
IR2
IR3
IR4
IR5
IR6
IR7
A0
INTA
RD
WR
CS
D0
D1
D2
D3
D4
D5
D6
D7
CAS0
CAS1
CAS2
SP/EN
INT
11
10
9
8
7
6
5
4
1
XA5
XA6
XA7
CPUBUSON
XA8
XA9
12
13
15
1
2
3
6
4
5
A
B
C
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
G1
G2A
G2B
15
14
13
12
11
10
9
7
16
2
U18B
74LS32
4
6
5
NC
WR
74LS138
74LS32
16
17
DMA
32
33
34
35
37
38
39
40
12
19
18
17
16
8259A
B
VCC
VCC
9
19
1
8
18
2
2
7406/SO
CLK
CLR
DS
G
OE
SE
S/P
QH'
VCC
4
16
5
15
6
14
7
13
A/QA
B/QB
C/QC
D/QD
E/QE
F/QF
G/QG
H/QH
PA0-PA7
A8
RES
A7
U8B
PPI
PA0-PA7
34
33
32
31
30
29
28
27
9
8
LS74
74LS322
7407
A9
LS175
A10
LS175
C4
C3
35
5
36
6
PA0
PA1
PA2
PA3
PA4
PA5
PA6
PA7
A0
A1
PB0
PB1
PB2
PB3
PB4
PB5
PB6
PB7
RESET
RD
WR
CS
PC0
PC1
PC2
PC3
PC4
PC5
PC6
PC7
C2
CONECTORES
D
,
U8A
7407
TECLADO
o
o
o
o
o
D0
D1
D2
D3
D4
D5
D6
D7
4
3
2
1
40
39
38
37
18
19
20
21
22
23
24
25
14
15
16
17
13
12
11
10
A4
PTI
VCC
19
20
11
14
16
9
15
18
22
23
21
A0
A1
G0
G1
G2
CLK0
CLK1
CLK2
RD
WR
CS
OUT0
OUT1
OUT2
D0
D1
D2
D3
D4
D5
D6
D7
P
D LS24 Q
10
13
17
8
7
6
5
4
3
2
1
.
BUS EXTERNO DE DATOS
11
U9A
D0
D1
'
75477
12
3
17
ADAPT TECLADO
A6
Q0
Q1
Q2
Q3
10
9
7
6
RD
RD1
RD2
WR
WR1
WR2
VCC
74LS670
A0
A1
A2
A3
A4
A5
A6
A7
DB0
DB1
DB2
DB3
DB4
DB5
DB6
DB7
CLK
DRQ0
DRQ1
DRQ2
DRQ3
EOP
HLDA
IOR
IOW
READY
RESET
VX
CS
DAK0
DAK1
DAK2
DAK3
MEMR
MEMW
AEN
ASTB
HRQ
30
29
28
27
26
23
22
21
25
24
14
15
U13
3
4
7
8
13
14
17
18
11
1
3
4
D0
D1
D2
D3
D4
D5
D6
D7
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
2
5
6
9
12
15
16
19
LE
OE
74LS373
9
8
10
U11
2
4
6
8
11
13
15
17
8237A
U16A
LS24a
D0
D1
D2
D3
1
19
A1
A2
A3
A4
A5
A6
A7
A8
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
18
16
14
12
9
7
5
3
PC0-PC3
36
7
1
2
6
13
5
11
VCC
CS
CS
CS
VCC
U23
A11
CS
8088MIN
3
7
D0
D1
D2
D3
D4
D5
D6
D7
CS
U21A
8755 EPROM
ROM 0
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A16/S3
A17/S4
A18/S5
A19/S6
U24A
74LS04
IO/M
WE
OE
ALE
READY
GND
18
33
17
31
30
22
21
23
CLK
ROM 4
ALE
IO/M
IOR
IOW
READY
RD
RST
PG/CE1
CE2
19
A8
A9
A10
A11
A12
A13
A14
A15
ROM 5
ADO-AD7
11
7
8
10
9
4
1
2
PUERTA B
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
8
7
6
5
4
3
2
39
CLK
VCC
32
33
34
35
36
37
38
39
UCP MICROPROCESADOR
16
15
14
13
12
11
10
9
BUS EXTERNO
DE DIRECCIONES
PB0
PB1
PB2
PB3
PB4
PB5
PB6
PB7
PUERTA A
A8
A9
A10
24
25
26
27
28
29
30
31
Vcc
Vss
PA0
PA1
PA2
PA3
PA4
PA5
PA6
PA7
21
22
23
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
12
13
14
15
16
17
18
19
U19
1OE
2OE
VCC
74LS244
74LS04
A2
A1
A3
A5
o
o
o
o
75477
8253
C1
CAPACITOR
AND
RES
VCC
ALTAVOZ
8255
Title
DIAGRAMA ESQUEMATICO DEL 8080 MODO MINIMO Y SUS PERIFERICOS
Size
A3
Date:
5
Document Number
HALLASI HUALLPA, PORTELLA COAGUILA, CHECYA APAZA
Wednesday, June 01, 2011
Sheet
1
of
Rev
1