Documente Academic
Documente Profesional
Documente Cultură
BPC l6dsv
BPC l6dsv
Dac pn acum am tratat porile logice ca fiind pura implementare a unor funcii booleene
dependente de anumite variabile de intrare i nu am considerat posibilitatea ca variabilele de intrare
s poat fi de mai multe tipuri, ne vom concentra n continuare pe aceast idee. Variabilele
booleene pot fi de dou tipuri: date sau variabile de control. Variabilele de control vor restriciona
fluxul de date din circuitul logic. Mai jos este ilustrat un exemplu simplu, pentru un circuit cu o
variabil de control, o intrare de date i o ieire:
Specificaiile funcionale informale ale circuitului logic sunt: Dac variabila de control este
1, atunci ieirea circuitului copie intrarea, altfel ieirea va fi 0. Cu alte cuvinte, circuitul fie permite
propagarea semnalului nemodificat de la intrare pn la ieire, fie l blocheaz i totul depinde de
variabila de control. Implementarea circuitului este extrem de simpl deoarece acesta const ntro simpl poart AND:
85
A
0
0
1
1
0
0
1
1
B
0
1
0
1
0
1
0
1
R
0
0
1
1
0
1
0
1
Am observat n cadrul primului exemplu c o poart logic AND poate fi folosit pentru a
bloca propagarea unui semnal i putem merge pe aceast idee n selecia intrrii de date prin
inversarea intrrii de control astfel nct atunci cnd C este 0 se va propaga semnalul de la intrarea
A, iar semnalul de la intrarea B va fi blocat i invers. Putem implementa circuitul folosind doua
pori AND i un invertor:
n acest caz, circuitul obinut va avea dou ieiri i . Pentru a obine un circuit cu o
singur ieire R ne vom folosi de elementul neutru la adunare din algebra boolean + 0 = i
vom introduce cele dou ieiri ntr-o poart OR, astfel:
86
Circuitul obinut poart denumirea de multiplexor i vom vedea mai trziu c este unul
dintre cele mai folositoare circuite logice.
87
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
1
Inspectnd tabelul de adevr i schema logic putem obine uor formula funciei reprezentate:
= + + + +
Astfel, putem construi schema logic echivalent folosind 5 pori AND cu 3 intrri i o poart OR
cu 5 intrri. Oricum, putem reprezenta schema logic ntr-o form generalizat care s conin
toate cele 8 pori AND cu 3 intrri:
88
89
1.1.
Poarta SAU
y=b
OR
x=0/1
masca
90
b/1
Poarta I
y=b
OR
AND
Tabelul de adevr:
0
1
x=0/1
masca
91
0/b
Poarta XOR
y=b
Tabelul de adevr:
0
1
b/NOTb
XOR
x=0/1
masca
92
y=b
Tabelul de adevr:
x=0/1
0
1
93
HZ/b
cu = {
2
+1
2
94
Codificarea Gray
Cod Gray
00
01
11
10
Cod binar
000
001
010
011
100
101
110
111
Cod Gray
000
001
011
010
110
111
101
100
Cod binar
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
Cod Gray
0000
0001
0011
0010
0110
0111
0101
0100
1100
1101
1111
1110
1010
1011
1001
1000
Numrul de vecini ai unei csue este egal cu numrul variabilelor de intrare. Csuele sunt
considerate vecine doar pe orizontal i vertical. Nu sunt vecine dou csue pe diagonal.
Pentru a stabili toate csuele vecine, diagrama V-K trebuie privit rotit n jurul axelor vertical
i orizontal dar i pliat.
95
00
01
11
10
00
01
11
10
() = ()
() = ()
() = ()
() = ()
() = ()
() = ()
() = ()
() = ()
12
13
15
14
() = () () = () () = () () = ()
() = ()
() = ()
11
10
() = () () = ()
00
01
11
10
1
0
() = ()
() = ()
() = ()
() = ()
() = ()
() = ()
() = ()
() = ()
96
0
0
I
00
0
0
0
0
II 01
0
0
1
1
III 10
1
1
1
1
IV 11
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
1
0
1
1
0
1
0
0
1
0
0
1
1
0
97
00 01 11 10
I 00
II 01
IV 11
III 10
0
1
0
0
0
1
1
0
0
1
0
0
1
0
1
1
00 01
00
01
11
10
11 10
00 01 11 10
00
01
11
10
Variabilele de intrare care variaz n cadrul gruprii sunt haurate cu rou i se reduc.
Variabilele de intrare care sunt evaluate cu 1 logic n cadrul gruprii nu vor fi negate, iar
cele care sunt evaluate cu 0 vor fi negate. Variabilele de intrare vor fi legate prin I logic
(.), iar gruprile vor fi legate prin SAU logic (+).
0 0 0 0
1 0 1 0
0
0
1
1
0
=
2
0
00
01
11
10
0 1 1
1
1
0
11 10
0
0
1
1
0
1 0
=
1
0 + 1 0
01
00
0 0 0
1
1
0
00 01 11 10
00
01
11
10
98
0 1 0 0
0 1
1 1
1 0
= 0
=
3 2
Tabela conine dou grupri de cte un Tabela conine o grupare format din cele 4
element, localizate n cele dou coluri ptrele negre.
diagonal opuse.
10
00 01 11
00
01
11
10
00 01 11 10
00
01
11
10
1 0 0 0
0 0 1 0
0 1 0 1
1 1 1 1
= 3
2
1
0 +
3
2 1
0
= 2 0
Tabela conine o grupare format din cele 4 Tabela conine o grupare format din cele 4
ptrele negre localizate pe vertical pe ptrele negre localizate pe orizontal pe
marginile tabelei.
marginile tabelei.
00 01 11 10
00
01
11
10
00 01 11 10
00
01
11
10
99
0 0 0 1
1 0 1 1
= 2
0
=
2 0
10
00 01 11
00
01
11
10
Variabilele de intrare care variaz n cadrul gruprii sunt marcate cu rou i se reduc.
Variabilele de intrare care sunt evaluate cu 1 logic n cadrul gruprii vor fi negate, iar cele
care sunt evaluate cu 0 nu vor fi negate. Variabilele de intrare vor fi legate prin SAU logic
(+), iar gruprile vor fi legate prin I logic (.).
1 0 0 0
0 1 0 1
1 1 1 1
0 0 1 0
= (
3 + 2 + 1 + 0 ) (
2 + 0 ) (3 + 2 +
1 + 0 )
100
3.1.
Multiplexorul
I1
I0
MUX
I3
I2
I1
I0
2:1
4:1
0
1
0
1
1 0 3 2 1 0
0 0
0 0 - - 1 1
0
0
0 1 - 1
1
0
0
1 0 - 1
1
0
0
1 1
- - 1
1
MUX
8:1
S2 S1 S 0
S1 S 0
S0
0 1 0
0
0 1
0
1
1
MUX
I7
I6
I5
I4
I3
I2
I1
I0
2 1 0 7 6 5 4 3 2 1 0
0
0 0 0 - - - - - - 1
0
0 0 1 - - - - - 1
0
0 1 0 - - - - - 1
0
0 1 1 - - - - - 1
0
1 0 0 - - - - - 1
0
1 0 1 - - - - - 1
0
1 1 0 - - - - - 1
0
1 1 1
- - - - - - 1
101
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
MUX 2:1
MUX 4:1
MUX 8:1
= 0 1 + 0 0 ;
= 1 0 3 + 1 0 2 + 1 0 1 + 1 0 0;
= 2 1 0 7 + 2 1 0 6 + 2 1 0 5 + 2 1 0 4 + 2 1 0 3 + 2 1 0 2 +
2 1 0 1 + 2 1 0 0 ;
Circuitele MUX pot avea o intrare de validare. Funcionarea este neschimbat dac intrarea
de validare este activat. Dac intrarea de validare este inactiv ieirea multiplexorului este egal
cu 0 indiferent de valorile intrrilor de date (multiplexorul nu transmite la ieire nicio valoare
primit la intrare). n acest caz, ecuaiile se modific astfel:
MUX 2:1
MUX 4:1
MUX 8:1
= (0 1 + 0 0 );
= (1 0 3 + 1 0 2 + 1 0 1 + 1 0 0 );
= (2 1 0 7 + 2 1 0 6 + 2 1 0 5 + 2 1 0 4 + 2 1 0 3 + 2 1 0 2 +
2 1 0 1 + 2 1 0 0 );
MUX 2:1
102
Demultiplexorul
Demultiplexorul este o structur logic combinaional care selecteaz n funcie de codul binar
primit pe cele intrri de selecie una dintre cele 2 ieiri prin care va permite propagarea
semnalului de la unica intrare de date. Circuitele DMUX 1: 2 se comport similar cu
decodificatoarele pe n bii cu intrare de validare. Demultiplexorul implementeaz o structur de
tipul dac selecia este 0, atunci intrarea este conectat la ieirea 0 ; dac selecia este 1, atunci
intrarea este conectat la ieirea 1 n cazul = 2.
DMUX
1:4
Y3
Y2
Y1
Y0
S1 S 0
3.3.
I
0
1
0
1
0
1
0 0
1 1
0
1
0
1
3 = 1 0
2 = 1 0
1 =
1 0
0 = 1 0
0
1
Codificatorul prioritar
Codificatorul prioritar de 2 bii este un circuit logic combinaional cu 2 intrri i ieiri. Ieirea
copie codul binar al celei mai prioritare intrri active.
I7 I6 I5 I4 I3 I2 I1 I0
CDP 8:3
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
Y2 Y1 Y0
103
1
0
0
0
0
0
1
0
0
0
0
1
0
0
0
1
0
0
1
0
1
1
1
1
0
0
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
3.4.
Decodificatorul
0
0
0
0
1
1
1
1
I2 I1 I0
DCD 3:8
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0
0
0
0
Y7 Y6 Y5 Y4Y3 Y2 Y1 Y0
3.5.
Sumatorul
Sumatorul este un circuit logic combinaional cu mai multe ieiri care adun dou intrri
se date cu una de transport i genereaz o ieire de tip sum i una de tip transport.
Se dau dou numere binare = 1 0 i = 1 0. Sumarea celor dou numere
se face simultan n toate rangurile. Pentru rangul , =
0, 1 va fi necesar un circuit
combinaional similar cu cel din figura de mai jos:
SUMATOR
104
k-1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
1 00 01 11 10
0
0 0 1 0
1
0 1 1 1
1
00
01
11
10
00 01 11 10
0
1
1
0
0 1
1 0 0
= 1 +
( + + 1 )
= + 1 ( + )
3.6.
0
0
0
1
0
1
1
1
Semisumatorul
SEMISUMATOR
105
b
0
1
0
1
s
0
1
1
0
c
0
0
0
1
x
y
SEMISUMATOR
SEMISUMATOR
k-1
= 1
= + 1 ( + )
106
=
7
6 010
5
3 2
=
5
4 3 2 1 2 01
= 101 0 7 6 5 4
d)
e)
a)
b)
c)
107
= 11117 6
5
4
= 007
6
5 4 11
d)
e)
108
b)
c)
d)
e)
00
01
11
10
00
01
11
10
00
01
11
10
00
01
11
10
00
01
11
10
00 01 11 10
0 0 0 0
0 1 1 0
0 1 1 0
0 0 0 0
00 01 11 10
0 1 0 1
0 1 0 1
0 1 0 1
0 1 0 1
00 01 11 10
0 1 1 0
0 0 0 0
0 1 1 0
0 1 1 0
00 01 11 10
0 0
1 0
0 0
1 0
0 1
1
0
0
1
0
0
0
0
f)
g)
h)
i)
0
1
0
1
j)
1
1
1
1
00
01
11
10
00
01
11
10
00
01
11
10
00
01
11
10
00
01
11
10
00 01 11 10
0 1 1 0
0 1 1 0
0 1 1 0
0 1 1 0
00 01 11 10
1 0 0 1
0 1 1 0
0 0 0 0
1 0 0 1
00 01 11 10
1 0
0 1
0 0
0 0
0 1
0
0
0
0
0
0
1
1
0
1
1
0
1
0
0
1
0
1
0
0
1
0
109
0
0
0
1
c)
d)
e)
110
f)
g)
h)
111
i)
j)
112
(3 , 2 , 1 , 0 ) = 1 (1,2,6,8,10,11,15);
(2 , 1 , 0 ) = 1 (1,3,4);
(3 , 2 , 1 , 0 ) = 1 (4,5,8,9,10,12,13);
(3 , 2 , 1 , 0 ) = 1 (0,1,2,4) + (3,5,10);
(3 , 2 , 1 , 0 ) = 0 (1,3,4,6,9,11,12,14);
(3 , 2 , 1 , 0 ) = 0 (2,3,4,5,8,9,14,15);
(3 , 2 , 1 , 0 ) = 1 (2,3,6,7,8,9,12,13);
(3 , 2 , 1 , 0 ) = 0 (0,1,4,5,10,11,14,15);
(3 , 2 , 1 , 0 ) = 1 (0,4,8,12);
(3 , 2 , 1 , 0 ) = 1 (3,7,11,15);
(3 , 2 , 1 , 0 ) = 0 (4,5,6,7,8,9,10,11);
(3 , 2 , 1 , 0 ) = 1 (0,2,7,9) + (3,8,10);
(3 , 2 , 1 , 0 ) = 1 (1,4,11,14) + (3,6,9,12);
(3 , 2 , 1 , 0 ) = 1 (2,4,7,8,13,14) + (0,5,6,10,12,15).
(2 , 1 , 0 ) = 1 (1,3,4);
(2 , 1 , 0 ) = 0 (0,1,2,3).
a) (3 , 2 , 1 , 0 ) = 1 (1,2,6,8,10,11,15);
00
01
11
10
Se obin gruprile
=
;
=
;
= ;
=
.
00
01
11
10
0
0
0
1
1
0
0
0
0
0
1
1
1
1
0
1
rezultnd c = 1 + 2 + 3 + 4 =
+
+ +
.
b) (2 , 1 , 0 ) = 1 (1,3,4);
113
c) (3 , 2 , 1 , 0 ) = 1 (4,5,8,9,10,12,13);
d) (3 , 2 , 1 , 0 ) = 1 (0,1,2,4) + (3,5,10);
114
e) (3 , 2 , 1 , 0 ) = 0 (1,3,4,6,9,11,12,14);
f) (3 , 2 , 1 , 0 ) = 0 (2,3,4,5,8,9,14,15);
115
g) (3 , 2 , 1 , 0 ) = 1 (2,3,6,7,8,9,12,13);
h) (3 , 2 , 1 , 0 ) = 0 (0,1,4,5,10,11,14,15);
116
i) (3 , 2 , 1 , 0 ) = 1 (0,4,8,12);
j) (3 , 2 , 1 , 0 ) = 1 (3,7,11,15);
117
k) (3 , 2 , 1 , 0 ) = 0 (4,5,6,7,8,9,10,11);
l) (3 , 2 , 1 , 0 ) = 1 (0,2,7,9) + (3,8,10);
118
m) (3 , 2 , 1 , 0 ) = 1 (1,4,11,14) + (3,6,9,12);
n) (3 , 2 , 1 , 0 ) = 1 (2,4,7,8,13,14) + (0,5,6,10,12,15);
119
o) (2 , 1 , 0 ) = 1 (1,3,4);
p) (2 , 1 , 0 ) = 0 (0,1,2,3).
120
b) (2 , 1 , 0 ) = 1 (1,3,4);
121
d) (3 , 2 , 1 , 0 ) = 1 (0,1,2,4) + (3,5,10);
e) (3 , 2 , 1 , 0 ) = 0 (1,3,4,6,9,11,12,14);
122
g) (3 , 2 , 1 , 0 ) = 1 (2,3,6,7,8,9,12,13);
h) (3 , 2 , 1 , 0 ) = 0 (0,1,4,5,10,11,14,15);
123
(3 , 2 , 1 , 0 ) = 1 (0,4,8,12);
j) (3 , 2 , 1 , 0 ) = 1 (3,7,11,15);
k) (3 , 2 , 1 , 0 ) = 0 (4,5,6,7,8,9,10,11);
124
m) (3 , 2 , 1 , 0 ) = 1 (1,4,11,14) + (3,6,9,12);
n) (3 , 2 , 1 , 0 ) = 1 (2,4,7,8,13,14) + (0,5,6,10,12,15);
125
) (2 , 1 , 0 ) = 0 (0,1,2,3).
126
b)
a
DECODOR
3:8
DECODOR
2:4
7 6 5 4 3 2 1 0
x
y
x
a)
127
b)
a
a
y
b
y
x0
x1
128
a)
b)
129
x
y
z
A
ALARMA
5. Referine bibliografice
[1] Manta V., Ungureanu F., Introducere n tiina sistemelor i a calculatoarelor, Volumul I,
Editura Gh.Asachi, Iai, 2002.
130