Documente Academic
Documente Profesional
Documente Cultură
IN
PROCESOARE CISC:
Procesoarele CISC (Complex Instruction Set
Computer) sunt caracterizate de un set extins de
instructiuni, flexibile si complexe. In general
unitatile centrale CISC se utilizeaza atat in sisteme
cu arhitectura von Neumann, unde se pune
problema economiei de memorie si de magistrale,
atat in interiorul, cat si in exteriorul procesorului.
Caracterul flexibil al instructiunilor se poate
evidentia pe mai multe planuri. Astfel instructiunile
pot transfera si prelucra mai multe tipuri de
operanzi de dimensiuni diferite, ce pot fi organizati
pe cuvant, sau in structuri complexe. In plus
operanzii se pot afla in diverse locatii de memorie ,
fie in microprocesor, fie in memoria primara
rezultand ca localizarea lor se face prin mai multe
moduri de adresare.
Caracterul complex arata ca in timpul executarii
unei instructiuni, microprocesorul efectueaza mai
multe operatii inlantuite, rezolvand astfel mai multe
sarcini, printr-o singura comanda din exterior.
Pentru aceasta unitatea CROM are o structura
complexa, iar microprocesorul din ROM contine mai
multe microinstructiuni executate succesiv, in mai
multe stari de ceas. Instructiunile au o lungime
variabila, pe unul sau mai multi octeti. Primul octet
al unei instructiuni contine codul instructiunii
respective, numit opcode. Acesta este prezent in
toate instructiunile si precizeaza ceea ce trebuie sa
execute microprocesorul.
Dezavantajele procesorului CISC sunt:
Intr-un ciclu instructiune, operatiile asupra fluxului
de instructiuni sunt mai lente deoarece octetii unei
instructiuni sunt cititi din memoria comuna de
program si date, externa si lenta.
In orice moment de timp, pe magistrala comuna se
poate transfera, fie un cuvant dintr-o instructiune,
fie un operand necesar executiei unei instructiuni.
Datorita magistralei unice nu sunt permise
instructiuni care sa utilizeze 2 operanzi din
memorie, deoarece acestia ar fi transferati succesiv
si instructiunea ar dura mai mult.
PROCESOARE RISC:
Procesoarele RISC (Reduced Instruction-Set
Computer) au un set redus de instructiuni simple si
nu folosesc conceptul de microprogramare. Ele au
aparut ca o alternativa la procesoarele CISC pentru
cresterea performantelor programelor scrise in
limbaje de nivel inalt si compilate. In general
procesoarele cu arhitectura Harvard au unitati
centrale de tip RISC.
Fiecare instructiune a unui procesor RISC contine in
CROM o singura microinstructiune, si practic,
conceptul de microprogramare dispare, fiind inlocuit
de controlul cablat. Astfel structura CROM-ului se
simplifica si decodificarea instructiunii este mut mai
rapida. Rezulta ca timpul de executie se reduce,
majoritatea instructiunilor fiind executate intr-o
singura stare de ceas. Pentru aceasta, formatul
instructiunilor are lungime fixa, predeterminata si
suficient de mare pentru a putea fi codificate toate
instructiunile. In plus simplitatea structurii hardware
permite cresterea paralelismului in prelucrare prin
implementarea mai multor unitati functionale.
La microprocesoarele RISC, setul de instructiuni
este redus si contine doar instructiunile cele mai
des folosite in programare. Astfel se simplifica
munca de compilare si creste viteza de executie.
Principalul dezavantaj care apare in cazul
procesoarelor RISC, apare la executarea unor
prelucrari complexe (similare unei instructiuni CISC)
care necesita o secventa mare de instructiuni.
Programele devin astfel tot mai lungi si mai greu de
analizat, ocupand un spatiu mare in memoria
primara. Setul de instructiuni trebuie sa fie simplu,
simetric si cu putine moduri de adresare. De aceea
operanzii din memorie sunt accesati doar prin
instructiuni de transfer.
Din punct de vedere al performantelor software, o
comparatie intre procesoarele CISC si RISC se poate
face daca se considera timpul de executie al unui
program Tp. La acelasi semnal de ceas Tc,
micorprocesoarele CISC au putine instructiuni, dar
care sunt executate mai greu. Microprocesoarele
RISC au invers, mai multe instructiuni care sunt
executate mai rapid.
Din punct de vedere hardware, microprocesoarele
RISC au un paralelism de prelucrare mai mare, ceea