Sunteți pe pagina 1din 15

ELECTRONICA

Notie de curs

Cursul nr. 13
.l. dr. ing. Bogdan MARINCA
bogdan.marinca@upt.ro

CIRCUITE LOGICE SECVENTIALE

CBB SR asincron
CBB SR sincron
Latch-ul JK
Latch-ul T
Latch-ul D
Circuite Master-Slave
Registre de deplasare serie
Registre de deplasare paralel
Numaratoare sincrone si asincrone

Circuite logice secventiale

CBB-SR asincron
Sunt circuite cudou stri stabile,iar trecerea dintro staren alta se
facenumai prin comanda continu laintrrile R(Reset=anulare)si S
(Set=punere pe 1).
Dac comanda este singular, necorelat cu alt semnal atunci
circuitulesteunuldetipCBBSRasincron.

ELECTRONICA.

Cursul nr. 13

Circuite logice secveniale

CBB - SR sincron
Dac comanda este corelat cu un semnal de sincronizare prin
sensul de simultaneitate a celor dou semale atunci se obine un
circuitdetipulCBBSRsincron.

ELECTRONICA.

Cursul nr. 13

Circuite logice secventiale


CBB-JK (Latch JK)

IntrareaJareacelasirolcasiSiarintarereaKacelasirolcuRnumai
cCBBfunctioneazsicndaparesimultaneitateaJ=1siK =1.

ELECTRONICA.

Cursul nr. 13

Circuite logice secveniale


CBB-T (Latch T)

SpredeosebiredeCBBSR stareaSn=1siRn=1ducelabascularea
striianterioareaCBB,asacumsevedesidintabeladeadevrn
ultimeledoulinii.DacintrareaJsiKsuntuniteseobtineunCBB
cuosingurintrareadicunCBBT.

ELECTRONICA.

Cursul nr. 13

Circuite logice secveniale


CBB-D (Latch D)

DacintrareaJseunesteprinintermediulunuiinversorcuintrareaK
seobtinedeasemeneaocelulcuosingurintrare CBBD,lacare
iesireaesteimagineaintrrii.

ELECTRONICA.

Cursul nr. 13

Circuite logice secveniale


CBB

`
`
`

`
`

Circuite master-slave
Circuitele master-slave sunt construite din circuite flip-flop distincte;
Specific acestor circuite este faptul c datele aplicate la intrare sunt
considerate atunci cnd semnalul de clock crete n 1, iar rezultatul este
reflectat la ieire abia cnd semnalul de clock devine 0.
Datorit acestei particulariti, semnalele la intrare trebuie s fie stabile
naintea apariiei frontului pozitiv i starea intrrii nu trebuie s se
schimbe nainte de apariia frontului negativ al pulsului.
Dac nu se respect aceast restricie pot aprea rspunsuri necontrolate.
Tipuri de circuite flip-flop master-slave: SR, JK i D

ELECTRONICA.

Cursul nr. 13

Circuite logice secventiale

Structura intern a unui circuit master-slave SR


CLK

3M

1M

4M

2M

Pori
intrare

CBB-SR
MASTER
asincron

CBB-SR
MASTER
sincron

Pori
transfer

3S

4S

1S

2S

Q
"1"

"0"

CBB-SR
SLAVE
asincron

CBB-SR
SLAVE
sincron

CLK
(2)

(3)

(4)

(1)

"1"

"0"

(1)

(2)

(4)

(3)

Funcionare:
n intervalul (1)-(2), porile de intrare (3M, 4M) i de
transfer (3S, 4S) sunt blocate, iar MASTER-ul este
izolat att de intrri ct i de SLAVE.
n intervalul (2)-(3), CLK=1 i porile 3M, 4M sunt
validate, iar informaia se nscrie n MASTER; porile
3S, 4S fiind blocate (CLK = 0 ), bistabilul SLAVE este n
continuare izolat fa de MASTER.
n intervalul (3)-(4) se repet situaia din intervalul
(1)-(2) cnd MASTER-ul era izolat att de intrri ct i
de SLAVE.
n sfrit, dup momentul (4), porile 3M, 4M sunt
blocate (MASTER-ul izolat fa de intrri) iar porile 3S,
4S sunt validate i informaia din MASTER se transfer
n SLAVE.
Inscrierea informaiei n MASTER are loc nainte de
momentul (3) (posibil chiar pe frontul descresctor al
CLK), iar transferul ei n SLAVE (i deci la ieire) are
loc dup momentul (4) (deci pe acelai front
descresctor al CLK).

ELECTRONICA.

Cursul nr. 13

Circuite logice secveniale


Registre de deplasare - serie

Registrul de deplasare serie este format din 4 bistabili de tip D Master-Slave.


DIN

D0

Q0

CLK

D1

Q1

CLK

D2

Q2

CLK

D3

Q3

DOUT

CLK

CLK
n timpul funcionrii, latch-urile de tip master sunt deschise
simultan pentru CLK=0, cele de tip slave fiind nchise. n timpul tranziiei din
0 n 1 a semnalului de CLK, latch-urile master se blocheaz iar cele slave se
deschid i primesc informaia din master.
Pe baza schemei putem scrie urmtoarele relaii:
DOUTn=Q3n=D3n-1=Q2n-1=D2n-2=Q1n-2=D1n-3=Q0n-3=D0n-4=DINn-4
Se observ c informaia DIN ajunge la ieirea registrului dup 4
impulsuri de tact.

ELECTRONICA.

Cursul nr. 13

10

Circuite logice secveniale


Registre de deplasare - paralel
I3

I1

I2

I0

CLK
CLK

CLK

CLK

CLK

Q3

Q2

Q1

Q0

Registrul paralel (de stocare, tampon)


tampon este format din 4 bistabili de tip D
acionai sincron de un tact comun.
n momentul aplicrii tactului, cuvntul binar de 4 bii prezent la intrrile I0,
I1, I2, I3, este nscris n cele 4 celule de memorie i poate fi citit la ieirile Q0,
Q1 , Q 2 , Q 3 .
Funcia principal a unui astfel de registru este aceea de a stoca temporar
anumite configuraii binare n scopul unui acces uor la ele n vederea
prelucrrii.
prelucrrii Registrul paralel este memoria zonelor de vitez maxim dintr-un
sistem digital de prelucrare a datelor.

ELECTRONICA.

Cursul nr. 13

11

Circuite logice secveniale - Numrtoare


-Reprezinta una dintre aplicaiile eseniale ale circuitelor basculante bistabile
master-slave sincrone.
- Execut numrarea impulsurilor de tact aplicate la intrare i memoreaz pe
o durat impus acest numr.
Numrarea n sistem zecimal si n sistem binar.

ELECTRONICA.

Cursul nr. 13

12

Circuite logice secveniale


Numrtor asincron
Utilizeaz 4 circuite basculante bistabile JK Master-Slave, n regim de circuit
basculant bistabil de tip T cu Jn=Kn=Tn=1.
CLK nu acioneaz asupra
tuturor bistabilelor, ci numai
asupra primului, ieirile fiecrui
bistabil fiind conectate la intrarea
de CLK a bistabilului urmtor.

CLK

CLK

CLK

T
Q

23

22

21
A1

CLK

20
A0

CLK

A2

A3

Intrrile T sunt conectate


la 1 logic, valoarea logic a
ieirii fiecrui bistabil se
modific pe frontul negativ
al impulsurilor primite pe
intrarea de CLK

ELECTRONICA.

Cursul nr. 13

13

Circuite logice secveniale


Numrtor sincron
A0

Impulsurile de tact sunt aplicate


simultan la toate bistabilele, care
vor comuta n acelai timp, i nu
succesiv ca n cazul numrtoarelor
asincrone.

P3
A2

A1
P1

J0

Q0

J1

Q1

carry

A3

P2
J2

Q2

J3

CLK

CLK

CLK

CLK

K0

K1

K2

K3

Q3

CLK

Se elimin astfel ntrzierile cumulative datorit


bistabilelor, frecvena de lucru nefiind limitat
dect de ntrzierea datorat unui singur bistabil
i de ntrzierea introdus de porile logice care
asigur functionarea sincron.
A1 = 1 numai dac A0 = 1
( sincronizare cu tactul urmtor )
A2 = 1 numai dac A1 = 1 i A0 = 1
( sincronizare cu tactul urmtor )
A3 = 1 numai dac A2 = 1, A1 = 1 i A0 = 1
( sincronizare cu tactul urmtor )
ELECTRONICA.

Cursul nr. 13

14

miercuri, 12 noiembrie 2014

ELECTRONICA.

Cursul nr. 13

15