CIRCUITE LOGICE FUNDAMENTALE

11

LUCRAREA NR. 1
CIRCUITE LOGICE FUNDAMENTALE
1. Scopul lucrrii
Se studiaz experimental funcionarea porilor logice fundamentale:
NU (NOT), I (AND), I-NU (NAND), SAU (OR), SAU-NU (NOR),
SAU-EXCLUSIV (XOR), COINCIDEN (NXOR) i utilizarea lor pentru
implementarea unor funcii booleene elementare. Se analizeaz i se verific
funcionarea unor circuite combinaionale simple, stabilindu-se legturile
dintre algebra boolean i porile logice fundamentale. Se prezint
funcionarea unei pori logice TTL, care realizeaz funcia logic I-NU.
2. Consideraii teoretice
Algebra boolean este un instrument simbolic de tratare a funciilor
logice formale. Ea s-a impus ca fiind cel mai important mijloc matematic de
analiz i sintez a circuitelor de comutaie, deoarece ntre logica formal i
circuitele de comutaie exist urmtoarele analogii:
logica studiaz valoarea de adevrat sau fals a unor afirmaii;
circuitele de comutaie sunt realizate prin interconectarea unor
comutatoare, iar starea acestora nu poate fi dect nchis sau deschis.
2.1 Concepte de baz
O funcie boolean este o funcie de n variabile y = f(x1,x2,,xn)
definit de relaia:
f : {0,1}n {0,1} (1.1)

Funcia f va pune n coresponden fiecrui element al produsului

cartezian n-dimensional valorile 0 sau 1.
Funciile booleene pot fi folosite la descrierea funcionrii unor
dispozitive construite cu elemente de circuit avnd dou stri. Acestea din
urm pot fi implementate printr-un ntreruptor nchis sau deschis, printr-un
tranzistor blocat sau n conducie etc.

12

ANALIZA I SINTEZA DISPOZITIVELOR NUMERICE

Funcionarea unui astfel de element de circuit va fi descris de o

variabil boolean xi aa cum se arat n figura 1.1.

ki deschis => xi=0

ki

N
M

ki nchis => xi=1

ki

xi

Figura 1.1 Descrierea unui element de circuit cu 2 stri folosind o variabil

boolean xi
Funciile booleene elementare sunt funcii booleene de una sau dou
variabile i descriu funcionarea circuitelor logice fundamentale. O poart
logic este un circuit care realizeaz o funcie boolean elementar.
Pentru realizarea cu circuite electronice a funciilor booleene este
necesar punerea n coresponden a valorilor unei mrimi fizice electrice
(tensiune sau curent) cu elementele mulimii {0,1} sau {Fals, Adevrat}.
Cele 2 valori sunt implementate sau reprezentate de 2 domenii disjuncte ale
mrimii fizice alese.
Nivele de tensiune (curent)
Nivel High

Nivel Low

Figura 1.2 Reprezentarea variabilelor booleene prin tensiuni

Situaia n care valorile maxime de tensiune corespund lui 1 logic,
iar cele minime lui 0 logic, definete ceea ce se numete logic pozitiv.
Situaia n care valorile maxime de tensiune corespund lui 0 logic,
iar cele minime lui 1 logic, definete logica negativ.

CIRCUITE LOGICE FUNDAMENTALE

13

Tabelul 1.1 Nivelele logice de tensiune

1 sau H (high)
0 sau L (low)
Logic pozitiv

1 sau L (low)
0 sau H (high)
Logic negativ

NOT: Schimbarea conveniei este echivalent cu o negare a variabilelor

booleene. n continuare vom lucra n logic pozitiv.
2.2 Tehnologii de implementare
Circuitele logice pot fi clasificate dup tehnologia de implementare
fizic (vezi anexa lucrrii):
a) circuite logice TTL (Tranzistor-Tranzistor Logic):
- circuite logice TTL standard;
- circuite logice TTL low-power;
- circuite logice TTL rapide;
- circuite logice TTL Schottky.
b) circuite logice cu tranzistoare MOS (Metal Oxid Semiconductor):
- circuite logice MOS;
- circuite logice CMOS (Complementary MOS).
Circuitele logice mai pot fi clasificate i dup tipul ieirii:
- ieire n contratimp;
- ieire cu colector n gol;
- ieire cu 3 stri (tri-state).
Ultimele dou tipuri de circuite logice sunt cele mai folosite la
implementarea magistralelor.
2.3 Pori logice elementare
a) Poarta NU (NOT)
Poarta NU (inversor) este definit de funcia boolean elementar de
o variabil: f a a . Simbolul funciei este prezentat n figura 1.3, iar
tabelul de adevr n tabelul 1.2.
a

f a
f a

14

ANALIZA I SINTEZA DISPOZITIVELOR NUMERICE

Figura 1.3 Simbolul porii logice NU

Tabelul 1.2 Tabelul de adevr al funciei logice NU
a
0
1

f
1
0

b) Poarta I (AND)
Ieirea circuitului I cu 2 intrri este definit de funcia boolean:

f a, b a b . Simbolul funciei este prezentat n figura 1.4, iar tabelul de

adevr n tabelul 1.3.

a

f a b

Figura 1.4 Simbolul porii logice I

Tabelul 1.3 Tabelul de adevr al funciei logice I
a
0
0
1
1

b
0
1
0
1

f
0
0
0
1

c) Poarta I-NU (NAND)

Funcia boolean care descrie funcionarea circuitului I-NU este:
Simbolul funciei este prezentat n figura 1.5, iar tabelul de
adevr n tabelul 1.4.
f a, b a b .

f a b

Figura 1.5 Simbolul porii logice I-NU

CIRCUITE LOGICE FUNDAMENTALE

15

Tabelul 1.4 Tabelul de adevr al funciei logice I-NU

a
0
0
1
1

b
0
1
0
1

f
1
1
1
0

NOT: Aceast poart poate fi realizat folosind un inversor i o poart I

astfel:
a

a
f

f
b

Figura 1.6 Realizarea porii logice I-NU

d) Poarta SAU (OR)
Ieirea circuitului SAU cu 2 intrri a i b este definit de funcia
boolean: f a, b a b . Simbolul funciei este prezentat n figura 1.7, iar
tabelul de adevr n tabelul 1.5.
a

f=a+b

Figura 1.7 Simbolul porii logice SAU

Tabelul 1.5 Tabelul de adevr al funciei logice SAU

a
0
0
1

b
0
1
0

f
0
1
1

16

ANALIZA I SINTEZA DISPOZITIVELOR NUMERICE

e) Poarta SAU-NU (NOR)

Funcia boolean care descrie funcionarea porii SAU-NU este:
Simbolul funciei este prezentat n figura 1.8, iar tabelul de
adevr n tabelul 1.6.
f a, b a b .

f ab

Figura 1.8 Simbolul porii logice SAU-NU

Tabelul 1.6 Tabelul de adevr al funciei logice SAU-NU
a
0
0
1
1

b
0
1
0
1

f
1
0
0
0

NOT: Realizarea porii SAU-NU se poate face folosind un inversor i o

poart SAU, astfel:
a

a
f

f
b

Figura 1.9 Realizarea porii logice SAU-NU

f) Poarta SAU EXCLUSIV (XOR) i poarta COINCIDEN (NXOR)
Funcia boolean SAU-EXCLUSIV (XOR) este descris de:
f a, b a b; f a, b a b a b . Simbolul funciei este prezentat n
figura 1.10, iar tabelul de adevr n tabelul 1.7.

CIRCUITE LOGICE FUNDAMENTALE

17

f a b

Figura 1.10 Simbolul porii logice SAU-EXCLUSIV

Tabelul 1.7 Tabelul de adevr al funciei logice SAU-EXCLUSIV
a
0
0
1
1

b
0
1
0
1

f a b

0
1
1
0

Funcia boolean COINCIDEN (NXOR) este descris de:

f a, b a b; f a, b a b a b . Simbolul funciei este prezentat n
figura 1.11, iar tabelul de adevr n tabelul 1.8.
a

f a b

Figura 1.11 Simbolul porii logice COINCIDEN

Tabelul 1.8 Tabelul de adevr al funciei logice COINCIDEN
a
0
0
1
1

b
0
1
0
1

f a b

1
0
0
1

2.4 Poarta TTL

Vom studia poarta TTL (Transistor-Transistor Logic) care realizeaz
funcia I-NU, deoarece este cea mai folosit.
Pentru nelegerea modului de funcionare a circuitelor logice este
necesar o bun cunoatere att a regimurilor de funcionare ale
dispozitivelor semiconductoare (diode, tranzistoare bipolare i tranzistoare

18

ANALIZA I SINTEZA DISPOZITIVELOR NUMERICE

MOS) ct i a polarizrilor necesare a fi aplicate acestora pentru a obine

funciile dorite. Principalii parametri sunt: timpul de (ntrziere la)
propagare a informaiei logice de la intrare la ieire (t pd), puterea medie
consumat de poart (Pd) i factorul de calitate (Pa), care se definete ca
fiind produsul dintre Pd i tpd. Schema porii TTL de tip I-NU este
prezentat n figura 1.12.
Vcc
R1
R2
R4
P
A
B
VILmax

M
T1

T4
T2

D3
T3

D1

D2

R3

VOHmin

Figura 1.12 Schema intern a porii TTL I-NU

Principiul de funcionare a porii TTL I-NU este prezentat n
continuare. Presupunem c toate intrrile se afl la un potenial
corespunztor valorii minime asociate nivelului logic 1 la intrare (2V);
rezult c jonciunea emitor-baz a tranzistorului T1 este polarizat invers,
deci T1 lucreaz n regiunea activ invers. Circuitul este proiectat astfel
nct cnd T1 conduce invers, T2 s fie saturat i, datorit cderii de tensiune
pe R3, T3 s se deschid i s tind s se satureze. Rezult la ieire o
tensiune VOH egal cu VCEsat= 0,2V a tranzistorului T3. Asociind la intrare
unei tensiuni mai mare de 2 V nivelul logic 1 i la ieire unei tensiuni mai
mic de 0,4V nivelul logic 0 rezult c acest circuit asigur la ieire 0
logic dac toate intrrile sunt 1 logic.
Dac intrarea B este 0 logic (0V), atunci jonciunea emitor-baz a
tranzistorului T1 este deschis i potenialul punctului P, U p= 0,7V, este
insuficient pentru deschiderea tranzistoarelor T2 i T3 (care rmn blocate).
Atunci potenialul punctului M este ridicat i T4 conduce. Rezult valoarea
tensiunii de ieire VOH = VCC - VBEsat4 - R2 IB4 VD3 = 3,6V, care se asociaz
cu 1 logic.
Tranzistorii T3 i T4 conduc deci n contratimp i valorilor de
tensiune corespunztoare obinute pe ieire li se asociaz valorile de 0
logic, respectiv 1 logic.

CIRCUITE LOGICE FUNDAMENTALE

19

Caracteristicile porii TTL I-NU sunt:

tpdHL = 8 ns
pentru comutare H L
tpdLH = 12 ns pentru comutare L H
Pd = 10 mW
2.5 Particulariti n utilizarea porilor logice
Considerm c avem intrrile a, b i o poart disponibil de tip INU cu patru intrri. Trebuie s realizm funcia f a b , care pe baza
teoremelor algebrei booleene se mai poate scrie: f a b 1 1
sau
f a a b b , de unde rezult conexiunile din figura 1.13:

Figura 1.13 Realizri posibile ale funciei I-NU

Observaie: Intrrile neutilizate se conecteaz la 1 logic. Lsate
neconectate (n gol sau n vnt, n aer), ele introduc capaciti
parazite, care produc ntrziere i duc la o funcionare defectuoas a
circuitului. n cazul lucrrilor de laborator, pe panoul didactic, aceste intrri
pot fi totui neconectate, deoarece n acest caz parametrii de performan nu
sunt att de importani.
Funcia NU se poate obine dintr-o poart I-NU cu trei intrri n
mai multe moduri, dup cum scriem expresia inversorului: f a 1 1 sau
f aaa.

Figura 1.14 Realizri posibile ale funciei NU

Funcia I de 2 variabile se poate realiza pornind de la expresia:
f a b a b a b (dubl negare, teorema lui De Morgan), astfel (figura
1.15):

20

ANALIZA I SINTEZA DISPOZITIVELOR NUMERICE

a
f
b

Figura 1.15 Realizare posibil a funciei I

O alt component utilizat n sinteza circuitelor combinaionale este
poarta I-SAU-NU, care realizeaz funcia: f a b c d , avnd simbolul:
a

451

c
d

Figura 1.16 Circuitul I-SAU-NU

Funcia SAU-EXCLUSIV efectueaz suma modulo doi ntre dou
variabile: f a b a b a b . Prin transformarea expresiei rezult:
f a b a b (a b) (a b) , deci avem nc dou posibiliti de
materializare a acestei funcii:
a
b

a
b
f

Figura 1.17 Posibiliti de materializare a funciei SAU-EXCLUSIV

3. Desfurarea lucrrii
1. Identificai elementele funcionale ale panoului didactic.
2. Verificai funcionarea corect a porilor I cu 2 sau 4 intrri, a porii
SAU-NU cu 2 intrri i a componentei I-SAU-NU parcurgnd
urmtoarele etape:

CIRCUITE LOGICE FUNDAMENTALE

21

a) Identificai tipul componentei TTL;

b) Identificai modul de alimentare al componentei alese la 2.a);
c) Verificai funcionarea circuitelor.
3. Realizai i verificai funcionarea porilor cu numr de intrri mai mare
dect numrul variabilelor funciei.
4. Realizai circuitele XOR i NXOR cu pori I-NU respectiv I-SAUNU.
5. Desenai i implementai (realizai cu circuite integrate) urmtoarele
funcii, folosind pori I, SAU, NU.
a) x ( y z )
b) x y x z
c)
d)
e)

x ( y z)
x yz

w ( x y z)

6. Desenai i implementai urmtoarele funcii:

a)

( x ( y z ))

b)

( x y) ( x y)

Anex
1. Familia TTL
Exist cteva subfamilii TTL care realizeaz aceleai funcii, dar
care difer din punctul de vedere al timpului de propagare a informaiei i al
puterii consumate.
Circuitele integrate TTL au de la 14 pn la 62 de pini.

Tabelul 1.7 Familia de circuite integrate TTL

Familia TTL
Standard
High Speed
Schottky
TTL Low-Power

Putere medie consumat

pe poart Pd
20
30
20
2

Timp de
propagare tpd

Notaie n catalog
10
6
3
35

74xx
74Hxx
74Sxx
74Lxx

22

ANALIZA I SINTEZA DISPOZITIVELOR NUMERICE

Low-Power
Schottky

GND
7 6

15

74LSxx

9 10 11 12 13 14 Vcc

Figura 1.18 Familia de circuite integrate TTL

Pinii circuitului integrat sunt numerotai n sens contrar acelor de
ceasornic. Pentru alimentarea circuitului, la majoritatea circuitelor TTL de
14 pini, pinul 7 este GND (masa = 0Vcc), iar pinul 14 este Vcc (+5Vcc).
2. Familia MOS
Principalele avantaje fa de familia TTL sunt:
imunitatea la zgomot (marginea de zgomot este de 1,5V fa de
0,4V la TTL);
consumul de putere redus.
Cea mai rspndit familie MOS este CMOS.
n figura 1.19 se prezint diferenele ntre valorile tensiunilor care se
asociaz nivelelor logice la familia TTL i familia CMOS.
TTL

CMOS
Intrare 1
logic

5V
Nivel 1
logic la
ieire

5V
3,5V

VOHmin

2,4V

Regiune de
nedeterminare
1,5V

0,4V
VOLmax
0V
Nivel 0 logic la ieire

Intrare 0
logic
0V

Figura 1.19 Nivele logice TTL i CMOS