Sunteți pe pagina 1din 2

jonciunea i dunm mai tare.

Astfel noi trebuie s aplicm Baza la


pmnt, extragerea purttorilor de sarcin minoritari nu poate fi
efectuat prin D. Circuitul dat funcioneaz pn la 2MHz. Deci n
cazul comutrii tranzistorului, critic este procesul de nchidere a
tranzistorului (adic ieirea din saturaie)
Neajunsurile: marginile de zgomot sunt foarte diferite, i resorbia
purttorilor de sarcini se produce printr-o rezisten care are o valuare
mare. Timpul de resorbie s-a micorat prin instalarea tranzistorului
multiemitor.

Elementul DTL. Elementul TTL cu inversor


simplu. Elementul TTL cu inversor compus.

CID 1

DTL (i-nu) element logic pe baz de diod-tranzistor


C

Iniial presupunem c x1 i x2 au
stare de 0 asta nseamn c
1k
4k
R1
R2
tranzistorul este n stare de saturaie
i
ntre C i B avem 0,2V
Y
VD3
VD1
x1,x2 0=0,2V
A
X1
Tensiunea n punctul A avem 0,9V
curentul trece prin R1 i D2
VD2
A

0,9V
0.7V cade pe
X2
5k
R3
jonciune i 0.2V avem la intrri.
Pentru a deschide jonciunea D3 i
baza-emitor a tranzistorului ne
trebuie 0.7+0.7=1.4V n punctul A. Tranzistorul va fi nchis cnd n A
avem 0.9V i la ieire vom avea unitatea logic.
x

0
0
1
1
U

0
1
0
1

ie

Diodele au fost nlocuite cu un tranzistor multiplicator n rezultat


primim TTL cu inversor simplu.
Jonciunile lui VT1 sunt conectate tot aa cum au fost conectate
TTL
diodele. n principiu de lucru nu se va
U+
schimba nimic n comparaie cu DTL.
Tabela de adevr i caracteristica de
R
4k
R
1k
transfer e una i aceiai.
Avantajele: cnd la intrare se produce
Y
saltul de de la 1 la 0 VT2 trebuie s
se nchid, resorbia purttorilor de
VT2
VT1
sarcini se produce prin VT1, se
deschide.Rezistena tranzistorului n
regim liniar este mai mic dect R3 n
schema precedent.
1

Y Dac avem 0 i 1 atunci primim n A 0.9V


Dac avem 1 i 1 atunci primim n A o tensiune de
1 1.4V, VD1 i VD2 sunt nchise tensiunea crete pn
1 cnd VD3 i tranzistorul se deschide.
1
0
Caracteristica de transfer:

Neajunsurile: saltul la UI=0,7 dac


avem capac. parazitare se ncarc
prin R2 se desc. prin VT2 care este
n stare de saturaie. Deci procesul
de ncrcare va dura m/mult timp.
TTL
Pentru a mri marginea de zgomot
la nivelul 0 s-a proiectat
elementul TTL cu inversor
compus care are o astfel de
configuraie.

5
4
3
2
1
0.
0.7 1 2

Uint

M0=0.7-0.2=0.5V
M1=5-0.7=4.3V
n cazul dat avem ctig numai n vitez. Rolul lui R3 este pentru a
extrage purttorii de sarcin din baz la trecerea tranzistorului din stare
de saturaie n regim de tiere. Dac aplicm la Baz (+) se deschide
1

U U IND U BE 5 0.4 0.7


=
= 1.4mA
R1
2.8

U U BET3

R2 + R5

4.3
1mA
4.4

I1

P = UI = 5 * 2.4 = 12mW

U + U BE2 U BE6 U BC1


R1

I2
R1

X2

VT1

X1

5 17
.
12
. mA
2.8

5 0.7 0.4
4,3mA
900

VT2

acum calculm puterea medie:

P "0" + P "1" 12 + 27.5


P=
=
= 20mW
2
2

nn+

I6

I5

R7
VT6
D1

VT3
Y1

Y2

D2

R5

R8

U ref = I 7 R7 + U BE 6 =

R4

Z
Y
VT2

VT3

VT4

satura

lini

tie
UP=1V

UGS
-0.6V

-1V
UDS

UP=-4V

UDS

Aceste inversoare au fost nlocuite cu


inversoare ce conin tranzistor cu canal iniial:

Construirea caracteristicii de transfer a acestui element.


n regimul liniar dependena ID este dat de expresia:

VT2

T =

kT
25mV
q

4) Consumul de energie.
P=

P"1" + P"0"
+ Pref
2

unde...Pref consumul..energiei..de..referine

Pref= U-(I6+I7)
P1= U-(I1+I2=0+I4+I5)= U-(I3+I4+I5)
P0= U-(I1=0+I2+I4+I5)= U-(I3+I4+I5)

R2 + U BE 5

U Y '0" = I1 R1 + U BE 4 = I1 = I 3 = I 3 R1 + U BE 4 =
-0.75

U U "1" U BE1
R1 + U BE 4
R3

120 mV

Tensiunea 0(UY10) depinde


de tensiunea aplicat la intrare
dac introducem U1=0.75V
atunci vom obine:
UY10= -1.66V, UY21= 0.75V
Formula lui Ebers-Smol

-0.75

Y1

-1.17V

Y2

-1.58V
-1.66V

nivelele TTL cu ajutorul unor interfee (tranzistoare speciale prezente n


fiecare capsul ).
acest circuit se utilizeaz pentru acordarea circuitelor logice.

CID 5 Funcionarea inversorului n-MOS, avnd ca sarcina


tranzistorul cu canal iniial. Caracteristica de transfer a
inversorului n-MOS. Elementele logice n-MOS.
Avantajele: au cel mai nalt grad de integrare.
S

Dac la gril avem un potenial


pozitiv(+) electronii din substratul de tip
p vor fi atrai i golurile vor fi respinse,
astfel se formeaz un strat electrizat,
p
unde se formeaz ca un semiconductor
de tip n i se formeaz canalul de tip n.
Reprezentarea grafic este urmtoarea:
SiO2

n+

n+

Reprezentarea grafic a tranzistorului cu canal iniial este urmtoarea:

ie

0.7

0.7

M1=0.1V
Din aceast cauz
intrrile i ieirile
circuitelor integrate
I2L se acord cu

U int

S
D

Tensiunea la care apare sau dispare canalul se numete tensiunea de prag.


Fie c sursa(S) e conectat la pmnt i la dren(D) e aplicat un potenial
pozitiv(+), atunci cmpul nu va fi paralel suprafeii porii(G). La atingerea
tensiunii de prag canalul se va deschide n domeniul sursei.
Din grafic avem:
1) UP<UGS, UGP<UP.
2) UGS>UP, UGP>UP.
Dac canalul nu este deschis atunci avem regim de tiere, dac canalul e
deschis n domeniul S i nchis n regiunea P avem regim de saturaie, iar
cnd canalul e deschis pe toat ntinderea avem regimul liniar.

R1
VT
R2

11

(1)

12

primim regim de saturare, fiindc UGD=-4V , iar VT2 e n regim liniar, e


deschis pe toat poriunea.
(5)=(6)

U 0 = U + + U P 2 + U p22

2
1
(U U p1 )
2 i

( 2)

U+

UI


U i = U P1 + 1
2

1
2

X1

U 0 = (U i U P1 )

( 9)

*U P2

(U i U P1 )

x1 X2
0

U0=5V > 1V VT2 n

2
P2

(10)

Expresiile (8) i (10) sunt valabile cnd expresiile de sub radical sunt mai
mare dect zero.
Porile N-MOS
Pentru a simplifica inversorul poate fi reprezentat astfel:

VT2
VT3

X2

Y1 VT1

i-NU

sau-NU

Fie U+=5V, U0=0;


UGD>UP, VT1 este n regim liniar UGP=U+
regim de saturaie.
(4)=(7)

VT3
Y

U0

VT2

Fie la U =2.5V, U0=2.5, VT1 e n regim de saturaie, iar VT2 va fi nchis


(5)=(7)
n regiunea drenei i va fi n regim de saturaie.

x1 X2

Y
1

Inversorul Bufer
Schema e utilizat cnd avem+ o capacitate sporit.
U

VT2
VT4

U0
UI

VT1
C

VT3

2
1

Liniar : 2 U p U + U 0 U + U 0 = I D 2

PentruVT2
1
2

:
sat

U
I

=
2
p
D
2

2
Fiindc VT1 i VT2 sunt n serie atunci curenii s aceeai ID1=ID2, fie
U+=5v i UP1=1v iar UP2=-1V. Ridicm 0V i VT1este nchis i la ieire
vom avea U+ pn la 1V, VT1 ncepe s se nchid Ui=1V, U0=5V i

)(

) (

14

U+

U+

VT1

VT1

1 2

Liniar : 1 (U i U P )U 0 2 U 0 = I D1

PentruVT1
1
2

sat :
1 (U i U P ) = I D1

2
U0

VT2

R3

UGS1=UI (4)
UGS2=0 (5)
UDS1=U0 (6)
UDS1=U+-U0 (7)
nlocuim 4,5,6,7 n 1i 2 astfel primim condiiile caracteristicii de transfer:

U+

UI

Cu

VT1

RVT2 >RVT1
Capacitatea se ncarc cu un curent constant
aproape tot timpul.

unde:
panta iniial
Z limea canalului
L lungimea canalului
mobilitatea electronilor n canal
C capacitatea specific a unei uniti de suprafa

-0.2V

1V

U BE

I C = I B e T

Dac VT e deschis atunci RVT2 < R3


Dac la ieire avem 1 VT2 este modificat n acest caz R2<<RVT2

1
2
(U GS U P )
(2)
2
Z
= ns * C0 x
(3)
L

-0.8V

Ideia tranzistorului Shotchi const n aceia c scoaterea din starea de


saturaie dureaz mai puin la nchidere dect deschiderea. Trebuie de
evitat starea de satuaie. VT1, VT5-reprezint cuplu Darlington.
Tabelul de adevr e ca i la TTL. U
Caracteristica de transfer:
0 la ieire=0.4V
3.6
M0=1-0.4=0.6V
M1=3.6-1=2.6V
0.4
Avantajele:
1) VT2, VT4 mpreun cu R3i R4 nltur posibilitatea de lucru n regim
liniar a tranzistorului VT6
2) Dei VT6 nu este adus pn la saturaie adnc, totui extragerea
purttorilor minoritari din baz depinde de valoarea rezistenei dintre baz
i emitor.

ID =

2V

13

curent

n regimul de saturaie dependena ID este urmtoarea:

-0.4V

lini

U U ref U BE 3

= I 3 R2 + U BE 5 =

VT2

CP

ID
6V

VT4

canal iniial

canal indus

250

3) Socotim X1,X21=-0.75; VT1,VT2deschis, VT3nchis.

I-NU

SAU-NU

U0

VT2

VT6
R4

500

R3

I D = (U GS U P ) * U DS U 2 DS
2

VT1

UI

U0
CP

3.5k

TTL

U+

5V
4V UGS
3V

I 2 = I3

VT1

10

ID

curent

U Y '0" = I 2 R2 + U BE 5 =

U+

R5

2) Presupunem c la bazele VT1i VT2 este aplicat nivelul 0logic.


X1,X20 n aa fel c VT1 i VT2 sunt nchise. n acest caz la
colectorul tranzistorelor VT1 i VT2 tensiunea va fi potenialul
pmntului. Tensiunea
Uy1=U1=UBE4=-0,75V

Curentul prin R1 i R2este mai mare ca curentul bazei tranzistorului de 10


ori.
Interfaa:

n circuitele I L nu se conecteaz mpreun bazele tranzistoarelor, se pot


conecta numai colectoarele.
Ramificarea se efectuiaz prin tranzistori
U
U
multicolectori.

UI

VT2
VT1

U 2U 0
R7 + U BE 6
R7 + R8

U "1" TTL
* R2 = U B 1
R1 + R2

C
X

Descrierea funcionrii:
n primul rnd toat alimentarea se face prin rezistor, pe injector avem
0,7V, avem jonciunea polarizat direct. Purttorii de sarcin pentru
injector sunt golurile i ele trec n baza tranzistorului p-n-p fiind ngust ei
ajung n colectorul tranzistorului p-n-p. Colectorul orizontaleste comun cu
baza tranzistorului n-p-n vertical. Purttorii de sarcin care au fost emii
sunt direct injectai n baza tranzistorului n-p-n vertical. Pentru goluri
cmpul este orientat astfel c creaz bariera de potenial. Deci golurile se
acumuleaz n baza n-p-n, pn cnd se micoreaz bariera de
potenial(0.7) i se ncarc pozitiv. Cnd se micoreaz bariera electronii
din emitorul n-p-n n baz i de aici ajung la colector. Electronii se
acumuleaz n colector pn cnd se micorez bariera baz-colector,
adic se dischide jonciunea. Tranzistorul intr n saturaie (ambele
jonciuni sunt deschise), alimentare nu avem (rezistena emitorului i
colectorului este mic).
Analiza prezentat se refer la cazul cnd baza tranzistorului n-p-n este
deconectat de la pmnt. Dac ns baza este conectat la 0 atunci

U+

VT5

purttorii injectai n bazse vor scurge i tranzistorul n-p-n vertical va


avea rezistena nalt.
Cum putem obine un operator logic.

p+ injector care este conectat la


alimentare prin rezisten, mai
departe se creaz prin difuzie un
strat p i n el avem inclus
colectorul de tip .
Elementele sunt separate una de
alta prin stratul n+ . n circuitele
moderne separarea se face cu
SiO2(nisip de sticl).

n+

I7

Circuitul ECL cu cea m/mic durat de


de
comutare
de
ordinul
unitii
nanosecunde. Aceasta se realizeaz
datorit comutrii curen i nu a conectrii
VT
VT
i deconectrii lui. n timpul comutrii
consumul de energie practic nu se schimb.
La baza circuitului ECL se afl etajul
Ia
diferenial. La VT2I se conecteaz
U
Uref=const la baz. Potenialul bazei este
fixat. Dac UB1 tran VT1 se va nchide,
crete RCE se mic potenialul emitorului
i va duce la deschiderea tranzistorului VT2I, deci cu ct se nchide VT1
cu att se deschide VT2I. Procesul invers va fi dac crete UB1 are loc
comutarea curentului.

Avantajele celor dou tipuri de circuite const n aceia c: au cel mai bun
factor de calitate, grad nalt de integrare.
Neajunsurile: marginile de zgomot sunt mici mai ales pentru unitatea
logic. (Avem 2 tranzistoare integrate unul p-n-p i unul n-p-n)

2.8k

Analiza elementului logic


Elementul ECL este compus din etaj diferenial un bra al cruia l
formeaz tranzistorul care realizeaz funcia logic (VT1, VT2). La bazele
acestor tranzistore se aplic semnale de intrare. Cellalt bra l formeaz
VT3, baza cruia este conectat la sursa tensiunii de referin. Sursa
tensiunii de referin este format din VT6 mpreun cu VD1, VD2, R7,
R8. Semnalul de pe etajul diferenial este scos prin repetoarele VT4 i
VT5. Alimentarea are loc de la o surs de 5,2V. Cderea de tensiune pe
jonciune vom socoti egal cu 0,75V, ca i pe diod: UBE=0.75V.
Determinm caracteristica de transfer:
1) Calculm tensiunea de referin. Neglijm curentul bazelor >100.
Calculul se face dup valoarea absolut.

Principiul de funcionare a elementului I2L.


Construcia elementului I2L. Funciile logice, indeplinite de
elementele I 2 L, avantajele si neajunsurile acestor elemente.

p+

VT3

CID 4

SiO2

50
900

Exemplu: S se calculeze puterea medie consumat de acest circuit.

Uref

i
2

R6
R2
R1

VT5

Bnpn Cnpn

R3

U+

UB1

U+=5V

VT4

Rb

VD3

VD2

I3

P = (1.2 + 4.3) * 5 = 27.5mW

U+

~0.05

VD1

I4

R2

R3

R2

1.4

0.7

VT3

VT2

VT1

VT4

U + U CE 2 U BE6

I2 =

U BE
= 1mA
R1

R2

Principiul de funcionare a elementului ECL. Elementul


de baza ECL, nivelurile logice "0" si "1" .Caracteristica de
transfer a elementului ECL.

Precutm cazul pentru 1:

I1 =

1k

CID 3
I=I1+I2

I2 =

I int = U +

R4
R1

Elemetul TTL Schottky.

Scderea U0 se va petrece pn cnd se va deschide VT4 i se va nchide


VT2. La Evt3 U=0.7VT4+0.2=0.9.
U=0.7VT4+0.2=0.9
deci VT3 se nchide.
VT3-funcioneaz ca stabilizator poten. este fixat iar sarcina este fixat
la emitor.

TTL

4k

CID 2

R3

P = UI
Precutm cazul pentru 0:
I1 =

Dac 0 n punctul A 0.9 V ca s curg curent ne trebuie


0.7+0.7+0.7=2.1. Tabela de adevr rmne valabil i pentru acest caz .
Numai cnd ntrrile se conecteaz la 1 atunci jonciunile B-E a VT1
se nchid. Tensiunea n punctul A crete pn la 2.1V la 1,4 se produce
saltul, 2.1-0.7 la intrare= 1.4V
M0=1.4-0.2=1.2V
M1=3.6-1.4=2.2V
Dac avem un fir lung care leag dou circuite logice, el are inductan
i capacitate. VD1 i VD2 vor tia impulsul negativ la 0.7V
Dac se aplic 1 la una din intrri atunci bloc starea elem. Mrim
tensiunea i deci vedem c n () A vom avea 1.4V, VT2-intr n regim
activ de funcionare ca amplificator cu coeficen. de amplificare1.4,VT4-este nchis, VT3-repetor.

15

16

VT2

Y2

Comutatorul , elementul de memorie dinamic N-MOS.

Inversorul CMOS, principiul de lucru. Caracteristica


de transfer a inversorului CMOS. Elementele logice CMOS.
VT3

U0
VT2

UI

CID 6

U+

VT1
C

Dac este capacitate atunci 1, dac nu avem sarcin 0.


Acum apare problema, pn la ce tensiune se ncarc i se descarc
capacitatea?
1) ncrcarea capaciii:
fie 1 logic pentru Ui=5V, 0 pentru Ui=0V i fie Up1=1V
UGD=0V, UGS=5V VT1, UPG nchis, UGS deschis, regim de
saturare de aici rezult c UC=4V.
2) Procesul de descrcare
UC=4V;
Ui=0V;
Tranzistorul e n regim liniar canalul e deschis pe toat poriunea C0

Avantajele: au cel mai redus consum de energie; pot fi alimentate ntrun diapazon larg de tensiune 3 18V.
Neajunsurile: n comparaie cu N-MOS viteza de funcionare mai
redus; gradul de integrare este mai mic, ultima e din cauz c avem
tranzistor i cu canal p i cu canal n.
Gradul de integrare este mic, pentru oinerea
U+
unui operator cu N intrari avem nevoie de 2N
tranzistori.
VT2 (p)
Fie UP1T1>0, UP2T2<0;
Ambii tranzistori sunt cu canal indus i
Ui
U0 circuitul funcioneaz simetric(contratimp).
VT1 (n)
1 VT1 deschis i VT2 ncis
0 VT1 nchis i VT2 deschis
n cazul dat avem regim static
Fie Up1=1V; Up2=-1V i U+=5V

(1

(2

VT2

(3

3.5

VT1
UGS

<1

n aceste expresii trebuie s nlocuim UGS, UDS


UGS=UI (3), UDS=U0 (4),

U GS 2 = U I U +

(5)

UI

IPS

17

1 2

Lin: I D1 = 1 (U I U P1 )U 0 2 U 0

VT1
1
2

:
Sat
I
U
U

(8)
(
)
2
D1
I
P1

)(

VT3

X2

( 9)

(2) i (8) egalm cu (9):

(11)

Expresia e valabil cnd sub radical avem valuare mai mare sau egal ca
zero
(3) i (8) egalm cu (10):

1
(U U P1 ) = U I U + U P 2
L 2 I
1=2 ; UP1=-UP2; 2Ui=U+; Ui=2,5V
(7) egalm cu (10):
U 0 = (U I U P1 ) (U I U P1 ) 2

2
(U U + U P 2 ) 2
1 I

(12)

19

CID 7

U+
VT4

X1

( 7)

+
+
+ 2
Lin: I D 2 = 2 U I U U P 2 U 0 U 2 U 0 U

VT2
2
1
+

Sat
I
U
U
U
:
10
(
)
2
2
2
D
I
P

18

U+

(6)

U DS 2 = U 0 U +

nlocuim (3),(4),(5),(6)(1),(2) i n rezultat vom obine urmtoarele 4


ecuaii:

1
U 0 = (U I U P 2 ) + (U I U P 2 ) 2 2(U I U + U P 2 )U + 1 (U I U P1 ) 2
2
2

(4

1) Dac VT1 este nchis, toat tensiunea cade pe VT1, curentul n VT2:
I=0
2) Ui=0 i ncepe s creasc la ieire este de 5V.
Pna la un volt ncepe s s se deschid VT1, VT1 n regim de
saturaie fiindc UGD=-4Vi nc nu se deschide. VT2 regim liniar
Us=5V; Up=5V, la P U=1V, adic UGD=-4V
UGD > UP2 de aici rezult VT2 are deschis canalul pe toatntindera, VT2
regim liniar

Operatorul C-MOS

Cnd 1/21, atunci r=1/2., r<1, >1.


Consumul de putere are 3 componente:
1) static este determinat de curgerea prin tranzistorul nchis
PST=U+IS
2) dinamic are loc n timpul comutrii, cnd ambii tranz sunt
deschii (poriunea 2-4)
3) dinamic rezultatul rencrcrii capacitii sarcinii

(1)

( 2)

(5

X1

1
2
iar liniar: I D = 2 (U GS U P )

Id

U0

1.5

VT4

2
Pentru regiunea liniar avem: I D = (U GS U P )U DS 2 U DS

Minimizarea funciilor logice cu ajutorul diagramelor


Karnaugh. Exemple: codoare, decodoare.
Presupunem c trebuie s facem un dispozitiv cu 3 intrri i o ieire:

F1 =

20

( 0,1,4) = ABC + ABC + ABC


)(
)(
)(
)(

F1 = A + B + C A + B + C A + B + C A + B + C A + B + C

Y
VT2

VT3

X2

X1

X1

F1 = F2 ;

B
VT1

X2

VT2

VT1

i-NU
sau-NU
X1 X2

0 0

A B C

A+ B+ C

0 1

A B C

A+ B+ C

1 0

A B C

A+ B+ C

AB

AB

AB

AB

AB

00

01

11

10

1 1

A B C

A+ B+ C

CD

00

0 0

A B C

A+ B+ C

CD

01

0 1

A B C

A+ B+ C

CD

11

1 0

A B C

A+ B+ C

CD

10

1 1

A B C

A+ B+ C

Funcia F n general e o sum a acestor stri independente.


Deci:
n

F = i xj

( ) forma canonic conjuctiv a funciei

Fie suma produselor minterminilor. Se pot utiliza nsemnrile


maxterminilor, n acest caz se ia produsul sumelor.
nm

F=

AB

AB

AB

AB

00

01

11

10

CD

00

CD

01

CD

11

CD

10

AB

AB

AB

AB

AB

11

10

Exemple:

X1 X2

i =1 j =1

CD

i( x ) forma canonic disjunctiv.

CD

F = ABDC + ABCD + ABCD + ABCD

F = ACD + ABD

00

01

CD

00

CD

CD

01

CD

11

CD

10

AB

AB

AB

AB

AB

00

01

CD
AB
CD

AB

AB

AB
11

AB

00

01

CD

00

CD

01

10

CD

11

CD

10

F = AD + AB

11

10

CD

00

CD

01

CD

11

CD

10

Nu totdeauna n dispozitive sunt realizate toate aceste stri, n acest caz


putem simplifica dispozitivul.
Presupunem c avem un dispozitiv ce trebuie s realizeze funcia:
21

22

Codoare
Codoarele transform codul zecimal n cod binar.

Decodoare
Transform din cod binar n cod zecimal poziional.

1
1

A=1+3+5+7+9
B=2+3+6+7
C=4+5+6+7
D=8+9

AB

&

0 0 0 0 0 1

ABCD

1 0 0 0 1

ABC

2 0 0 1 0

ABC

3 0 0 1 1

ABC

4 0 1 0 0

ABC

5 0 1 0 1

ABC

6 0 1 1 0

ABC

7 0 1 1 1

AB

AB

8 1 0 0 0
9 1 0 0 1
10 1 0 1 0

&

CD

ABC D

A
B
C

N DCB A0 1 2 3 4 5 6 7 8 9

23

CD

00

CD

01

CD

11

AB

AB

AB

AB

00

01

11

10

Se pot utiliza combinaiile nefolosite, pentru minimizare.

1
1

AB

AB

AB

AB

AB

00

01

11

10

01

CD

11

CD

10

CD

1
1
1
1

CD

00

CD

&

11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
25
15 1 1 1 1

26

F = A + BCD

i =1 j = 1

F=

g( xi ) * x j + g( xi ) * x j = g

A B C mintermeni maxtermeni

X2

AB = A + B

Minimizarea se efectuiaz pe baza urmtoarei funcii:

AB

24

F = A+ C+ D