1.

5 Circuite folosite n sistemele digitale pentru reprezentarea informaiilor

n sistemele digitale circuitele folosite se mpart n circuite logice combinaionale (CLC) i
circuite logice secveniale (CLS).
CLC sunt circuite la care mrimile de ieire la un moment dat depind de mrimile de intrare. Ele
mai sunt denumite i circuite fr memorie.
CLS sunt circuite la care starea ieirilor depinde att de starea intrrilor, ct i de stri anterioare
ale circuitului. Sunt denumite circuite logice cu memorie.
Att CLC, ct i CLS se numesc logice pentru c mrimile de intrare i de ieire pot avea doar
dou valori notate cu 0 i 1 n mod curent.
A. CIRCUITE LOGICE COMBINAIONALE (CLC)
n figura 1 este dat schema bloc a unui circuit logic combinaional cu n intrri i m ieiri.

u1

y1

u2

y2
C.L.C

un

ym

Figura 1

Pentru acest circuit se poate scrie setul de funcii:

y1 f 1 (u1 , u 2 , , u n )

y 2 f 2 (u1 , u 2 , , u n )

y m f m (u1 , u 2 , , u n )
unde f 1 , f 2 , , f m sunt funcii logice.
Din categoria CLC fac parte:
1. Porile logice - sunt circuite care efectueaz operaii logice asupra mrimilor de intrare. Cele mai
simple pori logice sunt cele care efectueaz operaiile: I, SAU, SAU-EXCLUSIV, NEGARE, etc.
Cu ajutorul porilor logice pot fi sintetizate circuite cu funcii logice complexe.
2. Decodificatorul este un circuit logic combinational, integrat pe scar medie, obinut printr-o
extensie (conexiune) de tip paralel a unor pori logice i are n intrri de adresare i 2 n iesiri. Din punct
de vedere funcional decodificatorul activeaz una din cele 2 n ieiri ale sale, funcie de codul aplicat la
cele n intrri.
Decodificatorul se utilizeaz n numeroase aplicaii, ca de exemplu adresarea memoriilor,
selectarea (validarea) unor circuite sau a unor periferice, afiarea datelor etc.
Circuitele decodificatoare sunt foarte utile la implementarea sistemelor de funcii.

0
1

a
b

2
3
4

20

5
6

P0
P1

P2

P3
P4

P5
P6
P7

INTRARI
a b c
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

P0
0
1
1
1
1
1
1
1

IESIRI
P1
P2
1
1
0
1
1
0
1
1
1
1
1
1
1
1
1
1

P3
1
1
1
0
1
1
1
1

P4
1
1
1
1
0
1
1
1

P5
1
1
1
1
1
0
1
1

P6
1
1
1
1
1
1
0
1

P7
1
1
1
1
1
1
1
0

Figura 2
Din punct de vedere constructiv se produc mai multe tipuri de circuite decodificatoare dintre care
amintim decoficatorul zecimal cu 4 intrri i 10 ieiri, decodificatorul binar dublu cu patru ieiri i dou
intrri de adresare comune, decodificatorul binar cu 16 ieiri, decodificator pentru comanda
dispozitivelor de afisaj cu 7 segmente. n figura 2 este dat schema bloc i tabelul de funcionare ale
decodificatorului binar cu 3 intrri i 8 ieiri.
3. Codificatorul realizeaz funcia invers decodificatorului. Un codificator are cel mult 2n intrri,
fiecare intrare corespunznd unui anumit numr de ordine, i n ieiri. La aplicarea unui semnal logic pe o
intrare se obine la ieire un cuvnt de n bii, care reprezint codul intrrii activate. n mod normal, la un
moment dat trebuie s fie activ o singur intrare.
4. Multiplexorul este un circuit logic combinaional, integrat pe scar medie, obinut printr-o
conexiune (extensie) de tip serie a unor pori logice ce constituie elementul tipic de circuit logic
combinaional. Din punct de vedere funcional multiplexorul este un selector ce conecteaz la ieire
intrarea adresat. Circuitul are n general 2 n intrri de date i n intrri de adres. Valoarea ieirii este
determinat de valoarea intrrii selectate prin adres.
E
E

D0
D1
D2
D3

D4

D5
D6

D 7 2 0 212 2
E
a b c

Figura 3

n figura de mai sus este dat schema bloc (figura 3) i tabelul de funcionare ale multiplexorului
(tabelul 2) cu 8 intrri de date, 3 intrri de adresare, o intrare de validare a funcionrii (activ pe 0) i
dou ieiri complementare W i W .
Tabelul 2
INTRARI
IESIRI
c
b
a
W
D0 D1 D2 D3 D4 D5 D6 D7
E
W
0
0
0
0
*
*
*
*
*
*
*
D0
D0
D0
0

D1
*

D1

D1

D2

D2

D2
*

D3

D3

D3

D4

D4

D4
*

D5

D5

D5

D6

D6

D6

D7

D7

D7
1

5. Demultiplexorul
Din punct de vedere funcional demultiplexorul asigur transmiterea semnalului aplicat la intrarea
sa prin una din cele 2 n ieiri, ieire selectat prin codul aplicat la cele n intrri de adresare.
Sau altfel spus:
Realizeaz funcia logic invers fa de multiplexor: pe baza unui cod de n bii, se selecteaz
una din cele 2 n ieiri pe care se transmite unica intrare de date.
Considerm un demultiplexor cu 2 intrri de selecie i 4 ieiri. Tabelul de adevr al acestui
demultiplexor este prezentat n tabelul urmtor:
Tabelul de adevr al unui demultiplexor 1:4.
S1S0
Z0Z1Z2Z3
0 0
D 0 0 0
0 1
0 D 0 0
1 0
0 0 D 0
1 1
0 0 0 D
Multiplexorul i demultiplexorul pot fi utilizate pentru transmiterea mai multor semnale pe o
singur linie.
6. Memorii fixe ROM
Memoriile fixe ROM sunt circuite integrate pe scar larg avnd schema bloc din figura 4 i fiind
organizate sub forma unor cuvinte (n cazul nostru 2 n ) de lungime dat (pentru figura 4 lungimea dat
este m biti).

CS

1
2

D
E
C.

A
D
R.

MATRICE
MEMORIE

CU 2 LINII
(CUVINTE) SI
n COLOANE

2n
1 2

Figura 4

Memoria fix are n intrri de adresare, o intrare (sau mai multe) de validare ( CS ) i m ieiri
de date. Fiecare cuvnt al memoriei este selectat printr-o combinaie unic de valori ale variabilelor de
adresare.
Cu o memorie fix poate fi implementat un sistem de funcii logice caz n care variabilele se
aplic la intrrile de adresare ale memoriei, iar valoarea funciilor logice este obinut la ieirile memoriei.
De menionat c fiecare funcie logic este dat de un bit de la ieire.
Din punct de vedere logic o memorie cu capacitatea de 2 n cifre binare este un selector cu n
intrri de adresare i 2 n intrri de date reprezentate de celulele memoriei (figura 5). O astfel de structur
realizeaz o funcie logic de variabilele de adresare, funcie ale crei valori sunt specificate de intrrile
de date ale multiplexorului care, n cazul de fa, sunt impuse de coninutul celulelor de memorie.

CELULELE
MEMORIEI

D0
D1
MUX.

D2 n

1 2

Figura 5

Observaie: La implementarea funciilor logice cu memorii fixe nu are importan complexitatea funciei.
Structura memoriei ce trebuie folosit este dat de numarul de variabile i numrul de funcii. Rezult
deci c implementarea cu memorii fixe este recomandabil atunci cnd funciile sunt complicate.
Problema care se pune la implementarea unui sistem de funcii cu o memorie fix este aceea de a
folosi o memorie ct mai mic. Se cere deci s se reduc pe ct posibil numrul variabilelor i numrul
funciilor.
Reducerea numrului variabilelor de intrare este deosebit de important deoarece capacitatea
memoriei ce trebuie utilizat se dubleaz pentru fiecare variabil de intrare. O metod posibil de
reducere a numrului de variabile const n codificarea acestora. De exemplu 16 variabile independente
ce nu se pot modifica simultan pot fi codificate cu patru variabile binare.
n mod similar numrul funciilor implementate cu o memorie fix poate fi redus dac se folosete
un decodificator extern care s decodifice funciile cerute din ieirile memoriei.

7. Structuri logice programabile

Structurile logice programabile sunt circuite logice combinaionale capabile s implementeze
funcii logice exprimate n form normal disjunctiv. Structurile programabile conin dou matrici: o
matrice de pori SI care decodific adresa i o matrice de pori SAU care genereaz funciile logice (un
SAU logic ntre adresele pentru care funcia ia valoarea logic 1).
Structurile logice programabile se clasific n:
a) structuri PLA atunci cand sunt programate la fabricatie prin procedee de mascare;
b) structuri FPLA in cazul in care pot fi programate de catre utilizator.
Structurile logice programabile rezolv problema codificrii variabilelor de intrare, care a fost
ridicat n cazul implementrii funciilor logice cu memorii fixe, facilitnd astfel implementarea unor
funcii logice de un numr foarte mare de variabile. Astfel, spre deosebire de memorii unde se decodific
toate adresele posibile, n cazul structurilor programabile sunt decodificate numai adresele utilizate
(produsele logice pentru care funcia ia valoarea logic 1). Adresele utilizate sunt specificate n
formularul de programare.
Aplicaii ale circuitelor logice combinaionale: Sumatorul
Definiie: Sumatorul se definete ca fiind circuitul logic combinaional care asigur, direct sau
indirect, efectuarea nsumrii a dou numere binare innd cont de un eventual transport iniial. n figura 6
este prezentat modul de reprezentare a unui sumator pe n bii care ine cont de un eventual transport
iniial Ti i genereaz, dac este cazul, un transport final T f .

a n 1 bn 1

a1 b1 a 0 b0

Tf

Ti

SUMATOR

S1 S 0

S n 1
Figura 6

Definiie: Circuitul logic combinaional care asigur, direct sau indirect, nsumarea a dou numere
binare cu cte un bit fr a lua n considerare transportul de la bitul cu ponderea imediat inferioar este
denumit semisumator.
CONCLUZII: Circuitele combinaionale implementeaz funciile eseniale ale unui calculator numeric.
Aceste circuite se caracterizeaz prin faptul c starea ieirilor depinde numai de starea intrrilor, i nu
depinde de timp. Deci, cu excepia memoriilor fixe ROM, circuitele combinaionale nu furnizeaz
informaii de memorie sau de stare, care sunt de asemenea elemente eseniale pentru funcionarea unui
calculator numeric. n acest scop se utilizeaz circuitele secveniale.
A. CIRCUITE LOGICE SECVENIALE
Un circuit secvenial are memorie, adic ieirile curente ale circuitului nu depind numai de
intrrile curente, ci i de intrrile anterioare.
Un alt mod de caracterizare al unui circuit secvenial este c ieirile curente ale circuitului depind
de intrrile curente i de starea curent a circuitului.

Circuitul secvenial se compune dintr-un circuit combinaional, o parte a ieirilor acestuia fiind
conectate la intrrile circuitului prin intermediul unor elemente de memorie (elemente de ntrziere).
Semnalele aplicate pe cele n intrri formeaz mulimea X = {x1, x2, , xn} a variabilelor de intrare,
numite i variabile de intrare principale. Mulimea format din 2n intrri distincte se numete alfabet de
intrare I, I={i1, i2,..., i2n }. De exemplu, pentru dou variabile de intrare alfabetul de intrare este I = {00,
01, 10, 11}. O combinaie a intrrilor se numete simbol al alfabetului.
Semnalele de ieire formeaz mulimea Z = { z1, z2, , zm} a variabilelor de ieire, numite i
variabile de ieire principale. Mulimea format din 2m ieiri distincte se numete alfabet de ieire O, O={
O1, O2,..., O2m}.
Pentru a se descrie comportarea unui circuit secvenial, trebuie s se indice corespondena dintre
starea prezent pentru un anumit cuvnt de intrare i starea urmtoare.
Deoarece alfabetul de intrare i cel de ieire sunt mulimi finite, formate din cel mult 2 n, respectiv
2m simboluri, iar numrul de stri interne este finit, circuitul secvenial se numete cu stri finite, sau
main cu stri finite, sau main de stare. Aceste circuite se numesc circuite secveniale de tip Mealy,
iar modelul lor matematic se numete automat finit de tip Mealy.
Exist circuite secveniale la care ieirile nu depind de intrrile principale, ci numai de cele
secundare, adic de starea prezent. Aceste circuite se numesc circuite secveniale de tip Moore, iar
modelul lor matematic se numete automat finit de tip Moore.
n cazul circuitelor combinaionale reale, ieirile nu se modific simultan cu intrrile, ci dup o
anumit ntrziere numit timp de propagare (tp). Vectorul de ieire va fi corect numai dup acest timp de
propagare. n intervalul de timp (0, ..., tp) pot apare mai muli vectori de ieire, diferii de cel corect. Acest
fenomen se numete hazard combinaional. Hazardul se poate elimina prin adugarea unei memorii la
ieirea circuitului combinaional, care preia datele numai la momente discrete de timp, mai mari dect tp: t
= kT (unde k = 1, 2, 3, ). Aceasta se realizeaz prin comanda memoriei cu impulsuri de la un generator
de tact, cu perioada T. Circuitele secveniale la care starea urmtoare devine stare prezent numai n
momente determinate prin impulsuri de tact se numesc circuite secveniale sincrone.
Din categoria CLS fac parte:
1. Circuite basculante bistabile (CBB)
Cele mai simple circuite secveniale sunt circuitele basculante bistabile. Exist diferite tipuri de
asemenea circuite, fiecare din acestea avnd dou proprieti importante:
Un circuit basculant bistabil are numai dou stri stabile. Strile stabile sunt strile n care
circuitul poate rmne un timp nedefinit dac nu se modific intrrile. Astfel, un bistabil poate funciona
ca o memorie de 1 bit.
Un bistabil are dou ieiri, care sunt ntotdeauna complementare una fa de cealalt. Acestea se
noteaz de obicei prin Q i .
2. Bistabilul D sincron
Este un bistabil cu o singur intrare de date, notat cu D, i o intrare de tact. Starea urmtoare a
bistabilului este aceeai cu cea a intrrii D, indiferent de starea prezent. Deci, valoarea logic aplicat la
intrare se transfer la ieire doar la aplicarea semnalului de tact, adic cu o ntrziere de o perioad de
tact. De aceea, bistabilul D se mai numete circuit elementar de ntrziere (D Delay).
Pe durata impulsului de tact, ieirea bistabilului este egal cu intrarea (deci, ieirea urmrete
intrarea). La trecerea semnalului de tact n 0 logic, se menine starea existent n acel moment. De
aceea, acesta este un circuit latch.

Tabelul caracteristic al bistabilului D

D
0
0
0
0
1
0
1
0
1
1
1
1
Exist i bistabile D care comut pe frontul pozitiv sau negativ al semnalului de tact.
3. Bistabilul asincron RS (latch-ul)
Circuitul basculant bistabil RS nesincronizat (sau asincron) constituie cel mai simplu element de
memorare. Bistabilul RS asincron, se obine prin interconectarea a dou pori I-NU n aa fel ca ieirile
uneia s fie conectate la intrarea celeilalte.
Cele dou intrri ale circuitului, R i S , sunt active cnd la ele se aplic semnalul 0 logic. Prin
convenie se consider c circuitul basculant bistabil este n starea 1 logic cnd la ieirea Q avem nivel
logic 1. Dac Q=1 atunci la ieirea complementar Q vom avea nivel logic 0.
nscrierea unui semnal 1 logic n circuitul basculant bistabil (aducerea bistabilului n starea 1) se
face prin aplicarea unui semnal 0 logic la intrarea de nscriere S (set). tergerea bistabilului, adic
aducerea lui n starea 0, se face prin aplicarea unui semnal 0 logic la intrarea de tergere R (reset).
n funcionarea normal nu se permite aplicarea simultan a semnalului logic 1 pe dou intrri R
i deoarece conduce la prezena semnalului logic 0 pe dou ieiri, situaie care este in contradicie cu
situaia dat anterior privind caracterul complementar al ieirii unui bistabil.
Tabelul caracteristic al bistabilului asincron RS
S
R
0
0
0
1
0
1
0
1
1
1 interzis
n tabelul de mai sus s-a notat cu Qn starea prezent i cu Qn+1 starea dup o ntrziere, ntrziere
egal cu timpul necesar pentru propagarea semnalului de la intrare la ieire.
Din analiza funcionrii circuitului basculant bistabil RS asincron rezult c, dei prin intrrile R i
S poate fi controlat modul su de functionare, momentul funcionrii, adic momentul la care au loc
tranziiile de stare, nu poate fi controlat, ceea ce reprezint un inconvenient destul de mare pentru
majoritatea sistemelor discrete de conducere ce utilizeaz circuite basculante bistabile RS asincrone.
4. Memoria RAM
Structura logic a unei memorii RAM (random access memory), memorie cu acces aleator, se
obine dac celor dou nivele ale circuitului bistabil adresabil, nivelul de decodificare i nivelul de
memorare, li se adaug un al treilea nivel i anume, nivelul de multiplexare (figura 7). Schema din figura
8 pune n eviden modul de funcionare al unui circuit de memorie avnd capacitatea de 2 n bii.
Schemele logice concrete ale acestor circuite conin o serie de optimizri ale nivelului de decodificare i a
celui de multiplexare.

DECODIFICATOR E

WE
1

ADRES

CELULE DE
2n
MEMORARE

2n
DINP

MULTIPLEXOR E
DOUT
Figura 7

Modul de funcionare al circuitului de memorie avnd schema din figura 8 este urmtorul:
decodificatorul selecteaz celula de memorie n care se va nscrie informaia binar aplicat la intrarea
DINP, iar multiplexorul permite selectarea oricrui bistabil la ieirea DOUT. Circuitele decodificator i
multiplexor sunt adresate cu acelai cod binar denumit adresa locaiei de memorie.
n afara intrrilor de adresare, intrare date DINP i ieire date DOUT, un circuit de memorie RAM
mai are n mod uzual nc dou intrri i anume:
- WE (write enable) a crui valoare condiioneaz ciclul de scriere sau citire n/din memorie;
- CS care permite selectarea circuitului de memorie.
Observaie: Circuitul basculant bistabil adresabil i memoria RAM reprezint extensii de tip paralel ale
circuitului basculant bistabil RS.
5. Registre
Registrele sunt circuite secveniale destinate memorrii temporare sau deplasrii informaiei
binare, de obicei cu lungimea unui cuvnt. Un registru este format din elemente de memorie binar, n
particular din bistabili, crora li se ataeaz circuite logice care permit efectuarea unor operaii asupra
informaiei, cum ar fi: ncrcarea, deplasarea, citirea, nscrierea. Fiecare bistabil memoreaz un bit al
cuvntului, deci capacitatea registrului este egal cu numrul de bistabili din care este format. Tipul
bistabililor din registru determin, prin modul de comutare a acestora, felul n care informaia este nscris
n registru.
Exist diferite tipuri de registre: registre de memorare (de tip paralel, adic toi biii odat se
memoreaz), registre de deplasare (de tip serie, adic bit cu bit se face deplasarea), registre combinate (de
memorare i deplasare, de tip serie-paralel), i registre universale.
5.1. Registre de memorare
Se utilizeaz pentru pstrarea informaiei care trebuie transferat ctre o anumit destinaie.
Funcioneaz ca un tampon de ieire. Un exemplu ar fi un registru de 4 bii, format din 4 bistabili de tip
D, comandai de acelai semnal de tact.
La tranziia din 0 n 1 a semnalului de tact, informaia de pe intrrile D0, D1, D2, D3 este citit
n registru, iar dup un timp de propagare ea apare la ieirile Q ale bistabililor. Pe durata palierului
impulsului de tact, ieirile urmresc modificarea semnalelor de pe intrri. La tranziia din 1 n 0 a
semnalului de tact, ultima informaie prezent la intrrile bistabililor este reinut n registru.

Semnalul de tact are rolul de a valida informaia prezent la intrrile bistabililor. Datele sunt
ncrcate n registru n paralel, la acelai impuls de tact.
Dac registrul este realizat cu bistabili D care comut pe frontul anterior al impulsului de tact, se
memoreaz informaia existent n momentul tranziiei din 0 n 1 a semnalului de tact.
Funcia principal a unui registru paralel de stocare ntr-un sistem numeric de prelucrare a
informaiilor const n stocarea temporar a unor informaii binare care devin astfel mai uor accesibile.
Registrul constituie astfel memoria zonelor de vitez maxim n sistemele numerice de prelucrare a
informaiilor.
5.2. Registre de deplasare
Aceste registre i deplaseaz coninutul cu o poziie la dreapta sau la stnga, la fiecare impuls de
tact.
5.3. Registre serie-paralel (combinate)
Existnd multe situaii n care, la nivelul sistemelor de conducere, s-a impus modificarea modului
de transfer a datelor de la transferul serie la transferul paralel sau invers. Aceasta este cauza care a condus
la apariia unui nou tip de registru, aa numitul registru serie-paralel.
Registrele anterioare permiteau fie numai accesul paralel (registrul de memorare), fie numai
accesul serie (registrul de deplasare) la date, att la intrare, ct i la ieire. De multe ori este util s existe
att accesul serie, ct i accesul paralel la date. Un asemenea registru poate realiza att funcia de
memorare, ct i cea de deplasare, fiind numit registru combinat.
Bistabilele de tip D din componena unui astfel de registru trebuie s poat primi date de la:
a) bistabilele de tip D anterioare, n cazul transferului serie;
b) din exteriorul registrului, n caz de transfer paralel.
Pentru aceasta registrul serie-paralel trebuie s conin o zon combinaional care s selecteze
sursa de date pentru bistabilele interne n funcie de valoarea unui semnal de comand ce selecteaz
modul de lucru al registrului.
Deoarece informaia poate fi introdus n modul paralel i extras n modul serie, sau introdus n
modul serie i extras n modul paralel, aceste registre permit conversia paralel-serie, respectiv serieparalel a datelor. Altfel spus, registrele serie i paralel sunt utilizabile doar n sistemele de conducere n
care transferul datelor este de tip serie, respectiv paralel.
5.4. Registre universale
Permit operaii de deplasare la stnga i la dreapta, ncrcare paralel, citire serial sau paralel a
datelor.