Rodica Stoian - note de curs TAEP - 2015

MODUL II

Curs 9
Masurarea de margine (BST)
Evolutia masuratorilor si testelor asupra circuitelor integrate.
Fabricarea produselor electronice de inalta tehnologie este orientata spre o varietate complexa si
sofisticata a procedeelor de testare in cadrul diversificarii si dezvoltarii circuitelor integrate (C.I.) si
a placilor cu cablaj imprimat (P.C.B.). Problema principala in testare datorita densitatii marite este
innaccesibilitatea nodurilor de testat prin tehnicile conventionale cum ar fi pat de cuie (ca
dispozitiv de fixare) si sonde mecanice. Ca rezultat, dispozitivele de testat in circuit (I.C.T.) curente,
cu pat de cuie, devin mai putin folosite si sint cu limitare tehnologica, fortind fabricatia sa se bazeze
pe o mai puternica tehnologie de testare funcitonala mai scumpa, pentru a mentine o calitate ridicata
a produselor electronice.

Necesitatea introducerii masuratori de margine

Aceasta nevoie de accesibilitate a nodurilor de testat intilneste doua mari grupe de obstacole:
Miniaturizarea si Cresterea complexitatii C.I.
Succesul cu aceste doua tehnologii avansate fac totusi ca
echipamentul de testare automata,
devenit foarte scump la sfirsitul anilor 90 sa afecteze serios profitul producatorilor de P.C.B. Se va
arata ca metoda B.S.T. este responsabila direct cu solutionarea problemei. Aparut din dorinta
predispunerii pentru testare a C.I.-urilor, B.S.T.-ul poate reduce dramatic pretul de cost.
Utilizarea de facilitati necesare in B.S.T. ridica doar o singura problema si anume o proiectare
speciala a cipurilor si a P.C.B.-urilor. Beneficiile cistigate insa compenseaza pe deplin acest neajuns
deoarece costul echipamentului de testare automata si timpul de stabilire a testului sint reduse foarte
mult. Aceasta tehnologie permite scaderea cu 70% a costurilor echipamentelor de testare automata
simultan cu folosirea ultimelor tipuri de circuite S.M.D. in P.C.B.-uri oricit de dense .
Ceeace este revolutionar aici este nu este masurarea de margine in sine ( care era folosita de ani de
zile de unii producatori de calculatoare mari ) ci dezvoltarea unui standard pentru ea , si aceptarea
rapida a acestui standard de catre multi producatori de C.I. , echipamente de testare automata, si
software de proiectare automata a circuitelor integrate .

Obstacole in testarea conventionala

Principalele doua mari grupe de obstacole sint Miniaturizarea si Cresterea complexitatii C.I.
Miniaturizarea.
- Distanta dintre trasee si latimile curente de pe P.C.B. sint de ordinul 100ym
- Inaltimea pinilor din capsula C.I. este intre 2,5-3mm
- Introducerea placilor montate pe ambele fete (S.M.D.) face practic imposibil accesul
dipozitivelor cu pat de cuie.
Cresterea complexitatii C.I.
- A.S.I.C.-urile sint impachetate curent in capsule cu 200 de pini sau chiar mai mult.
- Microprocesoarele in tehnologie V.L.S.I. pot contine mai mult de un milion de
tranzistoare.
Este clar ca cererea miniaturizarii neintrerupte (cu pasul dinter pinii C.I. de 0,3mm sau mai mic)
necesita o tehnologie dificila pentu accesul la punctele de testat. Anumite tehnologii, cum ar fi de
exemplu S.M.D.-urile face practic imposibila o testare conventionala. Miniaturizarea C.I. complexe
cum ar fii de exemplu A.S.I.C.-urile, necesita o secventa de test mai lunga pentru ca placile pe care
se monteaza sa fie foarte fiabile.
Pretul echipamentului de testare ( A.T.E. ) conventional a crescut in doar citiva ani de circa 15 ori ,
ajungind la milioane de dolari . Impreuna cu cresterea costurilor de capital , timpul de dezvoltare
1

Rodica Stoian - note de curs TAEP - 2015

MODUL II

pentru aceste echipamente a crescut la fel de rapid . Asta inseamna ca la timpul de dezvoltare a
P.C.B.-ului dorit se adauga si timpul tot mai mare de dezvoltare a echipamentului de testare , deci
timpul in care un produs ajunge pe piata ( timul real pina la o productie de masa ) continua sa
creasca in timp ce ciclurile de viata ale produselor electronice noi dezvoltate devin tot mai scurte ,
producatorii fiind amenintati sa ajunga in situatia in care produsul lor este uzat moral de la
inceperea productiei de masa .
A devenit clar ca metodologia clasica de testare si-a atins limitele tehnologice in 1985 cind s-a
format J.E.T.A.G. ( Joint European Test Action Group ) , devenit ulterior J.T.A.G. prin aderarea
marilor firme de peste ocean. Sub indrumarea firmei Philips, acest grup industrial a crescut repede
si a dezvoltat un standard pentru B.S.T. care a avut un foarte rapid succes, fiind repede adoptat de
multe firme de produse electronice.
In concluzie, progamarea echipamentelor automate de testare (A.T.E.) conventionale, calitatea
testelor ce se pot face cu aceste echipamente si reproiectarea patului de cuie la noile dimensiuni
maresc excesiv pretul de cost pentru testare, impunindu-se o noua metoda de testare care sa rezolve
aceste probleme.
Principiile B.S.T.
Solutionarea acestor probleme poate venii de la testarea functionala a C.I. aplicind metodologia
configuratiei specifica testului. Aceasta inseamna ca proiectarea cipului insusi poate fi facuta pentru
a permite testarea in cadrul constructiei C.I. Aceasta este caracteristica autotestarii interioare.
Astfel problemele mecanice puse de testarea C.I. sint deplin inlaturate de asa numitele celule de
masurare de margine B.S.C. Acesta idee a facut ca principiul testarii C.I. sa poata fi extins la nivelul
P.C.B. sau eventual la nivelul sistemului. Aceste idei revolutionare lansate de Philips in 1985 au
fost reunite in tehnica testarii prin masurarea de margine B.S.T.
Tehnica B.S.T.-ului implica includerea de registrii de deplasare adiacente fiecarei componente
astfel incit semnalele de la marginea componentei sa poata fi controlate utilizind tehnica sondarii.
Se pot astfel pune orice semnale digitale pe intrarile inimii logice a C.I. si se pot culege orice
semnale de pe iesirile sale, chiar in conditiile izolarii de restul schemei.
Multitudinea variantelor posibile de masurare de margine a impus unificarea ideeilor prin
standardul I.E.E.E 1149.1-1990.
B.S.T.-ul este un model al tehnicii de testare care rezolva problema accesului la nodurile de testat.
In cadrul C.I. (cuprinzind inima logica si buferele de intare/iesire) pentru masurarea de margine, o
parte a registrilor de deplasare este plasata intre inima logica si buferele de intare/iesire adiacente
fiecarui pin. Fiecare faza a registrului de deplasare ete continuta in celulele de testare de margine
(B.S.C.). Ele pot controla si observa ce se intimpla la fiecare pin de intrare sau de iesire, pentru
fiecare C.I. dintr-un montaj.
Echipamentul de test intern este direct atasat la blocurile functionale din complexitatea constructiei ,
in interiorul circuitului in sine, dar este controlat la distanta de un procesor de test extern , pentru a
coordina testele aplicate folosind echipamentele de test interne . In unele cazuri suficienta capacitate
de test poate fi creata in circuit pentru ca un test sa poata fi facut , ca raspuns la o simpla
instructiune de tip GO de la procesorul extern .
Masurarea de margine poate pune secventele de test dorite oriunde este nevoie de ele . De asemenea
face mai usor de distins intre testarea chip-urilor in sine si testarea conexiunilor dintre chip-uri . Un
test de emulare este o tehnica de testare pentru P.C.B.-urile plantate in care procesorul de pe placa
este dezactivat , in timp ce functiile sale sint emulate de catre sistemul de test . Un test functional
este un proces de test care consta in principal in simularea P.C.B.-urilor plantate prin conectorul
placii respective si observarea iesirilor normale ale placii . Trei teste principale pot fi facute cu
registrul de masurare de margine : testul de interconectare folosind instructiunea EXTEST (external
2

Rodica Stoian - note de curs TAEP - 2015

MODUL II

test) , testul de chip folosind instructiunea INTEST (internal test) si aplicarea/citirea de semnale pe
pinii circuitelor folosind instructiunea SAMLPE .

4.1. Definirea masurarii de margine

Sondarea pinilor circuitelor integrate
B.S.C.-urile pentru pinii componentelor sint interconectate in maniera unui lant de registrii de
deplasare numit registru de masurare de margine B.S.R. El asigura o cale seriala in jurul inimii
logice . Aceasta cale este asigurata cu ajutorul unui controlor T.A.P. ce are urmatoarele conectari
externe:
- intrarea datelor de test T.D.I.,
- iesirea datelor
- semnalele de control.
Intr-o asmenea aranjare datele de test pot fi deplasate prin calea de masurare de margine de la T.D.I.
la T.D.O. pentru a realiza accesibilitatea la nodurile de testat.

Fig. 1 Masurarea de margine , principiu

Alti registrii interni pentru masurarea de margine a C.I. sint : un registru de instructiuni, utilizat
pentru selecta testul potrivit sau registrul ce poate fi accesat ori ambele deopotriva; un registru
derivatie care minimizeaza distanta dintre pinii T.D.I. si T.D.O. ; un registru optional de identificare
a C.I. (ce identifica C.I. si fabricantul); alte registre optionale date de configuratiile specifice de test
care sustin diferite caracteristici in C.I. , cum ar fii testarile automate, caile de masurare, etc.
Operatia ansamblului de masurare de margine este controlata de un controller al portului de acces
pentru testare (T.A.P. controller).
Masurarea de margine la nivel P.C.B.
In cadrul asamblarii P.C.B.-urilor cu mai multe C.I., registrele pentru masurarea de margine pentru
componentele individuale pot fi conectate in serie pentru a forma o singura cale intr-o configuratie
completa, asa cum se poate vedea in figura urmatoare. Ca o alternativa, configuratia placii poate sa
contina mai multe cai de masurare de margine independente.

Rodica Stoian - note de curs TAEP - 2015

MODUL II

Fig.2. O masurare de margine curenta la nivel P.C.B.

Functiile celulelor pentru masurarea de margine.
In timpul functionarii normale a C.I., B.S.C.-ul este transparent. Cind C.I. este pus in modul de
sondare, B.S.C.-ul este configurat pentru a permite aplicarea stimulilor de test serial la intrare si
apoi cules la fiecare iesire a B.S.C.-urilor si apoi deplasate in afara pentru inspectare. Dependent de
semnalele de control, fiecare B.S.C. achizitioneaza datele de la iesire sau deplaseaza serial datele
catre celulele vecine.
a) Interconectarea si testele insumate.
Testul extern este apelat prin introducerea instructiunii EXTEST in chip-uri la fiecare terminal de
control T.A.P. Patern-urile de test sint apoi deplasate prin celulele de masurare de margine catre
pinii de iesire ai circuitelor si prin conexiunile de testat prin setarea semnalului T.M.S. la nivel logic
1 . Raspunsul care ajunge la intrarile circuitelor este incarcat in celulele de masurare de margine
corespunzatoare ( cind Shift/Load este 0 ) si deplasate catre iesire pentru examinare ( cind
Shift/Load este 1) . Prin selectarea atenta a patern-urilor de test este posibila testarea conexiunilor
chip-la-chip pentru depistarea de scurturi la masa sau surse , scurturi intre fire , conexiuni intrerupte
si alte tipuri de defecte ale conexiunilor .

Fig.3. Testul pentru intrerupere sau scurt circuit.

4

Rodica Stoian - note de curs TAEP - 2015

MODUL II

Prin acest procedeu, aplicind diverse modele de stimuli la un capat al firelor se poate deduce care
sint intrerupte si care sint in scurt intre ele sau la masa, fara testere mecanice externe.
b) Testul intern al C.I.
Testarea interna a inimii logice a C.I. este realizata prin izolarea inimii logice a circuitului de
stimulii primiti de la alte componente inconjuratoare atit timp cit se realizeaza testele interne.
Alternativ, daca B.S.C.-ul are o configuratie corespunzatoare, se poate face o testare statica la limita
inferioara de viteza a inimii logice. Aceasta se poate face prin folosirea stimulilor de test din B.S.C.
care sint asociati cu pinii de intrare in C.I. si prin preluarea raspunsului la test al inimii logice din
B.S.C. asociati cu pinii de iesire ai C.I.
c) Colectarea de semnale.
Instructiunea SAMPLE poate fi folosita in timpul proiectarii schemei sau in timpul verificarii
functionale . Cind acesta instructiune este selectata , ea tine semnalul de T.M.S. in 0 , deci
semnalele curg direct intre pinii capsulei si logica cipului . Deci chip-ul este liber sa-si
indeplineasca functiile normale . Cind chip-ul functioneaza normal , si nu sint in curs operatii de
test , celulele de masurare de margine pot culege valorile instantanee ale semnalelor ce intra si ies
din chip la momentul dorit . Alegind diverse operatii care sa le execute circuitul si colectind
semnalele de pe chip la diverse momente de timp , este posibil sa ne facem o imagine despre modul
cum functioneaza circuitul , interpretind datele deplasate la iesirea portului de test .
Functii rezervate
Sint disponibile doua tipuri de instrumente in domeniul masurarii de margine : instrumentele cu
functii publice , bine documentate in cataloagele firmelor si instrumentele cu functii rezervate
folosite doar de fabricant . Proiectantii pot profita de extensibilitatea standardului pentru a oferii
utilizatorilor o gama larga de auto-teste , cum ar fii testele rapide efectuate la pornirea aparatelor
performante. Proiectantii pot chiar face acesibile prin portul T.A.P. blocuri functionale ale chip-ului
care nu au legatura cu testarea . Se proiecteaza memorii modificabile electric care pot fii
reprogramate prin portul de testare fara a mai fi scoase de pe placa circuitului .

4.2. Logica arhitecturii de testat

Elementele logice de testare
Arhitectura testului complet, prescris de standardul I.E.E.E 1149.1, are patru elemente de baza :
a. Portul de acces pentru testare (T.A.P.)
b. Controllerul T.A.P.-ului.
c. Registrul de instructiuni (I.R.)
d. Grupul registrilor de date de test (T.D.R.)
Registrul de instructiuni si grupul registrilor de date de test au fiecare separat registrii de deplasare
bazate pe cai de acces serial conectate in paralel intre pinii T.D.I. si T.D.O. Selecterea caii este
facuta de Contoller-ul T.A.P.-ului.
Figura urmatoare prezinta arhitectura de masurare de margine standard. Registrele si semnalelede
test optionale sint trasate cu linie intrerupta. In continuare fiecare element al figurii v-a fi descris
mai detaliat.

Rodica Stoian - note de curs TAEP - 2015

MODUL II

Fig.4. Arhitectura pentru masurare de margine standard.

Tehnica masurarii de margine de margine implica includerea seriilor de celule logice de acces
pentru fiecare pin al C.I. utilizat. Fiecare celula se numeste celula de masurare de margine (B.S.C.).
Intreaga serie a B.S.C.-urilor este numita registru de masurare de margine (B.S.R.).

Fig.5. Configuratia C.I. cu controller-ul T.A.P.-ului si celulele de masurare de margine

De observat ca ambele semnale seriale T.D.I. /T.D.O. si semnalele logice paralele de pe pini sint
trecute direct prin celulele de masurare de margine . Intregul sistem de semnale de intrare si iesire,
esantionate de celulele de masurare de margine, este deplasat de la intrare la iesire pe calea seriala
T.D.I. /T.D.O.
Operatiile B.S.C. sint controlate de semnalele din T.A.P. Controllerul T.A.P.-ului este actionat de
semnalele de selectarea modului de test (T.M.S.) si ceasul testului (T.C.K.), obtinute pe nivelul
6

Rodica Stoian - note de curs TAEP - 2015

MODUL II

sistem al bus-ului sau cu un echipament de test automat (A.T.E.). In acord cu standardul I.E.E.E.
1149.1 poate fi aplicat optional si un semnal de resetare a testului (T.R.S.T.) Detalii despre
componentele schemei din fig.4. sint date in continuare.
Portul de acces pentru testare
T.A.P.-ul sigura accesul pentru multe tipuri de teste functionale in interiorul C.I. El consta in patru
conexiuni de intrare, una fiind optionala si o conexiune de iesire. Conexiunea optionala de intrare
este utilizata pentru resetul asincron a testului logic definit de B.S.T. standard. Oricum acesta
functie poate fi indeplinita de catre circuitul logic din controllerul T.A.P.-ului. Standardul I.E.E.E.
1149.1 cere ca acesta conexiune a T.A.P.-ului sa nu fie utilizata pentru alt scop decit acest tip de
reset.
Conexiunile T.A.P.-ului:
- Intrarea de ceas pentru testare T.C.K.
T.C.K. furnizeaza ceasul pentru logica testului. Un P.C.B. mai poate cuprinde
componente sau C.I.-uri variate si exista ceasuri specifice pentru fiecare grup de
componente. Pastrarea independentei fata de diferite frecvente de ceas face ca T.C.K.-ul
sa nu interfere cu un alt sistem de ceas. Aceasta permite deplasarea datelor de test
innauntru sau in afara celulelor registrului de masurare de margine concurent cu
functionarea operationala a componentelor si fara sa interfere cu logica sistemului de pe
chip in functionare.
- Intrarea pentru selecterea modului de test (T.M.S.)
Semnalele logice receptionate de intrarea T.M.S. sint interpretate de controllerul
T.A.P.-ului pentru alegerea oparatiunilor de test. Semnalul T.M.S. este esantionat pe
frontul crescator al semnalului de ceas. Cind T.M.S. nu este generat de o sursa externa,
logica testului percepe semnal logic 1, care este nivelul logic in satre de innactivitate.
- Intrarea datelor de test (T.D.I. )
Datele de intrare seriale, aplicate pe acest port sint furnizate intr-un registru de
instructiuni (I.R.) sau intr-un registru de date de test (T.D.R.) in functie de secventa
aplicata in prealabil la intrarea T.M.S. Datele de intrare receptionate sint esantionate pe
frontul crescator al semnalului de ceas. Cind pe T.D.I. nu se genereaza nimic de la o
sursa externa, logica testului interpreteaza data de 1 logic.
- Iesirea datelor de test (T.D.O.)
Dependent de secventa aplicata in prealabil pe T.M.S., continutul unuia dintre registrii
de instructiuni (I.R.) sau registrul de date (D.R.) este deplasat serial inafara spre T.D.O.
Datele ce ies de la T.D.O. sint sincrone cu frontul negativ al impulsului de ceas. Cind
nici o data nu este deplasata intre celule, driverul T.D.O. este pus intr-o stare innactiva
de exemlu, de innalta impedanta.
- Intrarea de reset pentru testare (T.R.S.T.)
Logica testului reseteaza asincron testul cind nivelul logic 0 este aplicat pe acest port.
Acesta este un port optional al T.A.P.-ului pentru ca in mod normal logica testului este
prevazuta sa poata fi resetata sub controlul semnalelor T.M.S. si T.C.K.
Defapt ultima optiune salveaza un pin al C.I. Astfel doar patru pini aditionali, maxim
cinci, trebuie sa fie suplimentati la capsula C.I. pentru a indeplini scopul B.S.T.-ului.
Conexiunile T.A.P.-ului de intrare si de iesire pentru C.I. pot fi conectate la nivel P.C.B. intr-un
singur traseu care face testul mai performant prin reducerea traseelor pe P.C.B. In figura urmatoare
toate T.A.P.-urile C.I.-urilor sint conectate in serie pe o cale T.D.I. /T.D.O.

Rodica Stoian - note de curs TAEP - 2015

MODUL II

Fig.6. Configuratia P.C.B.-ului cu mai multe C.I. conectate in serie

In aceasta configuratie semnalele T.M.S. si T.C.K. sint conectate in paralel pentru fiecate C.I. in
timp ce pinii datelor de test (T.D.I. si T.D.O.) sint conectate astfel incit sa formeze o singura cale
seriala pe P.C.B.
Alta configuratie de test pe P.C.B. este deasemenea posibila. Figura urmatoare da un exemplu cu
doua cai seriale, pentru pinii datelor de test, care sint conectate in paralel.

Fig.7. Configuratia P.C.B. cu doua cai de test paralele.

Configuratia paralela utilizeaza o pereche de semnale T.M.S. coordonate (T.M.S.1 si T.M.S.2).
Aceasta organizare poate controla de exemplu si numai o singura cale seriala pentru a fi testata.
Aceasta cere un circuit tri-state la pinul de iesire al tdo pentru ultimul C.I. din bucla.
Cu semnalul de control T.A.P. este posibila izolarea oricarui pin C.I. de pe P.C.B. Sint posibile
doua tipuri de masuratori de testare. In primul tip, calea de test inconjoara C.I. ce trebuie testat din
punct de vedere al conexiunilor cu circuitele vecine, pentru a verifica existenta intreruperilor si a
scurturilor, prin aplicarea pe pinii circuitului a semnalelor de test si analizarea rezultatelor culese la
celalat capat al conexiunilor.
Al doilea tip de test, se refera la testarea inimii logice a C.I. semnalele de test si rezultatele fiind
acum preluate din interiorul circuitului, in conditiile in care circuitul poate fi izolat de restul
schemei electrice di care face parte.

Rodica Stoian - note de curs TAEP - 2015

MODUL II

Controllerul T.A.P.-ului
Functia controller-ului T.A.P.-ului este de a genera ceasul si semnalele de contol cerute pentru
functionarea corecta a ansamblului de registre conectate cu exteriorul, format din registrul de
instructiuni (I.R.) si registrul de date de test (T.D.R.).
Realizarea masurarii de margine la un C.I. implica faptul ca fiecare celula de masurare de margine
este conectata la un pin corespunzator iar ansambulul lor este conectat in serie pentru a forma
registrul de masurare de margine.
Figura urmatoare arata principiul de baza.

Fig.8. Controller-ul T.A.P. si registrele ce le controleaza

Optional, mai pot fi si alte registre implicate in testare, dar ele sint controlate printr-un decodor de
instructiuni.
Controlerul T.A.P.-ului este un automat cu atri finite care opereaza sincron cu ceasul T.C.K. El
raspunde la semnalele T.M.S. si T.C.K. pentru a genera semnalele de control cerute pentru
delpasarea , achizitonarea sau actualizarea datelor prin registrul de instructiuni I.R. sau registrul
datelor de test T.D.R., asa cum se poate observa in figura.
Citeva din semnalele mai importante furnizate de controlerul T.A.P.-ului sint prezentate in
continuare:
- Achizitionarea in registrul de date ( Capture D.R.)
In aceasta stare de control datele sint incarcate paralel, in registrul de date de test
(T.D.R.) selectat, de la intrarile paralele. Aceasta se face pe frontul crescator al ceasului
T.C.K. Instructiunea curenta nu se schimba in aceasta stare a controllerului.
- Deplasarea registrului de date ( Shift-D.R.)
In aceasta stare a controllerului, datele incarcate anterior sint deplasate pe calea T.D.I. T.D.O. O deplasare in registrul D.R. se realizeaza la fiecare front crescator al ceasului
T.C.K. Instructiunea curenta nu se schimba in aceasta stare a controllerului.
- Actualizarea datelor in registrul de date ( Update-D.R.)
In momentul in care controllerul este in aceasta stare, operatia de deplasare este
terminata. Registrii de date de test ( T.D.R.) pot avea latch-uri pentru iesirile parelele.
Aceasta impiedica citirea la iesirile paralele cit timp datele sint deplasate in T.D.R. Cind
aceste registre de date de testare sint selectate de o instructiune, noile date sint
memorate in latch-ul iesirilor paralele pe frontul cazator al semnalului T.C.K.
Instructiunea curenta nu se schimba in aceasta stare a controllerului.
- Achizitionarea in registrul de instructiuni ( Capture-I.R.)
9

Rodica Stoian - note de curs TAEP - 2015

MODUL II

In aceasta stare a controllerului, datele instructiunii sint incarcate paralel intr-un registru
de deplasare al registrului de instructiuni I.R. Aceasta se realizeaza pe frontul crescator
al ceasului T.C.K. Iesirea paralela a I.R. retine starea anterioara. De asemenea si T.D.R.,
care este selectat in instructiunea curenta retine starea lui anterioara.
- Deplasarea registrului de instructiuni ( Shift-I.R.)
In aceasta stare a controllerului , datele memorate sint deplasate pe calea T.D.I. -T.D.O.
spre iesire, o deplasare facindu-se pe fiecare front crescator al T.C.K. Instructiunea
curenta nu se schimba in aceasta stare a controllerului.
- Actualizarea datelor in registrul de instructiuni ( Update-I.R.)
Datele de intrare ale instructiunii de deplasare sint incarcate din registrul de deplasare in
iesirea paralela a registrului de instructiuni. Noua instructiune devine valida cind
controllerul T.A.P.-ului este in aceasta stare. Toate registrele de deplasare a datelor de
testare care sint selectate de instructiunea curenta retin starile lor anterioare, ca si
registrele deselectate de instructiunea curenta. Aceasta se realizeaza pe frontul cazator al
semnalului T.C.K.
Registrul de instructiuni ( I.R.)
Registrul de instructiuni permite instructiunilor de test sa fie deplasate in fiecare C.I. testat de-a
lungul caii seriale realizate pe P.C.B. La nivelul placii toate registrele de instructiuni ale circuitelor
integrate sint legate in serie, in starea Shift-I.R. a controllerului. Instructiunea de testare defineste
testul ce va fi realizat sau registrul de date de testare ce va fi adresat.
Configuratia I.R. este de forma unui registru cu intrare seriala si iesire paralela si seriala. Fiecare
celula a I.R. are un bistabil de deplasare si un latch pentru iesirea paralela. Bistabilul de deplasare
memoreaza bitul instructiunii deplasind-ul prin I.R. Latch-ul pentru iesirea paralela memoreaza
iesirea curenta .
Instructiunile deplasate in bistabilul de deplasare sint retinute in latch-ul iesirii paralele.
Instructiunea retinuta poate fi schimbata chiar cind controllerul este in starile Update-I.R. sau reset.
I.R. trebuie sa contina cel putin doua celule in care sa se memoreze datele de instructiune. Aceste
doua celule sint asezate chiar linga iesire seriala astfel incit ele reprezinta cei mai putini
semnificativi biti. Valorile acestor biti sint 0 si 1 ( 1 este bitul cel mai putin semnificativ) .
Aceste valori fixate sint utilizate in localizarea erorilor in calea seriala prin C.I.-urile de pe P.C.B.
Urmatoarea figura arata organizarea unui registru de instructiuni

Fig. 9 Organizarea unui I.R.

In figura urmatoare ete indicat un exemplu de celula a registrului de Instructiuni. Semnalele de
intrare vin de la controllerul T.A.P.-ului

10

Rodica Stoian - note de curs TAEP - 2015

MODUL II

Fig. 10 Celula tip I.R.

Registrul de date de test ( T.D.R.)
Arhitectura masurari de margine trebuie sa contina minimum doua registre de date de test : registrul
derivatie B.R. si registrul de masurare de margine B.S.R. Alte registre , cum ar fi de exemplu
registrul de identificare a dispozitivului D.I.R. , sint optionale. Fiecare T.D.R. inclus in arhitectura
este adresabil printr-un cod de instructiune pus in I.R.
Marirea configuratiei specifice a T.D.R. se poate face si este completata prin insumarea codului de
instructiuni de la fiecare T.D.R. individual aditional.
Figura 4 indica dispunerea T.D.R. in cadrul standardului de masurare de margine .
In continuare vom prezenta unele cerinte ale T.D.R. :
Fiecare T.D.R. trebuie sa aiba un nume unic.
In starea Shift-D.R. , data de controllerul T.A.P.-ului , data aplicata pe T.D.I. este
deplasata catre T.D.O. , fara inversiunea datelor.
Lungimea pentru orice T.D.R. trebuie sa fie fixa , independent de instructiunile cu care
este adresat. Registrele pot fi concatenate pentru a forma un registru mai mare , care fiind
provenit dintr-o combinatie distincta trebuie denumit cu un nume nou .
O instructiune poate selecta o operatie de test in care mai mult de un T.D.R. este implicat
. Acest lucru trebuie facut secvential ( pas cu pas ) deoarece in acest timp se poate ca un
registru de date de test sa fie intre T.D.I. si T.D.O. in starea de control Shift-D.R.
Registrii care nu sint selectati pentru o operatie de test trebuiesc configurati astfel incit sa
nu interfere cu operatiile di logica de pe chip.
Rezultatele testului sint esantionate in starea Capture-D.R. a controllerului si noi stimuli
de test devin disponibili in starea de actualizare Update-D.R. a controllerului T.A.P.-ului.
Registrul derivatie ( B.R. )
Registrul derivatie este obligatoriu si se prezinta ca un registru de deplasare intr-o singura etapa .
Cind este adresat , B.R. furnizeaza cea mai mica cale seriala pentru deplasarea datelor de test de la
T.D.I. la T.D.O.
Avantajul registrului derivatie este scurtarea caii de masurare in arhitectura sistemului de masurare
atunci cind T.D.R. nu este cerut .
Pentru exemplificare presupunem un P.C.B. care are 50 de C.I.-uri . Registrele de masurare de
margine pentru toate C.I.-urile sint conectate intr-un singur lant serial . Daca lungimea medie a unui
registru este de 100 de faze , atunci lungimea totala a caii seriale contine 5000 de faze . Daca un
singur C.I. este testat pe placa celelalte 49 C.I. trebuiesc suntate . Rezulta ca pentru testarea unui
C.I. doar 100 faze plus 49 faze derivatie sint necesare in loc da 5000 .
Concluziile acestui exemplu sint :
a)
Ciclul de test este scurtat cu 97% .
b)
Doar 100 de biti pentrul C.I.-ul sub test au importanta . Restul de biti care nu au
11

Rodica Stoian - note de curs TAEP - 2015

MODUL II

importanta sint eliminati de A.T.E. care are un timp de diagnostic redus.

Figura urmatoare arata un exemplu de implementare a unui B.R.

Fig. 11 O implementare a registrului derivatie

Registrul de masurare de margine ( B.S.R. )
Registrul de masurare de margine obligatoriu este reprezentat printr-o serie de celule de masurare
de margine astfel incit sa formeze o cale de masurare de marginilor inimii logice a C.I. gazda.
B.S.R. ofera urmatoarele facilitati :
Permite testarea circuitului extern circuitului integrat , care tipic ar fi presupus un test de
interconectare .
Se adapteaza pentru o multime de configuratii de test posibile .
Permite esantionarea si examinarea semnalelor de intrare si iesire fara a interfera cu
operatiile logicii chip-ului .
Poate fi inactivat la nevoie .
Structura globala a B.S.R.-ului este aratata schematic in figura urmatoare :

Fig. 12 Structura B.S.R.

Se observa ca latch-urile paralele previn schimbarea informatiei utile cit timp datele sint deplasate
de la intare la iesire ( T.D.I. catre T.D.O. ).
Corespunzator standardului I.E.E.E. 1149.1 avem urmatoarele prescriptii obligatorii pentru B.S.R. :
Celulele registrului de masurare de margine trebuie sa fie conectate intre fiecare pin al
sistemului digital si logica cipului .
Celula de masurare de margine aplicata trebuie sa fie capabila sa observe starea ( forma )
semnalului la pinul adiacent si daca se cere sa controleze logica sistemului chip-ului .
Pentru componente programabile , Lungimea B.S.R. trebuie sa fi independenta de modul
in care componenta este programata .
In figura 5 se arata schematic cum celulele B.S.R.-ului inconjoara inima logica a C.I. Controlul
12

Rodica Stoian - note de curs TAEP - 2015

MODUL II

operatiilor este realizat de controllerul T.A.P.-ului care a fost descris anterior .

Celula de masurare de margine ( B.S.C. )
Pentru o intelegere mai usoara , celula de masurare de margine (B.S.C.) este considerata cu
configuratia care poate fi folosita atit pentru pinii de intrare cit si pentru cei de iesire ai C.I. Oricum
, nu toate elementele celulei sint intotdeauna necesare in aplicatii particulare. Construirea blocurilor
componente ale celulei poate fi deasemenea diferita de la o aplicatie la alta .
Urmatoarea figura arata implementarea unei celule de masurare de margine:

Fig. 13 O implementare de B.S.C.

Ca o observatie importanta se remarca celulele folosite pentru pinii dedicati cum ar fii : celule
pentru pini de intrare , celule pentru pini de iesire , celule pentru pini de iesire tri-state si celule
pentru pinii bidirectionali . Aceste tipuri de celule au functii si structuri usor diferite fata de tipul
comun de celula reprezentat in figura 13 .
Registrul de identificare a dispozitivului
Registrul de identificare a dispozitivului este un registru optional care poate fi inclus in C.I. Daca el
este inclus trebuie sa indeplineasca cerintele descrise in standardul I.E.E.E. 1149.1 .
Registrul de identificare a dispozitivului ( D.I.R. ) poate furniza ( prin T.A.P. ) informatia binara
despre numele producatorului , numarul componentei si numarul versiunii componentei ( C.I. ) .
Acestea sint importante de exemplu pentru urmatoarele aplicatii :
In fabrica , aceasta permite verificarea daca C.I. corect a fost montat la locul potrivit pe
P.C.B.
Cind componenta ( C.I. ) a fost inlocuita , numarul versiunii inlocuitorului se poate
controla si daca este necesar programul de test se poate modifica .
Cind un P.C.B. este aditionat la o configuratie a sistemului , programul de testare al
sistemului poate fi poate fi modificat pentru noul P.C.B. si circuitele integrate montate .
Controlarea programarii corecte a C.I. programate off-line .
Registrul trebuie sa fie un registru de deplasare de 32 biti , cu intrarea paralela si iesirea seriala .
Registrul nu are nevoie asadar de un latch pentru iesire paralela . La fel ca si registrul derivatie ,
operatiile normale ale C.I. pot continua cit timp registrul de identificare este utilizat.
Structura datelor incarcate in registrul de identificare este indicata in figura urmatoare :

13

Rodica Stoian - note de curs TAEP - 2015

MODUL II

Fig. 14 Structura registrului de identificarea

dispozitivului
Cel mai putin semnificativ bit ( LSB ) este incarcat cu nivelul logic 1 . Aceasta este in conjunctie cu
registrul derivatie ( B.R. ) care are LSB incarcat cu nivelul logic 0 .
Figura care urmeaza da un exemplu de configuratie pentru o celula a registrului de identificare a
dispozitivului .

Fig. 15 Un exemplu de configuratie pentru celula D.I.R.

Registrul specific configuratiei de test ( D.S.R. )

Fabricatia poate necesita registre de date de test pentru configuratia folosita . Pentru acest scop sint
dezvoltate instructiuni specifice configuratiei folosite . In figura 4 aceasta optiune este indicata cu o
linie punctata .
Un aspect ar fi de subliniat si anume ca procesul de fabricatie poate decide daca instructiunile
pentru registrul specific configuratiei de test pot fi disponibile utilizatorilor finali . In acest caz este
necesar ca design-ul acestui registru specific configuratiei de test sa fie similar pentru toate testarile
interne ale tuturor firmelor producatoare ale respectivei componente .

4.3. Aplicatii
Gama aplicatiilor ce au ca subiect central tehnologia de testare de margine este foarte larga. Cea
mai uzuala aplicatie este testarea functionala a circuitelor integrate . Fiecare producator stie care
sint patern-urile de stimuli de test ce trebuiesc aplicate unui circuit si raspunsurile pe care trebuie sa
le genereze . Arhitectura de test permite izolarea circuitului chiar pe placa pe care este plantat ,
putindu-se emula functionarea placii pentru a testa circuitul sau invers , se poate emula functionarea
circuitului pentru testarea placii ce il contine. Se pot deasemenea achizitiona , in timpul functionarii
normale , semnalele prezente pe pinii unor circuite integrate , in scopul crearii unei imagini asupra
functionarii lor .
Prin registrul de identificare se deschide posibilitatea verificarilor asupra tipului cicuitului plantat ,
al producatorului sau al versiunii , pentru a vedea daca circuitul corect a fost plantat in locul corect ,
si daca versiunea folosita este una compatibila cu cea necesara .
14

Rodica Stoian - note de curs TAEP - 2015

MODUL II

Alta aplicatie uzuala este verificarea modului in care se fac conexiunile electrice pe placa testata .
Oricare traseu electric care incepe si se termina pe cite un pin al unor circuite tip B.S.T. poate fi
testat fara posibilitate de eroare . Acest test , realizat prin metode clasice , cu pat de cuie , pe linga
dificultatea realizarii testerelor mecanice pentru dimensiuni foarte mici ale pinilor integratelor , mai
poate ascunde si un defect de lipire al pinilor pe placa prin faptul ca apasa pe pini , care astfel par a
fii corect lipiti .
Circuitele clasice , nedotate cu tehnologie B.S.T. , pot fi deasemenea testate daca sint inconjurate de
circuite realizate cu aceasta tehnologie . De exemplu , se poate inconjura o zona din C.I. clasice cu o
serie de buffere cu celule de masurare de margine , fara a schimba functionarea schemei , dar
introducind pentru zona clasica posibilitatile de testare automata . Deasemenea , schema poate fi
structurata pe zone de test specifice , prin crearea mai multor cai de testare de margine .
O posibilitate noua o reprezinta conectorii activi , dotati cu registru de masurare de margine , care
pot emula functionarea unei placi ce ar avea un conector de acelasi fel , in scopul testarii
functionarii unei scheme la care ar trebui conectata acea placa .
O optiune tot mai ceruta a aparaturii moderne sint autotestele rapide realizate in momentul pornirii
lor . Prin calea de masurare de margine se poate usor implementa un test minimal , care la cerere
poate fi rulat intr-o varianta mult mai complexa .
Multi fabricanti fac posibil accesul prin intermediul portului T.A.P. la anumite blocuri functionale
care nu sint legate de testare in mod explicit . Astfel ei implementeaza arhitecturi in care seturi de
registrii pot fi accesati din exterior , sau memorii reprogramabile care nu trebuiesc scoase din circuit
pentru reprogramare .
Datorita posibilitatii de acces la toti pinii unui circuit integrat , arhitectura B.S.T. este folosita atit la
testele hardware descrise anterior cit si in testarea software a diverselor programe ce pot rula pe o
placa cu circuite cu B.S.T.
Concluzii
Cind standardul I.E.E.E. 1149.1 a fost aprobat in 1990 , era deja folosit de cele mai multe dintre
companiile importante . Astazi , costul adaugarii B.S.T. unei componente tinzind rapid catre zero ,
multe alte companii mai mici au inceput sa-l foloseasca . Gama de aplicatii se intinde de la
produsele ieftine de larg consum produse in cantitati mari la statii de lucru de inalta performanta sau
instrumente speciale de masura si control produse doar cu bucata .
Producatorii de C.I. ofera astazi instrumente de design software si proceduri standard care adauga
automat circuitistica necesara pentru B.S.T. unui circuit ce este proiectat ca si pina acum in mod
clasic . Ca un rezultat , adaugarea de masurare de margine nu cere aproape nici un fel de timp de
proiectare suplimentar , iar daca producatorul poate aloca circa 1000 de porti si 4 pini la capsula
pentru realizarea B.S.T. , nu rezulta nici un cost de productie aditional .
Integrate cu masurare de margine sint acum produse de marile companii producatoare de
semiconductoare , incluzind Philips , Motorola , Intel , Advanced Micro Device , AT&T , Analog
Device , SGS-Thomson , MIPs , Fujitsu , Xilink , National Semiconductor , Texas Instrument si
altele . Instrumente pentru testare B.S.T. sint produse de Fluke & Philips, de cele mai multe dintre
companiile ce produc instrumentatie electronica si echipamente de testare automata ( A.T.E. )
B.S.T. a inceput a fi utilizat in noi idei inovatoare . De exemplu , multi producatori de
microprocesoare ofera facilitati de emulare in chip , care sint controlate de portul B.S.T. Asta
inseamna ca software-ul de depanare a programelor v-a folosii acest port .
Cel mai important , folosire noului standard de masurare de margine reduce acum costul total de
productie si timpul de ajungere pe piata a produsului , in timp ce calitatea creste .
15

Rodica Stoian - note de curs TAEP - 2015

MODUL II

Ce a pornit ca o tehnica de productie pentru a reduce costurile in domeniul electronicii de inalta

performanta , a devenit rapid conceptul calauzitor in industria electronica :
1.
P.C.B. -urile au inceput sa fie concepute intr-un mod cu totul nou.
2.
Mult mai multe optiuni tehnologice sint acum disponibile proiectantilor .
3.
Capitalul necesar pentru a introduce si a sustine un nou produs a fost redus dramatic .
4.
S-a produs o crestere insemnata a calitatii , insotita de scaderea preturilor de productie si
a a timpului in care produsul ajunge pe piata .
Problema testarii P.C.B.-urilor afecteaza multe companii ce colaboreaza cu Philips-ul . Tehnica
masurarii de margine poate fi oriunde aplicata , dar unele companii si-au dezvoltat propia lor
arhitectura si deoarece solutiile diversilor producatori nu sint de obicei compatibile a aparut
necesitatea pentru o arhitectura standard . In februarie 1990 a fost definit un standard pentru
arhitectura de masurare de margine denumit I.E.E.E. 1149.1- 1990 .
Philips este unul dintre primii producatori care au comercializat tehnologia sondarii de margine .
Astfel familia PM3580 de analizoare logice in cadrul circuitelor de pe P.C.B. poate fi adaptata
pentru testarea in acord cu standardul I.E.E.E. 1149.1 .
Subprodusul PF8660/30 al familiei PM3580 reprezinta acum o optiune de virf in aceasta directie .
Aceasta se compune din elemente de baza :
un hard-ware adaptat cutiei aparatului de testat
soft-ware-ul generator de modele de test care ruleaza pe PC
executarea testului si softul pentru diagnostic care ruleaza pe analizorul logic .

16