Puncte: 1

Cum poate fi redus conflictul la memorie n cazul unui multiprocesor cu legtur strns?
Alegei un rspuns.
8655

8654

8653

A. Fiecrui procesor i se ataeaz o memorie local, dar cu posibilitatea de a accesa

i memoria locala a altor procesoare.
B. Sistemul central de memorie este implementat ca un singur modul de memorie.

C. Sistemul central de memorie este implementat ca un set de module de memorie

care pot fi accesate n paralel de diferite procesoare.

Incorect
Marks for this submission: 0/1.
Question 2
Puncte: 1
Procesul de adunare n cazul sumatorului paralel de n bii dureaz
Alegei un rspuns.
9377

a. un ciclu de ceas.

9378

b. n-1 cicluri de ceas.

9376

c. n cicluri de ceas.

Incorect
Marks for this submission: 0/1.
Question 3
Puncte: 1
O magistral de extensie de tip magistral local este caracterizat prin faptul c
Alegei un rspuns.
9260

a. conecteaz unitile rapide la magistrala UCP

9261

b. separ magistrala UCP de magistrala de extensie

9259

c. deconecteaz unitile lente de la magistrala UCP

Corect

Marks for this submission: 1/1.

Question 4
Puncte: 1
In cazul planificrii sistemelor pipeline prin laten se nelege
Alegei un rspuns.
10128

a. numrul ciclurilor de ceas care separ aplicarea aceleiai date la doua etaje
distincte.

10127

b. numrul ciclurilor de ceas care separ aplicarea datelor de intrare.

10126

c. numrul ciclurilor de ceas care separ datele de ieire.

Incorect
Marks for this submission: 0/1.
Question 5
Puncte: 1
Un sistem superscalar necesit
Alegei un rspuns.
10184

a. o memorie principal mare i rapid.

10183

b. o memorie chache mare i rapid .

10185

c. o memorie extern mare i rapid.

Corect
Marks for this submission: 1/1.
Question 6
Puncte: 1
In cazul stivei cablate
Alegei un rspuns.
9672

9670

a. att adresa de baz ct i adresa vrfului stivei se pot modifica

b. adresa de baz a stivei rmne fix, n timp ce adresa care indic vrful stivei se
modific la fiecare operaie de introducere i eliminare din stiv

9671

c. adresa care indic vrful stivei rmne fix, n timp ce adresa de baz a stivei se
modific la fiecare operaie de introducere i eliminare din stiv

Corect
Marks for this submission: 1/1.
Question 7
Puncte: 1
Calculatoarele CISC sunt caracterizate de
Alegei un rspuns.

8547

8545

8546

a. un numr mare de instruciuni, un numr mai mare de moduri de adresare, o

putere de calcul mai ridicat a instruciunilor individuale, registre mai specializate.

b. un numr mare de instruciuni, un numr mai mare de moduri de adresare,

cuvinte lungi de instruciuni.
c. un set de instruciuni limitat i simplu, un numr mare de registre generale sau
memorii cache aflate n aceeai capsul cu procesorul.

Corect
Marks for this submission: 1/1.
Question 8
Puncte: 1
Perioada semnalului de ceas este determinat de
Alegei un rspuns.
9925

a. de timpul de execuie al etajului cel mai rapid.

9926

b. de timpul de execuie al etajului cel mai lent.

9927

c. timpul de execuie al primului etaj.

Incorect
Marks for this submission: 0/1.
Question 9
Puncte: 1
Reprezentarea n C2 a numrului -12 (pe 4+1 bii) este

Alegei un rspuns.
8278

A. 11100

8279

B. 10011

8280

C. 10100

Corect
Marks for this submission: 1/1.
Question 10
Puncte: 1
Diferena dintre simultaneous multithreading i hyper-threading const n faptul c
Alegei un rspuns.
8604

a. este aceeai metod prezentat sub nume comerciale diferite.

8603

b. n primul caz instruciunile furnizate ntr-un ciclu de ceas fac parte din acelai fir
de execuie, n timp ce n al doilea caz instruciunile pot face parte din mai multe
fire de execuie.

8602

c. n primul caz instruciunile furnizate ntr-un ciclu de ceas pot face parte din mai
multe fire de execuie, n timp ce n al doilea caz instruciunile fac parte din acelai
fir de execuie.

Incorect
Marks for this submission: 0/1.
Question 11
Puncte: 1
Strategia de nlocuire blocurilor "cel mai puin frecvent utilizat" are dezavantajul c
Alegei un rspuns.
9715

a. necesit o logic complicat care poate mri timpul de acces la memoria cache

9717

b. poate elimina blocuri frecvent utilizate

9716

c. poate elimina blocuri recent aduse n memorie

Corect
Marks for this submission: 1/1.

Question 12
Puncte: 1
UCC
Alegei un rspuns.
8770

8771

8772

A. extrage instruciunile din memorie, le decodific i elaboreaz secvena de

semnale necesar execuiei.
B. extrage instruciunile din memorie, le decodific i le execut.
C. extrage instruciunile din registrul acumulator, le decodific i elaboreaz
secvena de semnale necesar execuiei.

Incorect
Marks for this submission: 0/1.
Question 13
Puncte: 1
Un timp de acces la memorie mai mic implic
Alegei un rspuns.
9153

a. un pre invers proporional cu capacitatea memoriei

9152

b. un pre pe bit mai mic

9151

c. un pre pe bit mai mare

Corect
Marks for this submission: 1/1.
Question 14
Puncte: 1
Relaia N=p3b3+p2b2+p1b1+p0b0 reprezint

Alegei un rspuns.
8921

A. Codul neponderat al numrului N.

8922

B. Codul Aiken al numrului N.

8920

C. Codul ponderat al numrului N.

Corect
Marks for this submission: 1/1.
Question 15
Puncte: 1
Subciclul de extragere este realizat de urmtoarea secven:
Alegei un rspuns.
9451

9453

9452

a. coninutul registrului PC este copiat n RA, unitatea de comand solicit citirea

memoriei, instruciunea este adus n RI i decodificat, PC este incrementat.
b. coninutul registrului PC este copiat n RA, unitatea de comand solicit citirea
memoriei, instruciunea este adus n RD i decodificat, PC este incrementat.
c. coninutul registrului PC este copiat n RA, unitatea de comand solicit citirea
memoriei, instruciunea este adus n RD, de unde apoi este copiat n RI i
decodificat, PC este incrementat.

Incorect
Marks for this submission: 0/1.
Question 16
Puncte: 1
Un procesor matricial necesit
Alegei un rspuns.
8678

A. duplicarea codului programului la fiecare nod de procesare.

8679

B. cte un program pentru fiecare nod de procesare.

8677

C. un singur program pentru a controla toate nodurile de procesare.

Corect
Marks for this submission: 1/1.
Question 17
Puncte: 1
Numerele denormalizate se utilizeaz pentru reprezentarea valorilor
Alegei un rspuns.

9288

A. foarte mici

9287

B. obinuite

9286

C. foarte mari

Corect
Marks for this submission: 1/1.
Question 18
Puncte: 1

Schema de mai jos reprezint un dispozitiv de

Alegei un rspuns.
9441

a. nmulire prin metoda Booth.

9440

b. mprire fr refacerea restului parial.

9439

c. mprire cu refacerea restului parial.

Incorect
Marks for this submission: 0/1.
Question 19
Puncte: 1
Cmpul de adres al tabelei de pagini precizeaz
Alegei un rspuns.
9885

a. numrul cadrului n care se ncarc pagina.

9883

b. adresa din memoria secundar a cadrului n care se ncarc pagina.

9884

c. adresa paginii care a fost ncrcat.

Incorect
Marks for this submission: 0/1.
Question 20

Puncte: 1
La scderea a dou cifre binare apare un mprumut numai dac cifrele sunt
Alegei un rspuns.
8228

A. 1 i 1

8227

B. 1 i 0

8229

C. 0 i 1

Corect
Marks for this submission: 1/1.
Question 21
Puncte: 1

Magistrala EISA face parte din categoria magistralelor

Alegei un rspuns.
9537

a. de memorie.

9536

b. locale.

9535

c. de extensie.

Incorect
Marks for this submission: 0/1.
Question 22
Puncte: 1

Schema din figura urmtoare reprezint un

Alegei un rspuns.
9403

a. dispozitiv de nmulire prin metoda Booth.

9404

b. dispozitiv de nmulire prin metoda direct.

9405

c. dispozitiv de adunare/scdere pentru n+1 bii

Incorect
Marks for this submission: 0/1.
Question 23
Puncte: 1
Metodele de predicie static a salturilor
Alegei un rspuns.
10177

10179

10178

a. determin creterea complexitii circuitelor, dar necesit operaii mai simple n

timpul compilrii.
b. necesit mai multe circuite i pot determina creterea complexitii
compilatorului.
c. necesit mai puine circuite, dar pot determina creterea complexitii
compilatorului.

Incorect
Marks for this submission: 0/1.
Question 24
Puncte: 1
Alocarea de spaiu n memorie dup algoritmul "primul potrivit"
Alegei un rspuns.
9803

a. favorizeaz formarea unor zone libere la adresele mici de memorie

9804

b. favorizeaz formarea unor zone libere la adresele medii de memorie

9802

c. favorizeaz formarea unor zone libere la adresele mari de memorie

Corect
Marks for this submission: 1/1.
Question 25
Puncte: 1
O ierarhie de memorii prevede ca cel mai departe de procesor s se gseasc
Alegei un rspuns.

9633

9631

9632

a. unitatea de memorie cea mai lent, cu dimensiunea cea mai mare i cu costul cel
mai sczut
b. unitatea de memorie cea mai rapid, cu dimensiunea cea mai redus i cu costul
cel mai ridicat
c. unitatea de memorie cea mai rapid, cu dimensiunea cea mai mare i cu costul
cel mai ridicat

Corect
Marks for this submission: 1/1.
Question 26
Puncte: 1

UAL efectueaz operaii de comparare cu zero

Alegei un rspuns.
9333

a. a unei instruciuni.

9331

b. a unei date.

9332

c. a unei adrese.

Corect
Marks for this submission: 1/1.
Question 27
Puncte: 1
In cazul metodei scoreboard, tabela de stare a registrelor destinaie
Alegei un rspuns.
10006

A. este utilizat pentru a soluiona hazardurile RAW ntre instruciuni.

10007

B. este utilizat pentru a soluiona hazardurile WAR ntre instruciuni.

10008

C. este utilizat pentru a soluiona hazardurile WAW ntre instruciuni.

Corect
Marks for this submission: 1/1.
Question 28
Puncte: 1

Generatorul de faze utilizat de o UCC cu decodificator are rolul de a

Alegei un rspuns.
9503

a. asigura secvenierea n timp a semnalelor de intrare.

9502

b. asigura secvenierea n timp a semnalelor de intrare i comand.

9504

c. asigura secvenierea n timp a semnalelor de comand.

Incorect
Marks for this submission: 0/1.
Question 29
Puncte: 1
Hazardului structural se refer la situaia n care
Alegei un rspuns.
9964

a. apare conflictul la resurse ntre operaii.

9966

b. unele etaje produc ntrzieri.

9965

c. instruciunile nu sunt furnizate n mod continuu.

Corect
Marks for this submission: 1/1.

Cea mai mic unitate adresabil a unei memorii este

Alegei un rspuns.
A. blocul de memorie.
B. octetul.
C. cuvntul de memorie.
Corect
Marks for this submission: 1/1.
Question 2
Puncte: 1

In cazul sumatorului paralel de n bii transportul ultimului

sumator

Alegei un rspuns.
A. este aplicat la intrarea primului sumator.
B. este memorat de un bistabil.
C. este neglijat.
Corect
Marks for this submission: 1/1.
Question 3
Puncte: 1

In cazul mpririi dac rezultatul scderii mpritorului din restul

parial este un numr negativ
Alegei un rspuns.
a. se scade mpritorul din restul parial.
b. se trece la urmtorul pas al algoritmului.
c. se adun mpritorul la restul parial.
Corect
Marks for this submission: 1/1.
Question 4
Puncte: 1

Care este rolul registrului A din schema urmtoare?

Alegei un rspuns.

a. Memoreaz unul dintre cele dou numere ce trebuie adunate.

b. Memoreaz rezultatul adunrii.
c. Memoreaz unul dintre cele dou numere i la final conine rezultatul adunrii.
Incorect
Marks for this submission: 0/1.
Question 5
Puncte: 1

Creterea facilitii de utilizare a limbajelor de nivel nalt n cazul

arhitecturilor CISC s-a realizat prin
Alegei un rspuns.
a. introducerea de instruciuni puternice pentru a facilita codificarea eficient a
programelor.
b. utilizarea de compilatoare puternice care s elaboreze un cod format din
instruciuni ct mai simple.
c. utilizarea de sisteme pipeline care s asigure execuia unei instruciuni n fiecare
ciclu de ceas.
Incorect
Marks for this submission: 0/1.
Question 6
Puncte: 1

Urmtoarea secvenreprezint operaiile executate n ciclul de

t1 : RA <- RI(ADR1)
t2 : RD <- Mem
t3 : Rl <- RD (ADR2)
Alegei un rspuns.
a. extragere.
b. indirectare.
c. ntrerupere.
Incorect
Marks for this submission: 0/1.
Question 7
Puncte: 1

Arhitectura MIMD se refer la calculatoarele n care

Alegei un rspuns.
A. mai multe instruciuni opereaz simultan asupra unor date diferite.

B. mai multe instruciuni opereaz asupra unei singure date.

C. o singur instruciune prelucreaz date diferite.
Corect
Marks for this submission: 1/1.
Question 8
Puncte: 1

Perioada semnalului de ceas este determinat de

Alegei un rspuns.
a. de timpul de execuie al etajului cel mai rapid.
b. timpul de execuie al primului etaj.
c. de timpul de execuie al etajului cel mai lent.
Corect
Marks for this submission: 1/1.
Question 9
Puncte: 1

Inconsistena memoriei cache trebuie evitat

Alegei un rspuns.
a. n cazul sistemelor multiprocesor i n cazul sistemelor uniprocesor dac exist
un controler sau procesor de I/E care are un acces direct la memoria principal,
independent de UCP
b. n cazul sistemelor multiprocesor i n cazul sistemelor uniprocesor dac exist
un controler sau procesor de I/E care are un acces direct la cache, prin intermediul
UCP
c. n cazul sistemelor uniprocesor i n cazul sistemelor multiprocesor da c exist
un controler sau procesor de I/E care are un acces direct la memoria principal,
independent de UCP
Corect
Marks for this submission: 1/1.
Question 10
Puncte: 1

Prin predicia saltului se nelege

Alegei un rspuns.
a. alegerea cii destinaie.
b. alegerea cii secveniale.
c. prestabilirea uneia dintre cele dou ci posibile.
Incorect
Marks for this submission: 0/1.
Question 11
Puncte: 1

In cazul unitilor de memorie cu acces direct timpul de acces este

Alegei un rspuns.
a. mai lung
b. variabil
c. constant
Incorect
Marks for this submission: 0/1.
Question 12
Puncte: 1

Un sistem superscalar necesit

Alegei un rspuns.
a. o memorie chache mare i rapid .
b. o memorie extern mare i rapid.
c. o memorie principal mare i rapid.
Incorect
Marks for this submission: 0/1.
Question 13
Puncte: 1

O celul de memorie SRAM este realizat

Alegei un rspuns.
a. dintr-un numr mare de tranzistori motiv pentru care are un pre mai ridicat
b. dintr-un numr fix de tranzistore motiv pentru care are un pre constant.
c. dintr-un numr mic de tranzistori motiv pentru care are un pre mai sczut
Incorect
Marks for this submission: 0/1.
Question 14
Puncte: 1

Schema de mai jos reprezint un

Alegei un rspuns.
a. un circuit de adunare paralel pentru n bii.
b. circuit de nmulire prin metoda Booth.
c. circuit de nmulire prin metoda direct.
Incorect
Marks for this submission: 0/1.
Question 15
Puncte: 1

Tehnica superthreading permite ca n fiecare ciclu de ceas s fie

furnizate mai multe instruciuni

Alegei un rspuns.
a. aparinnd aceluiai fir de execuie.
b. aparinnd unor procese diferite.
c. aparinnd unor fire de execuie diferite.
Corect
Marks for this submission: 1/1.
Question 16
Puncte: 1

Magistrala de extensie de tip magistrallocal

Alegei un rspuns.
a. conecteaz adaptorul grafic la magistrala ISA.
b. conecteaz adaptorul grafic la magistrala EISA.
c. conecteaz adaptorul grafic la magistrala UCP.
Incorect
Marks for this submission: 0/1.
Question 17
Puncte: 1

Intr-o arhitecturile cu flux de date static o instruciune este validat

atunci cnd
Alegei un rspuns.
A. toi operanzii necesari sunt recepionai i o alt instruciune ateapt rezultatul
acestei instruciuni.
B. este ncrcat n registrul de instruciuni i toi operanzii necesari sunt
recepionai.
C. toi operanzii necesari sunt recepionai.
Incorect
Marks for this submission: 0/1.
Question 18
Puncte: 1

In cazul planificrii sistemelor pipeline tabela de rezervare indic

Alegei un rspuns.
a. momentele n care etajele unui sistem pipeline urmeaz sa fie utilizate pentru o
anumit funcie.
b. momentele n care etajele unui sistem pipeline sunt neutilizate.
c. momentele n care etajele unui sistem pipeline sunt utilizate pentru o anumit
funcie.
Corect
Marks for this submission: 1/1.
Question 19

Puncte: 1

In cazul magistralei sincrone

Alegei un rspuns.
a. fiecare transfer dureaz un numr ntreg de perioade de ceas
b. transferul este coordonat de un dialog ntre master i slave.
c. datele transmise sunt sincrone.
Corect
Marks for this submission: 1/1.
Question 20
Puncte: 1

Un dezavantaj al utilizrii combinate a segmentrii i paginrii

reprezint faptul c
Alegei un rspuns.
a. o pagin nu este constituit dintr-un numr ntreb de segmente.
b. un segment nu este constituit dintr-un numr ntreg de pagini.
c. n memorie nu ncap un numr ntreg de pagini i segmente.
Corect
Marks for this submission: 1/1.
Question 21
Puncte: 1

Un cod se numete autocomplementar dac

Alegei un rspuns.
A. este astfel creat nct complementul su se obine imediat
B. fiecare cuvnt de cod este complementul codului respectiv
C. cuvntul de cod al complementului fa de 9 al cifrei N (deci 9 - N) se poate
obine din codul cifrei N, prin complementarea fiecruia din cei 4 bii
Corect
Marks for this submission: 1/1.
Question 22
Puncte: 1

Un hazard WAW se produce atunci cnd

Alegei un rspuns.
a. o instruciune scrie ntr-un registru n acelai timp cu o instruciune precedent
care scrie n acelai registru.
b. o instruciune scrie ntr-un registru dup ce instruciunea precedent a scris n
acelai registru.
c. o instruciune scrie ntr-un registru nainte ca instruciunea precedent s scrie
n acelai registru.
Corect
Marks for this submission: 1/1.

Question 23
Puncte: 1

La scderea a dou cifre binare apare un mprumut numai dac

cifrele sunt
Alegei un rspuns.
A. 1 i 1
B. 0 i 1
C. 1 i 0
Corect
Marks for this submission: 1/1.
Question 24
Puncte: 1

Maparea asociativ utilizeaz o memorie asociativ n care se

pstreaz
Alegei un rspuns.
a. blocurile din memoria principal.
b. adresele blocurilor.
c. blocurile din memoria cache.
Corect
Marks for this submission: 1/1.
Question 25
Puncte: 1

Spaiul de adrese reale este distribuit pe

Alegei un rspuns.
a. pe nivelul memoriei principale.
b. pe toate nivelurile ierarhiei de memorii.
c. pe nivelul memoriei secundare.
Incorect
Marks for this submission: 0/1.
Question 26
Puncte: 1

Cmpul semnalelor de comand pentru magistrala sistem al unei

microinstruciuni conine
Alegei un rspuns.
a. cte un bit pentru fiecare semnal de comand al memoriei.

b. cte un bit pentru fiecare semnal de comand al magistralei sistem.

c. un bit pentru fiecare semnal de comand al echipamentelor periferice.

In cazul metodei scoreboard, tabela de stare a unitilor funcionale

urmrete hazardurile
Alegei un rspuns.
a. WAR.
b. WAW.
c. RAW.

Mantisa unui numr reprezentat n virgul mobil este memorat sub forma
Alegei un rspuns.
A. 0,F
B. 1,F
C. F

Reprezentarea n MS a numrului -11 (pe 4 +1 bii) este

Alegei un rspuns.
A. 10101
B. 10100
C. 11011

Examen
Question 1

Puncte: 1
O stiv parial cablat este
Alegei un rspuns.

a. o stiv care nu este cablat n totalitate

b. o stiv implementat n memorie extins cu o stiv cablat

c. o stiv cablat extins cu o stiv implementat n memorie

Question 2
Puncte: 1
UAL efectueaz operaii aritmetice i logice asupra
Alegei un rspuns.

a. datelor.

b. instruciunilor.
c. adreselor.

Question 3
Puncte: 1
O arhitectur de tip load/store este caracteristic procesoarelor
Alegei un rspuns.

a. CISC

b. RISC
c. ambelor tipuri de procesoare.

Question 4
Puncte: 1

Reprezentarea n MS a numrului -14 (pe 4 +1 bii) este

Alegei un rspuns.

A. 11110

B. 10001
C. 10010

Question 5
Puncte: 1
Operaia de mprire se realizeaz prin efectuarea
Alegei un rspuns.

a. unor adunri succesive ale mpritorului la demprit.

b. unor scderi succesive ale dempritului din mpritor.

c. unor scderi succesive ale mpritorului din demprit.

Question 6
Puncte: 1
In cazul sumatorului paralel de n bii viteza de calcul este dat de
Alegei un rspuns.

a. timpul necesar propagrii transportului prin cele n sumatoare.

b. timpul necesar propagrii sumei pariale prin cele n sumatoare.

c. timpul necesar ncrcrii operanzilor n registrele A i B.

Question 7
Puncte: 1
Numrul cel mai mic normalizat, n valoare absolut, care poate fi reprezentat n simpl precizie

Alegei un rspuns.

A. 1.18x10 la puterea -38

B. 3.4x10 la puterea -45

C. 1.18x10 la puterea -45

Question 8
Puncte: 1

Secvena de instruciuni:

ADD R1,R2,R3

ADD R1,R4,R5

reprezint un hazard de tip

Alegei un rspuns.

a. WAR.

b. RAW.
c. WAW.

Question 9
Puncte: 1
Un dezavantaj al utilizrii combinate a segmentrii i paginrii reprezint faptul c
Alegei un rspuns.

a. o pagin nu este constituit dintr-un numr ntreb de segmente.

b. un segment nu este constituit dintr-un numr ntreg de pagini.

c. n memorie nu ncap un numr ntreg de pagini i segmente.

Question 10
Puncte: 1
In cazul prediciei dinamice a salturilor
Alegei un rspuns.
a. n timpul execuiei saltului procesorul ia o decizie bazat pe informaiile
despre salturile executate anterior.
b. n timpul execuiei saltului procesorul ia o decizie bazat pe informaiile despre salturile ce
urmeaz a fi executate.
c. n momentul decodificrii instruciunii de salt procesorul ia o decizie bazat pe informaiile
despre salturile executate anterior.

Question 11
Puncte: 1
Registrul combinat A_Q din schema de mai jos memoreaz

Alegei un rspuns.

a. rezultatul nmulirii prin metoda Booth.

b. rezultatul mpririi prin metoda refacerii restului parial.

c. rezultatul nmulirii prin metoda direct.

Question 12
Puncte: 1
Magistrala EISA este
Alegei un rspuns.

a. o variant de magistral MCA realizat pentru procesoare de 32 bii.

b. o variant de magistral ISA realizat pentru procesoare de 32 bii.

c. o variant de magistral ISA realizat pentru procesoare de 16 bii.

Question 13
Puncte: 1

Indicatorul de condiie Zero din cuvnt de stare al programului este setat atunci cnd
Alegei un rspuns.

A. rezultatul operaiei este 1.

B. primul operand este zero.

C. rezultatul operaiei este zero.

Question 14
Puncte: 1
Un multicalculator este caracterizat de faptul c
Alegei un rspuns.
A. fiecare procesor are o memorie local proprie dar poate adresa i memoriile
locale ale altor procesoare.
B. are un sistem central de memorie care asigur acelai timp de acces pentru fiecare procesor.

C. fiecare procesor are o memorie local proprie i nu poate adresa direct memoriile locale ale
altor procesoare.

Question 15
Puncte: 1

Un procesor superscalar conine

Alegei un rspuns.

a. un set de sisteme pipeline aritmetice independente.

b. un set de sisteme pipeline de instruciuni independente.

c. un set de sisteme pipeline aritmetice concurente.

Question 16
Puncte: 1
Relaia N=1/q(a-1+1/q(a-2++1/q(a-m+1+a-m1/q))) reprezint
Alegei un rspuns.

A. factorizarea unui numr fracionar n baza q.

B. relaia de conversie a unui numr zecimal fracionar n binar.

C. forma general de reprezentare a unui numr fracionar n baza q.

Question 17
Puncte: 1
In cazul metodei scoreboard, tabela de stare a unitilor funcionale urmrete hazardurile
Alegei un rspuns.
b. WAW.
c. RAW.

Question 18
Puncte: 1
In codul Gray

a. WAR.

Alegei un rspuns.
bit.

A. trecerea de la o cifr zecimal la urmtoarea necesit modificarea unui singur

B. trecerea de la o cifr zecimal la urmtoarea necesit modificarea a doi bii.

C. trecerea de la o cifr zecimal la urmtoarea necesit modificarea a trei bii.

Question 19
Puncte: 1
Strategia cel "mai puin recent utilizat" de nlocuire blocurilor are dezavantajul c
Alegei un rspuns.

A. poate elimina blocuri recent aduse n memorie

B. poate elimina blocuri frecvent utilizate

C. necesit o logic complicat care poate mri timpul de acces la memoria cache

Question 20
Puncte: 1
Timpul de acces al unei memorii, tA este
Alegei un rspuns.
a. timpul calculat din momentul n care UCP iniiaz o cerere de citire sau scriere
pn n momentul n care datele sunt disponibile pentru utilizare sau sunt memorate
b. timpul calculat din momentul n care UCP iniiaz o cerere de citire sau scriere pn n
momentul n care datele sunt pe magistrala de date
c. timpul calculat din momentul n care memoria primete o cerere de citire sau scriere pn n
momentul n care datele sunt disponibile pentru utilizare sau sunt memorate

Question 21
Puncte: 1

Contextul de execuie al unui proces precizeaz

Alegei un rspuns.

a. coninutul registrelor CPU, contorul de program, indicatorii de condiie.

b. coninutul contorul de program i resursele utilizate de proces n momentul ntreruperii.

c. zonele de memorie utilizate de proces i coninutul contorul de program.

Question 22
Puncte: 1

Un sistem pipeline dinamic poate executa

Alegei un rspuns.

a. mai multe tipuri de operaii la un moment dat.

b. un singur tip de operaie la un moment dat.

c. o singur operaie la un moment dat.

Question 23
Puncte: 1
Urmtoarea secven reprezint operaiile executate n ciclul de

t1 : RD <- PC
t2 : RA <- Adresa_salvare
PC Adresa_rutina
t3 : Mem <- RD

Alegei un rspuns.
b. extragere.

a. ntrerupere.

c. indirectare.

Question 24
Puncte: 1
La arhitecturile cu flux de date instruciunile i datele sunt memorate
Alegei un rspuns.

A. ntr-o memorie unic.

B. n memorii separate.
C. datele nu sunt memorate deoarece ele sunt coninute n instruciune.

Question 25
Puncte: 1

Dac adresa virtual de baz nu se gsete n TLB se procedeaz astfel:

Alegei un rspuns.
este trecut TLB

a. blocul respectiv este adus din memoria primar n cea secundar i adresa lui

b. se semnaleaz eroare
c. blocul care conine adresa virtual cutat este adus din memoria primar n TLB.

Question 26
Puncte: 1
Cmpul de adres al unei microinstruciuni conine
Alegei un rspuns.

a. adresa unde este plasat microinstruciunea n curs de execuie.

b. adresa urmtoarei microinstruciuni care va fi executa, dac o anumit condiie este fals.
c. adresa urmtoarei microinstruciuni care va fi executa, dac o anumit condiie este
adevrat.

Question 27
Puncte: 1
Un vector de coliziune este un
Alegei un rspuns.
a. ir de cifre binare de lungime N+1, unde N este latena interzis minim din
lista latenelor interzise.
b. ir de cifre binare de lungime N+1, unde N este latena interzis maxim din lista latenelor
interzise.
c. ir de cifre binare de lungime N+1, unde N este numrul de etaje ale sistemului pipeline.

Question 28
Puncte: 1
Memoria secundar este format din
Alegei un rspuns.

a. discurile optice i discurile magnetice fixe.

b. discurile magnetice fixe.

c. discurile optice.

Question 29
Puncte: 1

Magistrala AGP este superioar magistralei PCI deoarece

Alegei un rspuns.

a. pe lng adaptoarele grafice poate deservi i alte dispozitive.

b. este situat n zona southbridge.

c. este dedicat adaptoarelor grafice.

1. Dupa subciclul de intrerupere urmeaza intodeauna subciclul de

-extragere
2. Np/q=C+r/q reprezinta relatia de conversie
- din baza p in baza q
3. Operatia de impartire cu refacerea restului partial incepe cu
- deplasarea spre stanga a registrului combinat A_Q
4. Magistralele primare sunt
- cele pe care circula datele
5. Cel mai mare numar denormalizat, in valoare absoluta, care poate fi reprezentat in simpla
precizie este
1.18x10 la puterea -38
6. O magistrala de extensie de tip magistrala locala este caracterizata prin faptul ca
- conecteaza unitatile rapide la magistrala UCP
7. Reprezentarea in MS a numarului -12 (pe 4 + 1 biti) este
- 11100
8. Incosistenta memoriei cache trebuie evitata
-in cazul sistemelor multiprocesor si in cazul sistemelor uniprocesor daca exista un
controler sau procesore de I/E care are un acces direct la memoria principala independenta de
UCP.
9. Problema indisponibilitatii intrstructiunilor se rezolva prin
- Utilizare unor buffere pentru memorarea instructiunilor si a datelor
10. Campul de acces al tabelei de pagini specifica
- tipul operatiilor care pot fi executate asupra paginii (citita, citita si scris, sau
executata)
11. Registrul de date este utilizat pentru
- a aduce datele si instructiunile din memorie
12. In cazul unitatilor de memorie cu acces direct timpul de acces este

- variabil
13. Bitul de modificare (dirty bit) este utilizat in cazul strategiei
- write-back
14. In cazul planificarii sistemelor pipeline prin latenta se intelege
-numarul ciclurilor de ceas care separa aplicarea datelor de intrare
15. Ce reprezinta figura urmatoare?
- Un sumator paralel de n biti (un sumator serie de n biti/un sunmator cu anticiparea
transportului de n biti)
16. O ierarhie de memorii prevede ca cel mai aproape de procesor sa gaseasca
- unitatea de memorie cea mai rapida, cu dimensiunea cea mai redusa si costul cel mai
ridicat
17. La o arhitectura de tip matrice sistolica elementele de procesare sunt aranjate intr-o
structura de tip
- pipeline
18. O instructiune orizontala este interpretata in modul urmator
- Se activeaza toate semnalele de comanda carora le corespunde un bit de 1 in campul
semnalelor de comanda si se dezactiveaza cele carora le corespunde un bit de 0. Daca conditia
indicata de campul de conditie este falsa se executa urmatoarea microinstruciune din
microprogram. Conditia indicata de campul de conditie este adevarata, se executa
microintructiunea indicata de campul de adresa.
19. In cazul inmultirii Booth daca doi biti succesivi ai inmultitorului sunt 11 se efectueaza
- o deplasara a produsului partial la dreapta
20. In cazul metodei EPIC planul de executie al programului este elaborat de
- compilator
21. Arhitectura SISD se refera la calculatoarele in care
- care executa la un moment dat o singura instructiune
22 O adresa virtuala se converteste intr-o adresa reala in modul urmator:
- Adresa de baza virtuala se converteste intr-o adresa de baza reala, utlizand TLB, iar
deplasamentul ramane nemodificat
23. Compilatorul calculatoarelor RISC
- maximizeaza utlizarea registrelor si minimalizeaza astfel accesurile la memoria
principala
24. In codul Gray
- trecerea de la o cifra zecimala la urmatoarea necesita modificarea unui singur bit
25. Semisumatorul elementar are
-doua intrari si doua iesiri
26. Un proces consta din
- segmente de cod si segmente de date mapate intr-un spatiu virtual de adresare
27. In cazul metodei scoreboard, o instructiune va fi lansata in executie daca
-Unitatea functionala este disponibila si nu exista alta instructiune activa care
utilizeaza aceasi registru de destinatie
28. Un etaj de prelucrare poate fi format dintr-un circuit
- secvential, combinational sau inteligent
29. Salturile conditionate sunt mai greu de gestionat de un sistem pipeline deoarece
- nu se cunoaste calea ce va fi urmata decat dupa executia instructiunii
30. In cazul inmultirii Booth rezultatul se formeaza in
-registrul combinat A_Q de 2n+2 biti
31. In cazul impartirii cifra catului Q0 se calculeaza cu relatia
- Q0 <- NOT an
32. La arhitecturile RISC instructiunile complexe sunt implementate prin

- functii care utilizeaza instructiunile existente

33. Un numar reprezentat in VM care are C=255 si F diferit de 0 reprezinta
- NaN
34. In cazul metodei Tomasulo, in campul de marcaj al unui registru va fi memorata
- eticheta registrului sursa
35. Ce reprezinta figura urmatoare (un dreptunghi cu ss in mijloc)
-un semisumator elementar (un circuit elementar de inmultire/un sumator elementar)
36. La arhitecturile cu flux de date instructiunile si datele sunt memorate
- intr-o memorie unica
37. Bufferul de translatare (TLB) este
- o tabela de conversie a adreselor de baza virtuala in adrese de baza reala amplasata in
memoria rapida din UCP
38. Primul rezultat al unui sistem pipeline va fi elaborat
- dupa timpul necesar parcurgerii tuturor etajelor de catre primul subproces
39. Un sumator de n biti calculeaza suma celor doua numere dupa
- n ciclii de ceas
40. In cazul memorie cache cu mapare directe la un esec la cautare are ca efect
- transferarea in memoria cache a marcajului si a datei cu acelasi index
41. Reprezentarea in C1 a numarului -9 (pe 4+1 biti) este
-10110
42. Magistrala PCI este
- o magistrala la care se conecteaza periferice rapide
43. Cel mai mic numar denormalizat, in valoare absoluta, care poate fi reprezentat in simpla
precizie este
- 1.4x10 la puterea -45
45. Tehnica superthreading permite ca in fiecare ciclu de ceas sa fie furnizate mai multe
instruciuni
- apartinand aceluiasi fir de executie
46. La inmultirea a doua cifre binare, produsul este 1 numai daca deinmultitul si inmultitorul
sunt
- 1 si 1
47. In organizarea look-trought memoria cache si memoria principala sunt conectate
- printr-o magistrala separata (locala) care este izolata de magistrala sistem
48. La un sistem de numeratie pozitional
- fiecare cifra contribuie la valoarea numarului cu o pondere data de puterea bazei
49. Stiind ca in cazul utilizarii combinata a segmentarii si paginarii adresa virtuala are trei
campuri, cate campuri are adresa reala corespunzatoare
- doua campuri; adresa de baza si deplasamentul
50. O UCC microprogramata functioneaza astfel
-Pentru executia instructiunii din RL logica de secventiere activeaza un semnal de
citire a memorie de comanda. Cuvantul a carei adresa este specificata in registrul de
microadrese va fi citit si depus in registrul de microinstructiuni. Continutul registrului de
microinstructiuni activeaza semnalele de comanda si genereaza informatii despre adresa
urmatoare pentru logica de secventiere. Logica de secventiere incarca o noua adresa in
registrul de microadrese, pe baza informatiilor despre adresa urmatoare de la registrul de
microinstructiuni si a indicatorilor de conditii ai UAL.
51. Contorul de program este un registru din procesor care
- memoreaza adresa instructiunii ce urmeaza sa fie executata
52. In cazul metodei scoreboard, tabela de stare a instructiunilor arata
- daca o instructiune este lansata in executie si in ce faza se gaseste
53. Memoria principala este considerata

- memoria RAM
54. Codul NBCD are ponderile
-8421
55. Conectorii de extensie fac parte integranta din
- magistrala de I/E
56. Un vector de coliziune este un
-sir de cifre binare de lungime N-1. unde N este latenta interzisa maxima din lista
latentelor interzise
57. Un cod se numeste autocomplementar daca
- cuvantul de cod al complementului fata de 9 al cifre N (deci 9-N) se poate obtine din
codul cifrei N prin complentarea fiecaruia din cei 4 biti
58. Arhitecturile RISC sunt caracterizate de
- utilizarea sistemelor pipeline
59. Un hazard de tip RAW se poate rezolva prin
- inserearea unor instructiuni independete dupa prima instructiune care trebuie sa scrrie
in registru
60. Celula D utilizata in cazul impartirii matriciale implementeaza functiile (patrat cu D mij)
- z=x minus y minus t pentru a=0 si z=x, pentru a=1
61. In cazul arhitecturilor hibride cele mai bune rezultate se obtin prin
- utilizarea paralelismului de date
62. Magistrala AGP este superioara magistralei PCI deoarece
- este dedicata adaptoarelor grafice
63. Vectorul de coliziune corespunzator listei latentelor interzise (4,1,0) este
- (10011)
64. In cazul utilizarii combinate a segmentarii si a paginarii adresa virtuala
- contine un index de segment si un index de pagina
65. In cazul impartii cu refacerea restului partial succesiunea operatiilor desfasurate pe doi
pasi consecutivi este
- A<-A-B , A<-A-B+B , A<- 2*A , A<-2*A-B
66. Pentru trecerea de la un tip de operatie la altul in cazul sistemului pipeline static trebuie
- sa goleasca etajele sistemului
67. In cazul predictiei statice a salturilor
- se decide inainte executiei instructiunii de salt preincarcarea instructiunilor dintr-una
din cele doua
68. Prin microoperatie se intelege
- operatia elementara care se desfasoara pe durata unei perioade de ceas
69. Codul Gray este
- neponderat
70. In cazul memoriei virtuale prin mapare dinamica se intelege sitatia in care
- spatiul adreselor fizice se modifica pe durata executie programului
71. Subciclul de intrerupere este compus din urmatoarele microinstructiuni
- t1: RD<-PC
t2: RA<-Adresa_salvare
PC<-Adresa_rutina
t3: Mem <- RD
72. Care este tipul de celula de memorie care necesita reimprospatare?
- DRAM
73. Subciclul de extragere este compus din urmatoarele microinstructiuni
- t1: RA<_PC
t2: RD<_MEM

PC<_PC+1
t3: RI<_RD
74. Registrul de instructiuni primeste instructiunea ce urmeaza sa fie decodificata
- de la registrul de date
75. La o arhitectura de tip matrice sistolica fiecare element de procesare dintr-un ciclu de
procesare
- executa aceasi operatie asupra unor date diferite
76. Magistralele primare sunt
- cele pe care circula datele
77. Tehnica superthreading are performante limitate din cauza
- paralelismului redus la nivelul instructiunilor
78. Pentru a se reduce efectul salturilor asupra performantelor unui sistem pipeline se pot
utiliza urmatoarele tehnici
- predictia salturilor, intarzierea salturilor si preincarcarea multipla
79. In cazul inmultirii Booth daca doi biti succesivi ai inmultitorului sunt 10 se efectueaza
- o scadere a deinmultitului urmata de o deplasare a produsul partial la dreapta
80. Reprezentarea in C2 a numarului -14 (pe 4+1 biti) este
- 10010

81. Un multicalculator este caracterizat de faptul ca

- fiecare procesor are o memorie locala proprie si nu poate adresa direct memoriile
locale ale altor procesoare.
82. Utilizarea unui numar mare de registre este una dintre caracteristicile distinctive ale
arhitecturilor
- RISC
83. Procesoarele superpipeline asigura cresterea ratei de transfer prin
- marirea numarului de etaje de prelucrare a sistemului pipeline
84. Registrul de adresa este utilizat pentru
- a pastra adresa din memorie a operandului sau instructiunii ce urmeaza sa fie adus in
registrele procesorului
85. Un timp de acces la memorie mai mic implica
- un pret pe bit mai mare
86. In cazul unitatilor de memorie cu acces aleator timpul de acces este
- constant
87. Caracteristica unui numar reprezentat in VM este un numar
- pozitiv
88. In cazul memoriilor organizate dupa metoda 1D cuvintele de memorie sunt amplasate sub
forma
- vectoriala
89. Ciclul C0a1C1a2C0 poate fi reprezentat ca cilcul
- C=(2,5)
90. Reprezentarea in C2 a numarului -13 (pe 4+1 biti) este
- 10011
91. Hazardul RAW se produce atunci cand
- o instructiune citeste un registru inainte ca o instructiune precedenta sa scrie in acel
registru
92. La iesirea unui sistem pipeline este elaborat un rezultat
- in fiecare ciclu de ceas
93. Planul de executie al programului in cazul metodei VLIW este elaborat de
- compilator

94. Dispozitivul slave este acel dispozitiv care

- asteapta cererea de transfer de date pe magistrala
95. In fiecare din momentele T1,T2,...,Tn generate de generator de faze utilizat de UCC cu
decodificator
- sunt activate semnalele de comanda cerute de codul instructiunii
96. In organizarea look-through
- magistrala sistem nu este ocupata cu transferul blocurilor de date intre M1 si M2
97. In strategia write-back
- cuvantul modificat este copiat in memoria principala in momentul eliminarii din
memoria cache a blocului din care face parte
98. Prin localitate temporala se intelege faptul ca
- datele sau instructiunile referite recent au o probabilitate ridicata de a fi referite in
viitorul apropiat
99. O microinstructiune orizontala este interpretata in modul urmator
- Se activeaza toate semnalele de comanda carora le corespunde un bit de 1 in campul
semnalelor de comanda si se dezactiveaza cele carora le corespunde un bit de 0. Daca conditia
indicata de campul de conditie este falsa, se executa urmatoarea microinstructiune din
microprogram. Conditia indicata de campul de conditie este adevarata, se executa
microinstructiunea indicata de campul de adresa.
100. Ce reprezinta figura urmatoare (incepe cu un patratel cu OV in mij)?
- un sumator paralel de n biti
101. Daca adresa virtuala de baza nu se gaseste in TLB se procedeaza astfel
- blocul care contine adresa virtuala cautat este adus din memoria primara in TLB
102. Prin paralelism la nivel de instructiune se intelege
- posibilitatea de executie simultana a instructiunilor independete.
103. Inmultirea prin metoda Booth opereaza asupra unor numere reprezentate in
- C2
104. Memoria cache este
- utilizata temporar pentru pastrarea unei portiuni a datelor si instructiunilor in vederea
utilizarii imediate.
105. Un sumator serie de n biti calculeaza suma celor doua numere dupa
- n cicli de ceas
106. In cazul stivei implementate in memorie
- adresa de baza a stivei ramane fixa, in timp ce adresa care indica varful stivei se
modifica la fiecare operatie de introducere si eliminare din stiva
107. Magistrala VESA a fost proiectata pentru procesorul
-486
108. Strategia cel mai putin recent utilizata de inlocuire blocurilor are dezavantajul ca
- necesita o logica complicata care poate mari timpul de acces la memoria cache
109. In cazul metodei scoreboard, tabela de stare a unitatilor functionale urmareste
hazardurile
- war
110. Pentru pastrarea oridinii de executie a instructiunilor intre care exista dependente un
procesor superscalar utilizeaza
- metoda tabelei de rezultate
111. Latenta interzisa este
- numaru de ciclii de ceas dintre doua semne x ale aceluiasi etaj
112. Indicatorul de conditie Zero din cuvant de stare al programului are valoarea 1 atunci
cand
- rezultatul operatiei este zero
113. Baza unui sistem de numeratie este data de

- numarul de simboluri permise pentru reprezentarea numerelor

114. In cazul impartirii cu refacerea restului partial
- bitul Qn nu participa la deplasare
115. Tehnica pipeline reprezinta o metoda de imbunatatire a performantelor
-unui procesor
116. Timpul de acces a memoriei cache in comparatie cu cea a memoriei principale este
- mai mic
117. Care este rolul registrului B din schema urmatoare
- memoreaza unul dintre cele doua numere ce trebuie adunate
118. Existenta unui numar redus de formate ale instructiunilor este caracteristica
- arhitecturilor RISC
119. In cazul metodei scoreboard, care sunt instructiunile care se executa in ordinea din
program
- instructiunile dependente
120. In cazul inmultirii Booth rezultatul se gaseste in registrul combinat A_Q pe primele
- 2n+1 pozitii
121. Magistrala ISA a fost utilizata in versiunile
- de 8 si 16 biti
122. Problema intarzierii introduse de etaje se rezolva prin
- realizarea mai multor copii ale etajului care produce intarzierea
123. Un ciclu instructiune reprezinta
- totalitatea prelucrarilor efectuate de UCP pentru executia unei singure instructiuni
124. Intr-o arhitecturile cu flux de date statica o instructiune este validata atunci cand
- toti operanzii necesari sunt receptionati si o alta instructiune asteapta rezultatul
acestei instructiuni
125. Indicatorul de conditie Egal din cuvant de stare al programului are valoarea 1 auntci cand
- rezulta o egalitate in urma unei operatii de comparare
126. Cadrele de pagina sunt
- blocuri de memorie de aceasi dimensiune cu paginile
127. La o UCC cu decodificator codul instructiunii ca fi decodificat cu ajutorul unui
decodificator care
- activeaza un singur semnal de iesire
128. Reimprospatarea este operatia prin care
- informatia este rescrisa in memorie
129. In cazul inmultirii Booth daca doi biti succesivi ai inmultitorului sunt 01 se efectueaza
- o adunare a deinmultitului urmata de deplasarea produsului partial la dreapta
130. In cazul impartirii cu refacerea restului partial rezultatul final se regaseste astfel
- catul in registrul Q, restul in registrul A.
131. In cazul metodei Tomasulo, magistrala comuna de date permite ca
- o instructiune aflata in curs de executie sa poata avea acces la rezultatul unei
instructiuni precedente inainte ca rezultatul acestei instructiuni sa fie inscris in registrul
destinatie
132. Conversia unui numar intreg din baza p in baza q cu proprietatea q=pr, unde r este
numar intreg, se realizeaza mai simplu prin
- partitionarea de la dreapta spre stanga a numarului din din baza p in grupe de cate r
cifre si inlocuirea fiecarei grupe cu echivalentul sau in baza q
133. La un multicalculator transferul datelor intre doua noduri care nu sunt interconectate
- se realizeaza utilizand un mecanism cu transmitere de mesaje.
134. Un numar reprezentat in VM care are C=255 si F=0 reprezinta
- + sau infinit
135. In cazul magistralei sincrone

- fiecare transfer dureaza un numar intreg de perioade de ceas

136. Un etaj al unui sistem pipeline consta
- dintr-un registru de intrare si un circuit de prelucrare
137. Strategiile de inlocuire a blocurilor din memoria cache stabilesc
- care bloc trebuie eliminat atunci cand blocul ce trebuie adus nu mai are loc
138. Calculatoarele CISC sunt caracterizate de
- un numar mare de instructiuni, un numar mai mare de noduri de adresare, o putere de
calcul mai ridicata a instructiunilor individuale, registre mai specializate
139. Metoda Hamming se utilizeaza pentru
- corectarea erorilor
140. In cazul sistemului de bus mastering, prioritatile stabilite de unitatea ISP sunt:
- Reimprospatarea memorie/Transferuri DMA/ Unitatea procesor UCP/ Placi busmaster
141.
Sumatorul
serie
de
n
biti
se compune
din

- doua registre de deplasare de cate n biti fiecare, cu posibilitatea de incarcare paralele,

un sumator elemtentar si un element de intarziere de un tact.
142. Subciclul de indirectare urmeaza intodeauna dupa subciclul de
- extragere
143. In cazul sistemelor de operare multitasking procesoarele sunt izolate intre ele deoarece
-au spatii de adresa distincte si nu pot accesa in mod direct datele celorlalte procese
144. Organizarea look-aside are dezavantajul ca
- transferurile de blocuri intre M1 si M2 ocupa magistrala sistem, care nu va fi
disponibila pentru alte operatii, cum sunt transferurile de I/E
145. Procesoare vectoriale de tip pipeline sunt controlate de
- siruri continue de date
146. Adresa de inceput a paginii in memoria principala se calculeaza cu relatia
- nr. Cadru x dim.cadru+deplasament
147. Prin paralelism la nivel de instructiune se intelege
- posibilitatea de executie simultana a instructiunilor independete
145. In figura se prezinta tabela de rezervare a unui sistem pipeline
-static cu 3 etaje(staticu cu 5 etaje/dinamic cu 3 etaje)
146. Memoria virtuala are rolul
- de a permite utilizarea memorie principale si a celei secundare ca pe o memorie unica
adresabila direct
147. In cazul metodei scoreboard, un registru sursa este disponibil daca
- nu apare ca registru destinatie pentru nici o unitate anterioara
148. Ce reprezinta blocurile S0-Sn-1 din schema urmatoare?
- Sumatoare elementare
149. O microinstructiune este formata din urmatoarele campuri
- campul semnalelor de comanda pentru controlul UCP, campul semnalelor de

comanda pentru magistrala siste, campul de conditii, campul de adresa

150. In cazul inmultirii Booth daca doi biti succesivi ai inmultitorului sunt 00 se efectueaza
- o deplasare a produsului partial la dreapta
151. Magistrala cea mai eficienta este magistrala
- asincrona
152. La un sistem multiprocesor cu legatura slaba
- fiecarui procesor i se ataseaza o memorie locala, dar cu posibilitatea de a accesa si
memoria locala a altor procesoare
153. Instructiunile cel mai greu de gestionat de un sistem pipeline sunt
- salturile conditionate
154. In cazul memoriei cache cu mapare directe cautarea unui bloc se face in functie de
- index
155. In figura urmatoare este prezentat subciclul de
- indirectare (extragere/intrerupere)
156. Inconsistenta memoriei cache trebuie evitata
- in cazul sistemelor multiprocesor si in cazul sistemelor uniprocesor daca exista un
controler sau procesor de I/E care are un acces direct la memoria principala, independent de
UCP
157. Procesoare matriciale sunt controlate
- siruri continue de instructiuni
158. Registrele UCP sunt memorii
- rapide care pot fi accesate intr-un ciclu de ceas
159. In cazul unitatilor de memorie cu acces asociativ un cuvant este regasit pe baza
- unei parti a continutului acestuia
160. Inmultirea cu 2 a unui numar binar este echivalenta cu
- deplasarea la stanga cu o pozitie a numarului
161. Mantisa unui numar reprezentat in virgula mobila este memorata sub forma
- 1,F
162. Prin implemenarea functiilor prin firmware se intelege
- descrierea functiei printr-o succesiune de microoperatii.
163. Operatia de impartire se realizeaza prin efectuarea
- unor scaderi succesive ale impartitorului din deimpartit
164. Generator de faze utilizat de o UCC cu decodificator are rolul de a
- asigura secventierea in timp a semnalelor de comanda
165. Primele 128 de caractere ale standardului UCS-2 reprezinta
- codul ASCII
166. Magistralele amplasate in apropierea UCP se numesc
- magistrale locale
167. In Branch Target Buffer BTB se pastreza
- adresele instructiunilor de salt, adresele destinatiei saltului si statisticile de predictie
168. In cazul metodei EPIC sarcina de a impacheta operatiile independente intr-o instructiune
MultiOp revine
- compilatorului
169. Numerele denormalizate se utilizeaza pentru reprezentarea valorilor
- foarte mici
170. Alocarea de spatiu in memorie dupa algoritmul primul potrivit
- favorizeaza formarea unor zone libere la adresele mari de memorie
171. La un sumator serie de n biti suma celor doua numere rezultatul se memoreaza
- intr-unul din cele doua registre de memorare in care au fost memorati operanzii.
172. Magistrala LPC conecteaza la southbridge
- perifericele lente

173. Rata de transfer a unei magistrale se masoara in

-cuvinte/secunda
174. Instructiunile de salt pot reduce performantele unui sistem pipeline deoarece
- atunci cand saltul este executat este necesara golirea sistemului
175. Instructiunea ADD R1, X este implementata prin urmatoarele microinstructiuni
- t1: RA<_RI(ADR)
T2:RD<_MEM
T3:R1<_R1+RD
176. In cazul metodei Tomasulo, cand o instructiune lansata in executie desemneaza un
registru de date ca destinatie, bitul busy al acestui registru va fi
- setat
177. Prin distanta Hamming se intelege
- numarul pozitiilor in care doua cuvinte de cod difera
178. Prin proces se intelege
- un program lansat in executie
179. Memoria cache este amplasata
- intre memoria principala si UCP
180. La deplasarea la dreapta a numerelor negative reprezentate in C2, pe pozitia ramasa
libera se introdu cifra
-1
181. Magistrala MCA
- nu este compatibila cu magistralele ISA
182. Mantisa unui numar denormalizat este memorata sub forma
- 0,F
183. Etajele unui sistem pipeline functioneaza
- sincron
184. Arhitecturile CISC utilizeaza unitati de comanda
- microprogramate
185. Memoriile PROM sunt scrise
- dupa procesul de fabricatie si nu mai pot fi rescrise
186. O celula de memorie SRAM este realizata
- dintr-un numar mare de tranzistori motiv pentru care are un pret mai ridicat
187. Ciclul C0a1C1a2C0 poate fi reprezentat ca cilcul
- C=(1,2)
188. Prin localitate secventiala se intelege faptul ca
- majoritatea instructiunilor dintr-un program sunt executate intr-o ordine secventiala
189. Bitul de paritate este utilizat pentru a detecta
- erori de un bit la transmiterea datelor
190. Strategiile write-back si write-through sunt utilizate Pentru cei interesati
- a reduce inconsistenta memoriei cache
191. In cazul metodei scoreboard, tabela de stare a unitatilor functionale arata daca o unitate
functionala
- este ocupata si precizeaza registrul de destinatie si starea registrelor sursa
192. Metodele de predictie statica a salturilor
- necesita mai putine circuite, dar pot determina cresterea complexitatii compilatorului.
193. Resursele individual ale unui fir de executie sunt
- stiva, registrii CPU si un contor program
194. In cazul unei magistrale prin transfer in mod burst se intelege un transfer in care are loc
- o singura faza de adresare urmata de mai multe faze de date
195. Principiul inmultirii prin metode Booth consta in inlocuirea inmultirii unui grup compact

de 1 cu
- adunarea deinmultitorului corespunzator primului bit din grup majorat cu un ordin de
marime si scaderea deinmultitului corespunzator ultimului 1 din grup
196. Campul de adresa al unei microinstructiuni contine
- adresa urmatoarei microinstructiuni care va fi executata, daca o anumita conditie este
adevarata
197. Secventa de instructiuni
ADDR1, R2,R3
ADDR1,R4,R5
Reprezinta un hazard de tip
- WAW