Documente Academic
Documente Profesional
Documente Cultură
Logical Projection
Logical Projection
pentrunvmntulsuperiortehnic
ProiectareaLogic
24.Echivalentastarilor
Proiectarea Logic
-1-
Proiectarea Logic
-2-
Proiectarea Logic
Definiia 3:
Dou automate finite M i N sunt echivalente dac pentru fiecare stare S din
M exist o stare echivalent T din N i reciproc. Atunci se noteaz
echivalena celor dou automate prin M = N.
Exemplul 1:
Se consider circuitul secvenial A definit prin tabelul 1 i circuitul secvenial B
definit prin tabelul 2. Aceste dou circuite sunt echivalente. Acest fapt este
demonstrat prin aplicarea direct a definiiei aa cum se poate urmri n tabelul 3.
Astfel, dup cum rezult din tabelul 3, n urma aplicrii secvenelor de intrri
00110 circuitului A aflat n starea p1 sau n starea p3, se obine aceiai secven
de valori la ieiri. Acelai lucru se constat aplicnd secvena de valori de intrare
1110. Aplicnd aceste secvene de valori ale intrrii sau oricare altele se obine
acelai rspuns al circuitului secvenial A aflat iniial n starea p1 sau p3, ca i
pentru circuitul secvenial B, aflat iniial n starea q1. Prin urmare p1 = p3, p1 = q1 i
p3 = q1. n mod similar se poate arta c strile p2 i q2 sunt echivalente.
Intrri
Intrri
0
Starea
actual
p1
p2
p3
p3/0
p1/1
p1/0
1
Starea
actual
q1
q2
p2/1
p2/0
p2/1
q1/0
q1/1
q2/1
q2/0
-3-
Proiectarea Logic
Numrul
curent
Intrri
1
2
3
4
5
1
2
3
4
0
0
1
1
0
1
1
1
0
Automatul finit A
Automatul finit B
Starea Starea
Starea Starea
actual viitoare Ieirea actual viitoare Ieirea
p1
p3
0
q3
q1
0
p3
p1
0
q1
q3
0
p1
p2
1
q3
1
q2
p2
p2
0
0
q2
q2
p2
p1
1
1
q1
q2
p1
p2
1
q3
1
q2
p2
p2
0
0
q2
q2
p2
p2
0
0
q2
q2
p2
p1
1
1
q1
q2
Proiectarea Logic
Algoritmul Paull-Unger
Acest algoritm utilizeaz un tabel n care se nscriu, pentru fiecare pereche de stri
care ar putea fi echivalente, implicaiile echivalenei respective sau condiiile care ar
trebui ndeplinite pentru ca respectiva pereche de stri s fie echivalente.
Tabelul are numrul de linii i de coloane egal cu numrul strilor mai puin o unitate.
Pe rnduri sunt notate n ordine cresctoare, de sus n jos, toate strile exceptnd
prima stare. Pe coloane, la baza tabelului, sunt notate n ordine cresctoare, de la
stnga la dreapta, toate strile exceptnd ultima stare.
Din raiuni de simetrie, tabelul este suficient s fie completat doar jumtate.
Tradiional se completeaz jumtatea stng.
Intrri
Starea
actual
1
2
3
4
5
6
7
8
9
10
11
12
2/0
3/0
2/1
3/0
2/0
2/1
1/1
6/0
2/1
1/1
1/1
1/1
3/0
7/1
1/0
10/0
6/0
1/0
4/1
11/1
5/0
2/1
2/1
3/1
2/0
6/0
7/1
3/0
2/0
11/1
3/1
6/0
11/1
6/1
6/1
2/1
4/0
1/0
8/1
1/0
8/0
4/1
5/1
5/0
4/1
5/1
5/1
1/1
Proiectarea Logic
7,10
3,6
4
5
3,6
4,8
7,11
4,8
6
7
3,6
7,11
1,5
3,6
10,11
1,5
1,5
7,11
4,8
1,5
10
2,4
3,6
11
2,4
3,6
3,4
3,2
1,5
12
1
2,3
2,6
1,5
2,3
2,6
1,5
10
11
-6-
Proiectarea Logic
Toate elementele (csuele) tabelului care sunt barate reprezint perechi de stri
ne-echivalente sau, altfel spus, incompatibile. Astfel, starea 1 i starea 2 din
tabelul 4 nu sunt echivalente deoarece ieirea lor pentru intrarea 2 difer.
Exist, pe de-alt parte stri evident echivalente. n tabelul 4 se remarc, fr nici
un dubiu, echivalena strilor 10 i 11 (celula respectiv este marcat cu
caracterul ).
Acolo unde totalitatea ieirilor coincide se pot formula condiiile de echivalen.
Astfel, pentru ca starea 11 s fie echivalent strii 12 mai trebuie ca 2 = 3, 2 = 6 i
1 = 5. Aceste condiii sunt nscrise sub forma unor perechi (perechea 2,3 spre
exemplu), n elementul tabelului corespunztor liniei 12 i coloanei 11.
A doua regul a algoritmului propag toate incompatibilitile celulelor barate din
tabel i n celulele ne-barate dar care utilizeaz condiii explicite de echivalen.
Atunci cnd o celul, ne-barat, conine o condiie de echivalen contrazis de o
incompatibilitate, aceasta se bareaz devenind incompatibilitate la rndul su i
putnd propaga alte incompatibiliti printre echivalenele condiionate.
Aceast a doua regul se recomand s se aplice ordonat n tabel (ca parcurgere)
i iterativ.
Astfel, dac se parcurge tabelul 5 pornind din colul dreapta jos, prima
incompatibilitate corespunde perechii (9,12) dar, care nu apare menionat ca i
condiie de echivalen n nici un element al tabelei.
Nu acelai lucru se ntmpl cu perechea incompatibil (3,4) care apare ca i
condiie de echivalen a strilor 7 i 12. n consecin se bareaz celula (7,12),
care avea dealtfel i condiia incompatibil (2,3). Deoarece acest mod de barare
este ulterior celui iniial, celula (12, 7) n tabelul 5, pentru mai mult claritate a fost
barat printr-o elips desenat punctat i nscris n celul.
Incompatibilitatea strilor 2 i 3 bareaz att perechea (10,12) ct i perechea
(11,12) (aveau i (2,6) a doua pereche incompatibil dealtfel). Ambele celule din
tabel sunt barate similar celulei (12,7) din tabelul 5.
n continuare nu mai apar incompatibiliti i se ncheie de aplicat regula a doua.
Tabelul conine acum informaii despre toate perechile de stri echivalente.
Aplicnd cea de-a treia regul se extrag perechile care s-au pstrat:
10 = 1, 7 = 11, 1 = 10, 6 = 9, 3 = 9, 4 = 8, 2 = 8, 3 = 6, 1 = 5 i 2 = 4.
Se grupeaz aceste perechi n clase de echivalene utiliznd tranzitivitatea relaiei:
{10, 11, 7}, {6, 9, 3}, {4, 8, 2} i {1, 5}. La aceste clase de echivalen formate din
dou sau mai multe stri se adaug ultima clas de echivalen a acestui circuit
secvenial coninnd o singur stare {12}. S-au obinut, n total, 5 clase de
echivalen ale circuitului descris prin tabelul 4, cu una mai mult dect marginea
inferioar estimat iniial.
-7-
Proiectarea Logic
Aceast partiie are proprietatea c fiecare clas de stri poate fi reprezentat printr-o
singur stare din clasa respectiv. Prin urmare este suficient ca fiecare clas s fie
reprezentat printr-o unic stare n circuitul secvenial minim.
-8-