DECODIFICADOR A SIETE SEGMENTOS.

OBJETIVO : Disear, simular y armar un circuito combinacional decodificador

que convierta un cdigo de distancia unitaria a un cdigo de siete segmentos.

INTRODUCCIN.
Un decodificador es un circuito combinacional que convierte la informacin binaria
de n lneas de entrada a un mximo 2n lneas nicas de salida. Si la informacin
decodificada tiene combinaciones no usadas o de no importa, la salida del decodificador
tendr menos de 2n salidas.

El nombre decodificador se usa conjuntamente con cierto tipo de convertidores de

cdigo.
Los decodificadores se utilizan siempre que una salida o grupo de salidas se activan
solamente en la incidencia de un cdigo de entrada nico. Cuando el cdigo de entrada
proviene de un contador que se cronometra a cierta intensidad, las salidas del decodificador
se activan secuencialmente y se pueden utilizar como seales de distribucin o
secuenciacin para controlar la sucesin de eventos como el encendido de motores o
calefactores, as como su desactivacin, en un instrumento controlado de forma digital.
Los decodificadores son extremadamente valiosos en el sistema de memoria de una
computadora. Ah, stos se utilizan para seleccionar un banco de integrados de memoria de
entre muchos en respuesta a una entrada de cdigos con direccin desde la unidad de
control de la computadora.
Otra valiosa aplicacin de los decodificadores es en la exhibicin de datos en
formatos de lectura decimales.

CONSIDERACIONES TERICAS.
Muchas exhibiciones numricas utilizan una configuracin de siete segmentos para
producir los caracteres decimales 0-9 y algunas veces los caracteres hexadecimales A-F.
Cada segmento est construido de un material que emite luz cuando se pasa corriente a
travs de l.
Los materiales que se utilizan comnmente incluyen diodos emisores de luz (LED)
y filamentos incandescentes.
La configuracin de un desplegador a siete segmentos es la siguiente:

Cada segmento consta de uno o dos diodos emisores de luz (LEDS). Existen dos
tipos de desplegadores, de nodo comn y de ctodo comn; el primero tiene todos los
nodos de los diodos emisores de luz (LED) conectados a Vcc (+5 V) y los ctodos estn
conectados a travs de resistencias limitadoras de corriente a las salidas adecuadas del
decodificador. Las lecturas de los diodos emisores de luz pueden requerir de 10 mA a 40
mA por segmento, segn el tamao y su tipo.
El otro tipo de exhibicin de siete segmentos emplea una disposicin de ctodo
comn donde los ctodos de cada segmento se interconectan entre s para luego conectarse
a tierra.
Cada tipo de visualizacin tiene que ser impulsado por un decodificador de salidas
ALTAS y salidas BAJAS; salidas BAJAS para nodo comn y salidas ALTAS para
ctodo comn.
El valor de las resistencias limitadoras depender de la corriente que entreguen las
salidas de las compuertas del decodificador, por lo tanto las resistencias limitadoras pueden
tener un rango de 100 a 250.

El circuito de la red combinacional lo vamos a implementar con la compuerta

NAND; la compuerta NAND se dice que es una compuerta universal porque cualquier
sistema digital puede implementarse con ella. Los circuitos combinacionales al igual que
los secuenciales pueden construirse con esta compuerta.
Para mostrar que cualquier funcin booleana puede implementarse con compuertas
NAND slo se necesita mostrar que las operaciones lgicas AND, OR y NOT pueden
implementarse con compuertas NAND.

Compuerta NAND
Si una o ms entradas son bajas, la salida es alta. Si todas las entradas son altas la
salida es baja, la compuerta NAND puede ser pensada como una compuerta AND, seguida
por un inversor ( una compuerta NOT es un inversor). La compuerta NAND puede ser
tambin creada invirtiendo las dos entradas de la compuerta OR.
Tabla de verdad de la compuerta NAND:

A | B | Y
----------------0 | 0 | 1
0 | 1 | 1
1 | 0 | 1
1 | 1 | 0
La implementacin de una funcin booleana con compuertas NAND puede
obtenerse mediante una tcnica de manipulacin de un simple diagrama de bloques. El
mtodo requiere que se dibujen otros dos diagramas lgicos antes para obtener el diagrama
lgico NAND.
1. Mediante la expresin algebraica, dibjese el diagrama lgico con compuertas
AND, OR y NOT.
2. Dibjese un segundo diagrama lgico con la lgica NAND equivalente, para
sustituir cada compuerta AND, OR, y NOT.
3. Elimnese del diagrama cualesquiera dos inversores en cascada, ya que la
inversin doble no realiza una funcin lgica. Elimnense los inversores
conectados a entradas nicas alternas y complemntense las variables de entrada
correspondientes. El nuevo diagrama lgico que se obtiene es la implementacin
requerida en compuerta NAND.

Las compuertas equivalentes para poder convertir un circuito con compuertas

NAND son las siguientes:

Las compuertas NAND que funcionan como inversores estn conectadas a una fuente de
+5V porque no existen compuertas NAND de una entrada, entonces de su tabla de verdad
se observan que al conectar una entrada a 1, es decir +5V, sta se comportar como un
inversor.

DESARROLLO.
El cdigo de entrada es un cdigo de distancia unitaria a la cual se le convertir
en un cdigo de salida a siete segmentos que se visualizar en un desplegador de diodos
emisores de luz (LEDS). El cdigo de entrada puede ser tomado de las salidas del
conversor de cdigo realizado en la prctica nmero 9, y es el siguiente:

Las salidas requeridas son las siguientes, tomando en cuenta la configuracin de los
segmentos mencionada en la seccin anterior:

El dgito 1 se despliega encendiendo los segmentos b y c.

Una vez que se tienen los segmentos que se van a encender, se realiza la tabla de
verdad del decodificador para obtener las funciones booleanas por medio del mtodo de los
mapas de Karnaugh:

De la tabla anterior se obtienen los mapas de Karnaugh:

De las funciones anteriores se obtiene el circuito decodificador dado por las

siguientes compuertas:

Una vez que se tiene el circuito base, a continuacin se implementa el circuito

equivalente con compuertas NAND teniendo como resultado final el siguiente circuito:

MATERIAL Y EQUIPO UTILIZADO.

2 Tablillas de pruebas (Protoboard).
7 Circuitos Integrados 74LS00 (27 compuertas NAND de dos entradas).
2 Circuitos integrados 74LS10 (7 compuertas NAND de tres entradas).
1 Desplegador a siete segmentos de ctodo comn (Display).
1 Fuente digital.
Alambre para conectar.
1 Multmetro.
1 Fuente de voltaje digital.
1 Pinzas.
1 Pinzas pela-cable.
7 Resistencias de 180.
RESULTADOS.
A continuacin se muestran algunos resultados obtenidos por el decodificador; el
generador de palabras muestra el cdigo de entrada y el desplegador muestra el dgito
decodificado:

El siguiente circuito muestra otro resultado y/o ejemplo:

CONCLUSIONES.
Este tipo de decodificadores resultan fciles de disear debido a que slo se necesita
ver qu salidas deben ser activadas para generar los dgitos 0-9, es decir, no se requieren de
las 2n combinaciones posibles en la salida sino que siempre se utilizarn siete salidas que
van directamente al desplegador.

CUESTIONARIO.

1.- Es posible activar ms de una salida de un decodificador a la vez ?

R= Si, de hecho en este tipo de decodificador a siete segmentos se hace; por
ejemplo, para desplegar el dgito 1 se activan los segmentos b y c, lo que quiere
decir que se estn activando las salidas D1 y D2 que son ms de una salida; o como en el
caso del dgito 8 en que se activan todas.

2.- Que significa que un decodificador tenga salidas de colector abierto ?

R= Algunos decodificadores TTL como el 7447 tienen salidas con colector abierto.
En estos decodificadores cada salida est normalmente en APAGADO (OFF) generando
una trayectoria de alta resistencia a tierra; la salida se transforma en una trayectoria de
baja resistencia a tierra cuando su cdigo de entrada correspondiente se aplica alas
entradas del decodificador. Estas salidas con colector abierto estn diseadas para operar
en lmites mayores de corriente y voltaje que un dispositivo TTL normal.

3.- Por qu se deben conectar resistencias limitadoras a las salidas del

decodificador ?
R= Porque en las salidas el decodificador puede entregar una corriente demasiado
grande y podra daar el dispositivo desplegador; como en el caso de las salidas de
colector abierto.

4.- Se puede implementar cualquier funcin booleana con decodificadores ?

R= S, la funcin se puede expresar en suma de mintrminos en la forma cannica y
se puede usar un decodificador para generar los trminos y una compuerta OR externa
para formar la suma. Si el decodificador entrega un valor 0 en la salida entonces se usan
compuertas externas NAND para formar la suma.

SUGERENCIAS.
1. Se le sugiere al profesor que algunos equipos de alumnos realicen la prctica con
lgica combinacional con MSI (multiplexores).
2. Proponer que algunos grupos realicen la prctica con desplegadores de nodo
comn y otros con ctodo comn, es decir, unos decodificadores con salidas
bajas y otros con salidas altas.

3. Sugerir que algunos alumnos desplieguen los nmeros 6 sin el segmento a y el

nmero 9 sin el segmento d.

BIBLIOGRAFA.
SISTEMAS DIGITALES.
(PRINCIPIOS Y APLICACIONES).
Ronald J. Tocci.
Editorial Prentice Hall.
LGICA DIGITAL Y DISEO DE COMPUTADORES.
M. Morris Mano.
Editorial Prentice Hall.
DISEO CON CIRCUITOS INTEGRADOS TTL.
Robert L. Morris y John R. Miller.
Editorial Continental.