Prezentare Disertatie

S-ar putea să vă placă și

Descărcați ca ppt, pdf sau txt
Descărcați ca ppt, pdf sau txt
Sunteți pe pagina 1din 14

UNIVERSITATEA TEHNICA GH.

ASACHI IASI
FACULTATEA DE ELECTRONICA , TELECOMUNICATII SI TEHNOLOGIA INFORMATIEI

Pad driver CMOS cu banda mare , gama


dinamica mare si distorsiuni reduse
Lucrare de disertatie

Indrumator ,
Conf.dr.ing. Damian Imbrea

Absolvent ,
Sescu Alexandru

Ce este un pad driver ?

Un pad driver este un buffer diferential cu castig unitar ce este folosit


pentru a masura diverse semnale interne dintr-un SoC

Acesta furnizeaza tensiunile de intrare diferentiale si de mod comun la


pinii de iesire ai package-ului

Specificatii de proiectare
VICM

[0.9V....2.5V]

AImax = 800 mV ppd


VDD

[3.0V....3.6V]

Nu s-a impus o limitare a consumului de curent , dar acesta nu este mai mare de
6.5 mA (PU) si 100nA (PD)
Circuitul a fost proiectat intr-o tehnologie CMOS de 90 nm

Modelul sursei de alimentare

- Fiecare subbloc reprezinta o celula parametrizata , celula fiind alcatuita dintr-o


retea RLC concentrata
- Fiecare celula modeleaza diverse trasee de alimentare

Modelul de sarcina al pad driver-ului

Pad driver , pad-uri , bonding wires , linii de transmisie , rezistente de 20 ,


probele osciloscopului
Liniile de transmisie sunt formate din retele RLC distribuite si au fost realizate
folosind Line Model Generator
Rezistentele de 20 limiteaza curentul la inalta frecventa

Modelul liniei de transmisie

Se instantiaza mtline din


AnalogLib , iar LMG
furnizeaza un model
(netlist) a carui cale se
introduce in celula

Analiza de curent continuu


Se considera urmatoarele :
ID4 = ID5
ID8 = ID9 = ID10/n, n > 1
ID2 - ID3 = Ix (notatie)
Cum
ID2 + ID3 = Ib1 + Ib2 + Ix
Curentii etajului de intrare sunt
ID3 = (Ib1 + Ib2)/2
ID2 = (Ib1 + Ib2)/2 + Ix
De asemenea , ID10 = n(Ib2 + Ix)
ID3 =const.

VGS3 =const.

ID20 = n(Ib2 - Ix)

Vin+ - Vin-

Iout = ID10 - ID20 = 2nIx.

M2

Ix

Analiza de semnal mic

pL = (gds10 + gds20) /CL ; fL = pL/2 3.3MHz


z = gm10/Cgd10 ; fz = z/2 75GHz
pa = 1/(CaRa) gm7/Ca ; Ca Cdg3 + Cdg5 + Cdg6 + Csg7 ; fa = pa/2 2.7GHz
pb = 1/(CbRb) gm8/Cb ; Cb Cdg7 + Cgs8 + Cgs9 + Cgs10 + Cgd10 ; fb = pb/2 600MHz
Se pot neglija pa si z ; fL reprezinta polul dominant
Cand probele oscilopului sunt inlaturate , C L =1.5 pF
PM=30

pad driver-ul este stabil in toate situatiile .

fu 300MHz = fb/2 ; PM =60


fb 600MHz , fL 16.5MHz

fu 1007MHz

Layout-ul pad driver-ului

Rezultatele simularilor (AC)

Analiza AC post layout in bucla inchisa 20 dB(Vop-Von) , corner tt, 70C,PS=3.3V, param=VCM

Rezultatele simularilor (AC)

Post Layout AC (70C;PS=3V;VCM=2.5V;param=Corner)

Rezultatele simularilor (TRAN)

Raspunsul tranzitoriu in bucla inchisa , gama dinamica de intrare este de 800 mV ppd ,
corner-ul tt, 70C, PS=3.3V , frectenta=250MHz , param=VCM

Rezultatele simularilor (TRAN)

Post Layout TRAN (tt;70C;VCM=2.5V;freq=250MHz;param= PS)

THD

Distorsiunile armonice (THD) masurate din analiza tranzitorie la 250MHz si gama


dinamica de intrare de 800mV sunt date in tabelul de mai jos .

THD

corner ss
120C, PS=3V

corner tt
70C, PS=3.3V

corner ff
-40C, PS=3.3V

VCM=0.9V

0.75%

0.74%

0.70%

VCM=1.7V

0.50%

0.48%

0.43%

VCM=2.5V

1.00%

0.55%

0.32%

S-ar putea să vă placă și