LUCRAREA NR.

2
EDITORUL SCHEMATIC I SIMULATORUL
ACTIVE-HDL (I)
1. Scopul lucrrii
Se prezint editorul schematic i simulatorul din mediul de
proiectare ACTIVE-HDL, urmrindu-se nsuirea stilului de editare a
schemelor numerice i a modului n care acest mediu poate fi folosit la
simularea circuitelor numerice. Se realizeaz cteva scheme elementare,
parcurgndu-se paii necesari n vederea simulrii funcionale viitoare.

2. Consideraii teoretice
2.1 Mediul de proiectare ACTIVE-HDL
ACTIVE-HDL, produs al firmei ALDEC, este un mediu integrat
pentru dezvoltarea de proiecte schematice sau bazate pe limbaje de descriere
hardware: VHDL, Verilog, EDIF sau mixte. Mediul cuprinde mai multe
componente care servesc la editare, compilare, simulare, depanare,
managementul resurselor, execuie, sintez i implementare (figura 2.1).
Enumerm cteva dintre principalele componente ale acestui mediu:
1. Instrumente de introducere a proiectului:
Editor schematic (Block Diagram): permite introducerea
proiectului sub form de schem de pri componente (pori
logice, circuite MSI etc.);
Editorul de limbaje de descriere hardware (HDL Source):
permite specificarea proiectului direct n VHDL sau Verilog;
Editorul de simboluri (Symbol): permite crearea de noi simboluri
i modificarea celor existente.
Editorul de automate finite (State Diagram): permite
introducerea proiectului ntr-o form grafic. Strile i tranziiile
automatelor pot fi descrise prin enunuri scrise n limbaje de
descriere hardware.

EDITORUL I SIMULATORUL ACTIVE-HDL (I)

25

Figura 2.1 Componentele ACTIVE-HDL

2. Instrumente de verificare a proiectului:
Simulatorul permite verificarea funcionrii prin vizualizarea
formelor de und. Pentru simulare se pot crea i vectori de test.
3. Instrumente de control:

Workspace / Design Explorer gestioneaz proiectele;

Design Browser conine resursele, biblioteca curent, structura
proiectului care se simuleaz, obiecte HDL sau EDIF selectate;
Library Manager gestioneaz toate bibliotecile ACTIVE-HDL
i coninutul lor;
Console permite introducerea de macrouri sau script-uri sub
form de text i vizualizarea mesajelor generate.

26

ANALIZA I SINTEZA DISPOZITIVELOR NUMERICE

2.2 Editorul schematic

2.2.1 Introducere
Editorul schematic (Block Diagram) este un utilitar de introducere
grafic a schemelor cu circuite numerice i se activeaz din meniu sau cu
pictograma
.
Un editor schematic este folosit n general la crearea schemelor
electrice, descriind componentele folosite i conexiunile lor. Desenarea
schemelor poate fi folosit n forma "hard copy" (tiprit) ca documentaie
pentru asamblarea proiectului.
Desenul schematic poate fi convertit n forme electronice, pentru
folosirea cu alte utilitare CAE (Computer Aided Engineerig), precum
programele de machetare PCB (plac de cablaj) sau FPGA sau simulatoarele
logice. Fiierul care conine informaii despre componentele i conexiunile
din desen este numit netlist. Acest fiier nu conine nici o informaie grafic
despre desen, dar este suficient pentru a crea o plac fizic sau un desen
FPGA. Exist cteva formate diferite de netlist folosite de diferite
echipamente.
n editorul schematic, pentru descrierea schemelor i a simbolurilor
logice, se utilizeaz formatul EDIF. Rezultatele simulrii pot fi vizualizate i
n editorul schematic, iar din diagramele bloc se poate crea cod HDL i se
pot obine fiiere grafice.
2.2.2 Simboluri i biblioteci
Componentele folosite n desenarea circuitului trebuie s aib o
reprezentare grafic simbolic. Editorul schematic ACTIVE-HDL vine cu
un set de biblioteci de simboluri grafice cu foarte multe elemente. n plus
) pentru crearea unor
ACTIVE-HDL are un editor de simboluri (Symbol
simboluri noi i modificarea celor existente.
Simbolul schematic const din corpul simbolului i pini. Corpul
simbolului este un desen grafic care poate fi folosit la descrierea funciei
logice a componentei. Pinul este un obiect grafic (o linie) care reprezint
punctul de conectare a dispozitivului, folosit la legarea de alte dispozitive.
Pinul poate fi folosit pentru o singur conectare sau pentru un ir de legturi
(pinul de magistral).
Simbolurile vor fi conectate ntre ele prin conexiuni fizice (fire de
cablaj vizibile pe ecran), sau logice (acestea sunt realizate tot prin fire de
cablaj, dar care nu sunt afiate pe ecran).

EDITORUL I SIMULATORUL ACTIVE-HDL (I)

27

2.2.3 Conexiunile fizice i logice

Exist dou moduri de a conecta dispozitivele pe o schem:
Conexiunea fizic este un obiect grafic (numit fir) desenat
pe o schem ntre doi sau mai muli pini;
Conexiunea logic este o conexiune fcut ntre doi sau mai
muli pini fr a desena firul de legtur. Acest tip de
conexiune este n general realizat atribuind nume identice la
dou sau mai multe legturi conectate la pinii dispozitivului.
Un alt exemplu de conexiune este magistrala, care este o colecie de
conexiuni fizice sau logice avnd acelai nume.
2.2.4 Proiecte schematice multiple i ierarhice
Desenele care nu intr pe o pagin schematic pot fi uor realizate
sau folosind pagini (ecrane) multiple sau ca o structur ierarhic de desen.
Pagina schematic multipl nu este diferit de o pagin simpl, doar c nu se
pot face conexiuni fizice ntre pinii de pe dou pagini diferite. n schimb
trebuie s folosim conexiuni logice ca nume de legturi sau nume de
magistral.
NOT: Pentru conectarea circuitelor plasate pe pagini multiple, trebuie s
folosim conexiunile logice. Nu putem folosi legarea direct sau terminalele
de intrare-ieire (I/O).
Desenele ierarhice sunt bazate pe divizarea desenului n seciuni mai
mici (macro-uri). Seciunile sunt desene pe o singur pagin convertite de
editorul schematic n simboluri schematice i salvate n biblioteca
proiectului. Macro-simbolurile pot fi folosite n alte scheme i conectate la
alte simboluri. Acelai macro-simbol schematic poate fi folosit de oricte ori
n cadrul aceluiai proiect. Nivelul schematic superior ocup mai puin
spaiu i este de obicei mai clar pentru utilizator, deoarece folosete
blocurile de nivel nalt pentru a construi desene complexe. Conexiunile
dintre blocurile ierarhice pot fi fcute doar prin intermediul pinilor de
intrare-ieire.
NOT: Macrourile ierarhice (pagini schematice) pot fi conectate la un nivel
ierarhic superior doar prin terminalele de intrare-ieire. n desenele ierarhice
nu sunt permise conexiunile logice prin nume identice.

28

ANALIZA I SINTEZA DISPOZITIVELOR NUMERICE

Proiectele ierarhice pot fi create ncepnd de sus n jos (abordarea

top-down) sau de jos n sus (abordarea bottom-up).
2.2.5 Verificarea desenului
Una din problemele majore care apar la editoarele schematice este
numrul de pai necesar verificrii chiar i a celui mai simplu proiect.
Procesul de verificare const nti din compilarea programului pentru
generarea de netlist, care verific dac toate conexiunile fcute pe schem
sunt corecte din punct de vedere electric i apoi din testarea comportrii
circuitului cu ajutorul simulatorului logic. Dac este gsit vreo greeal,
schema trebuie corectat i ntregul proces trebuie repetat.
Este permis vizualizarea simulrii n editorul schematic. Putem
selecta puncte de test pe schem (probes), rula simularea i observa cum
pinii dispozitivului i schimb strile logice.
2.3 Operaiile editorului schematic
Operaiile editorului schematic ACTIVE-HDL (Block Diagram) sunt
controlate prin activarea pictogramelor i butoanelor din barele de
instrumente sau a comenzilor din meniul Diagram. Principalele operaii
realizate n cursul editrii unui proiect sunt:
iniializarea editorului schematic;
operaii de introducere a desenelor;
operaii de gestionare a paginilor schematice;
operaii de tip Cut and Paste (decupare i lipire);
operaii zoom (de mrire/micorare);
operaii de editare;
operaii pentru verificarea desenului etc.
Toate operaiile sunt prezentate n detaliu n cadrul Anexei 2.
2.4 Construirea unei scheme
Fiecare schem este alctuit din urmtoarele componente:
Cadrul i tabelul paginii;
Simboluri / componente;
Conexiuni (fire sau magistrale);
Terminale i nume de conexiuni;
Grafice i text.

EDITORUL I SIMULATORUL ACTIVE-HDL (I)

29

Setrile paginii sunt controlate folosind opiunea Page Setup din

meniul File.
Fiecare simbol al unui obiect const din simbolul grafic, numele
componentei, tipul componentei i atributele. De exemplu, o poart NAND
cu 2 intrri const din simbolul grafic cunoscut pentru poarta logic de tip
NAND, numele (de exemplu U3), tipul NAND2 i atribute grafice specifice,
cum ar fi, de exemplu, unghiul de rotire i oglindirea.
Conexiunile de fire pot fi desenate:
de la pin la pin;
de la pin la un terminal de intrare-ieire (I/O);
de la un pin la o legtur existent;
de la o legtur existent la un pin.
Putem termina un fir la orice locaie de pe schem fcnd dublu clic
pe butonul mouse-ului. Acesta va produce un terminal fictiv, numit i
terminalul firului, reprezentat ca un ptrel cu culoarea magenta.
Toate legturile sunt validate n timp ce sunt desenate i editorul nu
permite nceperea sau terminarea unei legturi dac nu reprezint o
conexiune electric valid.

3. Desfurarea lucrrii
1. Lansai n execuie editorul schematic al mediului ACTIVE-HDL i
experimentai diversele moduri de lucru ale acestuia conform prezentrii
din lucrare.
2. Editai toate schemele numerice elementare din lucrarea 1:
a) desenndu-le ca ansamblu de pori logice;
b) extrgndu-le din bibliotecile proprii mediului ACTIVE-HDL.
Care mod de lucru este preferabil?
3. Realizai principalele operaii disponibile n editorul schematic
ACTIVE-HDL asupra porilor logice fundamentale prezentate n
lucrarea 1.