-

Standardul IEEE 1149.1

Arhitectur i semnale
Instruciuni
Implementare la nivelul plachetei

ncepnd cu anul 1985 mai multe companii nord americane

implicate n realizarea modulelor electronice s-au reunit ntr-un
grup de lucru n vederea gsirii unei soluii pentru
standardizarea domeniului testrii automate a echipamentelor
electronice. Acest grup de lucru intitulat Joint Test Action Group
(JTAG) i-a concretizat aciunile prin finalizarea primului
standard din domeniu n anul 1990. Acest standard este cunoscut
sub numele IEEE 1149.1, sau sub denumirile informale JTAG
standard sau Boundary-Scan standard, aceast ultim denumire
reflectnd faptul c n structura standardului se regsete o
arhitectur Boundary-Scan. Grupul de lucru a dezvoltat n
continuare standardul ajungnd inclusiv la soluii standardizate
pentru testarea circuitelor analogice.
3

Conform standardului IEEE 1149.1 circuitele (chipurile)

cuprind n arhitectura lor un port de test, Test Access
Port (TAP), care asigur cu un numr minim de semnale
accesul la:
testarea funciilor circuitului;
testarea conexiunilor circuitului cu alte circuite;
excluderea circuitului din procesul de testare la nivelul
plachetei;
operaii de autotestare de ctre circuit (opional).

Faciliti asigurate la
plachetelor echipate:

nivelul

Controlabilitate i observabilitate
fr acces fizic suplimentar pe
plac.
Reduce numrul punctelor de test
necesare pe plachet.
Reduce numrul pinilor necesari
pentru testoarele cu "pat de cuie";
Elimin necesitatea elaborrii
modelelor pentru testare IN
CIRCUIT pentru componentele ce
au implementat standardul;
Asigur o identificare i o izolare
rapid a defectelor;
Asigur
posibiliti
de
interoperabilitate ntre resursele de
testare elaborate de diferii
productori.

Test Clock (TCK) este ceasul de test, independent de

ceasul sistemului de pe plac, permind astfel sincronizarea
chipurilor testate cu echipamentul de test (principiul
sincronizrii i controlabilitii). Ambele fronturi ale
semnalului de ceas sunt utilizate n TAP pentru a se evita
apariia efectelor nedorite generate prin propagare (hazard
dinamic).
Test Mod Select (TMS) este semnalul pentru comanda
controlerului TAP. Prin succesiunea valorilor sale
determin trecerea prin 16 stri a automatului secvenial
denumit controler TAP. n aceste stri se realizeaz fie
funcionarea normal a chipului, fie una din operaiile de
testare amintite anterior.
7

Test Data Input (TDI) este o intrare serial pentru datele

introduse n chip n procesul de testare.
Test Data Output (TDO) este o ieire serial pentru
datele preluate din chip n procesul de testare. Ultimele
dou semnale permit realizarea unei ci seriale pe plac,
cale prin care se transmite fluxul datelor spre
echipamentul de test.
Test ReSeT (TRST) este un semnal opional utilizat la
iniializarea asincron a controlerului TAP. n lipsa lui
iniializarea se obine prin meninerea semnalului
TMS=1 timp de cinci impulsuri TCK.

n starea Test-logic reset chipul funcioneaz normal,

portul de acces la port neexecutnd operaii de testare.
Deci n aceast stare chipul va executa funciile pentru
care a fost proiectat. El trebuie s intre n aceast stare
chiar dac la nivelul plcii pe care este montat chipul nu
se utilizeaz semnalele arhitecturii de test.
Starea Run-test/Idle este o stare n care portul asigur
executarea operaiilor de autotestare la nivelul chipului,
dac acestea sunt implementate (run test), sau este o
stare nefolosit (idle) n lipsa acestor implementri.

10

Selectarea blocului de regitrii de date sau a registrului

de instruciuni se face prin intermediul a dou stri
intermediare: Select-DR Scan, respectiv Select-IR Scan.
n strile Capture-DR, Capture-IR intrrile paralele ale
regitrilor sunt ncrcate n calea serial de transmitere a
datelor. n cazul registrului de instruciuni intrrile
paralele ale registrului sunt fixate la valori logice
prestabilite astfel nct pe calea serial s se ncarce
succesiunea 010101. Aceasta succesiune este utilizat
pentru testarea funcionrii corecte a cii seriale TDITDO.
11

Strile Shift-DR, Shift-IR asigur deplasarea datelor pe

calea serial de test TDI-TDO.
n strile Update-DR, Update-IR se nscrie coninutul
regitrilor seriali la ieirile lor paralele. n felul acesta, la
ieirile paralele ale registrului de instruciuni se obine
instruciunea de test ce va fi executat, iar la ieirea
registrului Boundary-Scan, din blocul regitrilor de date,
datele de test. Ceilali regitri din blocul regitrilor de date
au ieirile paralele dezactivate.

12

Prin strile Pause-DR, Pause-IR se poate ntrerupe procesul

de testare pentru reactualizarea datelor din echipamentul de
test.
Strile Exit1-DR, Exit-2DR, Exit1-IR, Exit2-IR sunt stri
suplimentare de decizie. Pe durata lor nu se execut operaii
de testare.

Se poate urmri faptul c n orice stare se afl automatul, se obine

iniializarea lui sincron (aducerea n starea Test logic reset) dac se
menine TMS=1 pe durata a 5 impulsuri TCK. De asemenea, se
poate sesiza c, prin prezena rezistenelor de pull-up din interiorul
arhitecturii, dac semnalele de test nu sunt comandate arhitectura se
autoreseteaz la pornire.
13

Conine n principiu un numr nelimitat de regitrii. n

structura lui sunt obligatorii: registrul By-Pass i registrul
Boundary-Scan.
Registrul By-Pass are o lungime diferit fa de toi ceilali
regitrii din bloc, el avnd un singur bit. Prin intermediul
acestui registru se asigur posibilitatea excluderii chipului
din procesul de testare (el neavnd ieiri paralele asigur
numai o cale de transmitere a datelor pe plac).

14

Registrul Boundary-Scan permite testarea independent a

logicii interne a chipului i a conexiunilor realizate ntre
chipuri pe plac. Semnalele de comand care asigur
modul de funcionare al celulei sunt furnizate de ctre
registrul de instruciuni i controllerul TAP.
n plus, n structura blocului regitrilor de date pot exista
un registru de identificare care permite detectarea
chipului pe plac i un numr nelimitat de regitrii
utilizator ce pot fi implementai de proiectantul chipului
pentru facilitarea unor operaii de autotest.

15

n registrul de instruciuni se transmit prin calea serial

TDO-TDI datele care codific tipul operaiei de test care
se execut. Este utilizat i n testarea cii seriale de pe
plac. n acest scop intrrile paralele din registrul de
instruciuni sunt conectate la nivele fixe: 0101..., prin
shiftare obinndu-se n felul acesta la testarea cii seriale
o alternan de 0 i 1. Rezult c dimensiunea registrului
de instruciuni trebuie s fie par.
Registrul de instruciuni are o dimensiune diferit de
registrele din blocul de date. Dimensiunea sa minim este
de doi bii. Prin aceasta ieirile sale pot decodifica 4
instruciuni de test.
16

Standardul iniial a prevzut:

implementarea obligatorie a trei instruciuni de
test
un numr de ase instruciuni opionale

Variantele revizuite ale standardului au

extins numrul instruciunilor obligatorii la 4

17

Instruciunea BYPASS
Prin aceast instruciune
chipul este exclus din
lanul de testare (este
transparent la
transmiterea vectorilor
de test). n timpul
instruciunii structura
logic a chipului
funcioneaz normal

18

Instruciunea
SAMPLE/PRELOAD
Asigur ca logica intern
s funcioneze n mod
normal iar, intrrile i
ieirile acesteia sunt
scanate prin
intermediul registrului
Boundary-Scan.

19

Instruciunea EXTEST
Prin aceast instruciune
se testeaz conexiunile
externe dintre chipuri.
Pe durata instruciunii
se programeaz ca
registrul BoundaryScan s fie conectat pe
calea serial TDI-TDO.

20

Instruciunea INTEST
Permite testarea logicii
interne a chipului prin
aplicarea unor
semnale de test i
citirea rspunsurilor
direct prin
intermediul
registrului
Boundaery-Scan.

21

Instruciunea RUNBIST

Apeleaz
operaii
de
autotestare dac acestea sunt
implementate la nivelul
chipului. Standardul nu
specific
metoda
de
implementare pentru aceste
operaii. De obicei n
procesul autotestrii este
selectat un registru utilizator
care se conecteaz pe calea
TDI-TDO pentru a manipula
spre
exterior
rezultatul
testului.
22

Instruciunea CLAMP
Folosind
registrului
Boundary-Scan
se
seteaz datele la ieirea
circuitului la valorile
dorite, iar apoi este
activat
registrul
monobit
By-Pass
pentru
manipularea
datelor de test pe calea
TDI-TDO.

23

Instruciunea HIGHZ
Se
seteaz
ieirile
circuitului n starea HZ
(i
cele
care
la
funcionarea normal au
numai dou stri), iar
apoi este activat registrul
monobit By-Pass pentru
manipularea datelor de
test pe calea TDI-TDO.

24

Instruciunea IDCODE
Prin aceast instruciune se
selecteaz
registrul
de
identificare al circuitului.
Acesta are 32 de bii i
conine informaii pentru
identificarea productorului,
tipului
circuitului,
sau
versiunea sa. Accesarea
acestui registru se face fr a
fi influenat funcionarea
normal a circuitului.

25

Instruciunea USERCODE
Este o instruciune prin care se selecteaz un registru
utilizator n care acesta poate s-i nscrie date
proprii. Registrul are 32 de bii i conine
informaiile pe care le-a nscris n prealabil
utilizatorul. La fel ca i n cazul precedent accesarea
acestui registru se face fr a fi influenat
funcionarea normal a circuitului. De asemenea,
fluxul de date prin TAP este identic cu cel din figura
anterioar. Bineneles, prin codul instruciunii se
selecteaz registrul USER i nu registrul ID.

26

Group 6

TDI

TDO

TDI

TDO

Group 5

Vcc

Group 2

Group 7.1

Group 3

Vcc

Group 9
Group 1
TDI

Group 7.3
TDO

Group 4
Group 8

27

1.
2.
3.
4.
5.
6.
7.
8.
9.

Noduri de mas (GND)

Noduri de alimentare (Power)
Noduri neutilizate
Noduri conectate numai la un rezistor pull up/down
Bus testabil Boundary Scan
Noduri pure Boundary-Scan
Noduri pariale Boundary-Scan
Noduri de acces pentru testere
Noduri neaccesibile SCAN i nici cu testerele

28

29

Application chips

Application chips

Bus
master
TD0
TDI

TDI
TCK
TMS
TDO

#1
Bus
master

TDI
TCK
TMS
TDO

#2

TD0
TDI
TMS1
TMS2

TDI
TCK
TMS
TDO

#1

TDI
TCK
TMS
TDO

#2

TMS
TMSN

TCK

TCK
TDI

TCK
TMS
TDO

#N

Ring configuration

TDI
TCK
TMS
TDO

#N

Star configuration
30

Ea aduce urmtoarele modificri principale:

Codul instruciunii EXTEST (care coninea numai 0) a
fost modificat i acest cod va fi utilizat pentru alte
instruciuni pentru care se sugereaz s evite intrarea n
modul test de funcionare pentru chip. n felul acesta se
evita situaia n care un eventual scurtcircuit la mas pe
calea TDI-TDO determina n varianta iniial o intrare
automat n executarea instruciunii EXTEST.

31

Instruciunea SAMPLE/PRELOAD prevzut n

varianta iniial se utiliza n dou situaii
Prima (funcia SAMPLE) era cea in care se citesc datele care intr i
care ies din chip (monitorizarea datelor n timpul funcionrii
normale a chip-ului).
A doua (funcia PRELOAD) este cea n care se prenscriu n celulele
BS datele care vor fi transmise spre liniile de ieire n cadrul unei
viitoare instruciuni EXTEST.

Aceast instruciune s-a separat n dou instruciuni,

una SAMPLE i alta PRELOAD cu caracter
obligatoriu. Rmne valabil i posibilitatea de a uni
cele dou instruciuni n una combinat (ca n varianta
iniial a standardului).
32

Captarea datelor n cadrul instruciunii SAMPLE n celulele

Boundary-Scan se face n dou etape, mai nti datele de la
ieirile logicii interne ale chip-ului i apoi datele ce intr din
sistem n cip.
Noua versiune specific obligativitatea utilizrii limbajului
BSDL (Boundary Scan Description Language). Acesta este
bazat pe limbajul VHDL prin care se descrie structura TAP
ce a fost ataat cip-ului. Acest limbaj a fost standardizat ca
o anex la IEEE 1149.1 n anul 1994. Noua versiune a
standardului condiioneaz validarea unui chip ca fiind
conform cu standardul de existena descrierii TAP n acest
limbaj.

33