UNIVERSIT SIDI MOHAMMED BEN ABDELLAH

Compte rendu
Conception numrique (VHDL)

Ralis par :
FARAH Fouad
FATAH Khalil
Mohammed Mahmoud oueld
mohamed

Compte rendu

Introduction :
VHDL est le sigle de VHSIC hardware description language ; VHSIC, de very-highspeed integrated circuits, une initiative de la Dfense amricaine dans les annes 1980
visant la construction de circuits intgrs trs rapides. Le VHDL est un langage de
description du matriel utilis en lectronique. En tant que standard, il est indpendant
du logiciel utilis pour la compilation, la programmation des composants, la
simulation, etc.
Il autorise plusieurs mthodologies de conception (comportemental, flot de donnes,
structurel) tout en tant d'un trs haut niveau d'abstraction en lectronique (il est
indpendant de la technologie utilise : FPGA, CPLD, ASIC, etc.). Cette abstraction
permet d'ailleurs de le simuler sur ordinateur avant de programmer la moindre puce.
Le langage VHDL est utilis pour dcrire des systmes logiques synchrones ou
asynchrones.

Prsentation du logiciel MODELSIM

Le logiciel Design Compiler de Synopsys permet la synthse logique grce aux
outils design_vision (en mode graphique) et dc_shell (en mode ligne). Le
logiciel ModelSim SE permet la simulation temporelle au niveau RT (transfert de
registre) ou au niveau porte, partir des langages VHDL ou Verilog. Ces deux outils
sont la rfrence au niveau de lutilisation industrielle.

Prsentation du logiciel QUARTUS

Quartus est un logiciel dvelopp par la socit Altra, permettant la gestion complte
d'un flot de conception CPLD -Complex Programmable Logic Device- ou FPGA Field Programmable Gate Array-. Ce logiciel permet de faire une saisie graphique ou
une description HDL -Hardware Description Language- (VHDL
Very Hardware Description Language- ou AHDL AlteraHardware Description Language-) d'architecture numrique, d'en raliser une
simulation, une synthse et une implmentation sur cible reprogrammable.
Il comprend une suite de fonctions de conception au niveau systme, permettant
daccder la large bibliothque dIP dAltera et un moteur de placement routage
intgrant la technologie doptimisation de la synthse physique et des solutions de
vrification.

Page 1

Compte rendu

TP 1 : simulation ModelSim

Ladditionneur 1 bit
Le code VHDL

La simulation sous Modelsim

Page 2

Compte rendu

Ladditionneur 4 bits
Le code VHDL

La simulation sous Modelsim

Page 3

Compte rendu

Le transcodeur
Le code VHDL

La simulation sous Modelsim

Page 4

Compte rendu

Le multiplexeur
Le code VHDL

La simulation sous Modelsim

Le comparateur
Le code VHDL

Page 5

Compte rendu

La simulation sous Modelsim

Le compteur
Le code VHDL

Page 6

Compte rendu

La simulation sous Modelsim

Le registre dcalage
Le code VHDL

Page 7

Compte rendu

Le soustracteur
Le code VHDL

Page 8

Compte rendu

La simulation sous Modelsim

La bascule JK

Le code VHDL

Page 9

Compte rendu

La simulation sous Modelsim

Page
10

Compte rendu

TP 2 : Les machines dtats finis

Lhorloge numrique
Le code VHDL

Page
11

Compte rendu

Page
12

Compte rendu

Le buzzer
Le code VHDL

Page
13

Compte rendu

Le feu tricolore
Le code VHDL

Page
14

Compte rendu

Page
15